cisc y risc

of 52/52
. Introducción 2. Procesadores: CISC y RISC 3. Kripton - 5 O K5 De Amd 4. Pentium pro de intel 5. Mips 6. Sun microsystems 7. Hewlett - packard 8. Fundamentos y origen del risc 9. Corazón del risc 10. Compiladores optimizados del risc 11. ¿ Risc o cisc ? 1. Introducción Todos los CPUs x86 compatibles con la PC son procesadores CISC (Computadora de Conjunto de Instrucciones Complejas), pero en las Mac nuevas o en alguna que se hagan dibujos de ingeniería complejos, probablemente tengan un CPU RISC (Computadora de Conjunto de Instrucciones Reducido). La diferencia práctica entre CISC y RISC es que los procesadores CISCx86 corren a DOS, Windows 3.1 y Windows 95 en el modo nativo; es decir, sin latraducción de software que disminuya el desempeño. Pero CISC y RISC también reflejan dos filosofías de computación rivales. El procesamiento de RISC requiere breves instrucciones de software de la misma longitud, que son fáciles de procesar rápidamente y en tandém por un CPU. En contraste, un procesador de CISC tiene que procesar instrucciones más largas de longitud desigual. Es más difícil procesar múltiples instrucciones de CISC a la vez. Los que proponen RISC mantienen que su método de procesamiento es más eficiente y más escalable, por lo que los arquitectos pueden añadir unidades de ejecución más fácilmente a un diseño existente y aumentar el rendimiento (las unidades de ejecución son los circuitos dentro del chip que hacen gran parte del trabajo). Similarmente, RISC facilita el multiprocesamiento verdadero, donde varios CPUs trabajan simétricamente mientras dividen, ejecutan y ensamblan una cadena de instrucción; los chips CISC pueden hacer lo mismo, pero no son tan efectivos. La simplicidad de las instrucciones de RISC también significa que requieren menos lógica para ejecutar, reduciendo el costo del chip. Pocos en el campo del CISC discuten estos hechos, prefiriendo apuntar a la realidad <<la gran mayoría del software para la PC está escrito para procesadores CISC>>. Todo el debate de CISC/RISC puede ser irrelevante pronto debido a que nuevas técnicas están convergiendo. El Pentium Pro, el Nx586 y el K5 son básicamente procesadores RISC en su núcleo. Toman las instrucciones de CISC y las traducen a instrucciones estilo RISC.

Post on 26-Jun-2015

744 views

Category:

Documents

5 download

Embed Size (px)

TRANSCRIPT

. Introduccin 2. Procesadores: CISC y RISC 3. Kripton - 5 O K5 De Amd 4. Pentium pro de intel 5. Mips 6. Sunmicrosystems 7. Hewlett - packard 8. Fundamentos y origen del risc 9. Corazn del risc 10. Compiladores optimizados del risc 11. Risc o cisc ? 1. Introduccin Todos los CPUs x86 compatibles con la PC son procesadores CISC (Computadora de Conjunto de Instrucciones Complejas), pero en las Mac nuevas o en alguna que se hagan dibujos de ingeniera complejos, probablemente tengan un CPU RISC (Computadora de Conjunto de Instrucciones Reducido). La diferencia prctica entre CISC y RISC es que los procesadores CISCx86 corren a DOS, Windows 3.1 y Windows 95 en el modo nativo; es decir, sin latraduccin de software que disminuya el desempeo. Pero CISC y RISC tambin reflejan dos filosofas de computacin rivales. El procesamiento de RISC requiere breves instrucciones de software de la misma longitud, que son fciles de procesar rpidamente y entandm por un CPU. En contraste, un procesador de CISC tiene que procesar instrucciones ms largas de longitud desigual. Es ms difcil procesar mltiples instruccion es de CISC a la vez. Los que proponen RISC mantienen que su mtodo de procesamiento es ms eficiente y ms escalable, por lo que los arquitectos pueden aadir unidades de ejecucin ms fcilmente a un diseo existente y aumentar el rendimiento (las unidades de ejecucin son los circuitos dentro del chip que hacen gran parte del trabajo). Similarmente, RISC facilita el multiprocesamiento verdadero, donde varios CPUs trabajan simtricamente mientras dividen, ejecutan y ensamblan una cadena de instruccin; los chips CISC pueden hacer lo mismo, pero no son tan efectivos. La simplicidad de las instrucciones de RISC tambin significa que requieren menos lgica para ejecutar, reduciendo el costo del chip. Pocos en el campo del CISC discuten estos hechos, prefiriendo apuntar a la realidad . Todo el debate de CISC/RISC puede ser irrelevante pronto debido a que nuevas tcnicas estn convergiendo. El Pentium Pro, el Nx586 y el K5 son bsicamente procesadores RISC en su ncleo. Toman las instrucciones de CISC y las traducen a instrucciones estilo RISC. Para la generacin que sigue al Pentium Pro, Intel y Hewlett Packard estn colaborando en un CPU hbrido que pueda aceptar instrucciones RISC y CISC. Si ese chip crea un estndar, puede acelerar el cambio hacia el software optimizado para RISC. Un mundo de RISC significara CPUs ms poderosos, y ms baratos. Cuando quiera mejorar, simplemente puede aadir otro CPU en lugar de desprenderse de su viejo CPU. 2. Procesadores: CISC y RISC Los procesadores se agrupan hoy en dos familias, la ms antigua y comn de las cuales es la "CISC" o "ComplexInstructionSetComputer": computadorde set complejo de instrucciones.

Esto corresponde a procesadores que son capaces de ejecutarun gran nmero de instrucciones pre-definidas enlenguaje de mquina (del orden del centenar). Desde hace unos aos se fabrican y utilizan en algunas mquinas procesadores "RISC" o "ReducedInstruction Set Computer",es decir con un nmero reducido de instrucciones. Esto permite una ejecucin ms rpida de las instrucciones pero requierecompiladores (o sea traductores automticos deprogramas) ms complejos ya que las instrucciones que un "CISC" podraadmitir pero no un "RISC", deben ser escritas como combinaciones de varias instruciones admisibles del "RISC". Se obtieneuna ganancia en velocidad por el hecho que el RISC domina instrucciones muy frecuentes mientras sonoperaciones menosfrecuentes las que deben descomponerse. Dentro de muy poco los usuarios dejaran de hacerse la pregunta RISC O CISC ?, puesto que la tendencia futura, nos lleva a pensar que ya no existiran los CISC puros. Hace ya tiempo que se ha empezado a investigar sobre microprocesadores "hibridos", es decir, han llevado a cabo el que las nuevas CPU's no sean en su cien por cien CISC, sino por el contrario, que estas ya contengan algunos aspectos de tecnologia RISC. Este proposito se ha realizado con el fin de obtener ventajas procedentes de ambas tecnologias (mantener la compatibilidad x86 de los CISC, y a la vez aumentar las prestaciones hasta aproximarse a un RISC), sin embargo, este objetivo todavia no se ha conseguido, de momento se han introducido algunos puntos del RISC, lo cual no signif ica que hayan alcanzado un nivel optimo. Realmente, las diferencias son cada vez mas borrosas entre las arquitecturas CISC y RISC. Las CPU's combinan elementos de ambas y no son faciles de encasillar. Por ejemplo, el Pentium Pro traduce las largas instrucciones CISC de la arquitectura x86 a microoperaciones sencillas de longitud fija que se ejecutan en un nucleo de estilo RISC. El UltraSparc-II de Sun, acelera la decodificacion MPEG con unas instrucciones especiales para graficos; estas instrucciones obtienen unos resultados que en otros procesadores requeririan 48 instrucciones. Por lo tanto a corto plazo, en el mercado coexistiran las CPU's RISC y los microprocesadores hibridos RISC - CISC, pero cada vez con diferencias mas difusas entre ambas tecnologias. De hecho, los futuros procesadores lucharan en cuatro frentes : -Ejecutar mas instrucciones por ciclo. -Ejecutar las instrucciones en orden distinto del original para que las interdependencias entre operaciones sucesivas no afecten al rendimiento del procesador. -Renombrar los registros para paliar la escasez de los mismos. -Contribuir a acelerar el rendimiento global del sistema, ademas de la velocidad de la CPU. A continuacion pasaremos a comentar brevemente algunas de las CPU's, recien salidas o proximas a salir: 3. Kripton - 5 O K5 De Amd Estado Actual : Muestras comerciales. Velocidad Prevista : 120 Mhz Rendimiento Estimado : Entre 109 y 115 SPECint92. Proceso de Fabricacion : CMOS de tres capas de metal.

Tamao de la Tecnologia de Proceso : 0'35 micras Ventajas Tecnologicas : Microarquitecturasuperescalar de cuatro vias Nucleo de tipo RISC desacoplado Ejecucion especulativa con reordenacion de instrucciones Desventajas Tecnologicas : Velocidades de reloj inferiores a las inicialmente previstas Las extensas pruebas de compatibilidad han retrasado el lanzamiento Donde Consultar : http : // www.amd.com 4. Pentium pro de intel Estado Actual : Inicios de produccion. Velocidad Prevista : 150 Mhz Rendimiento Estimado : Entre 220 SPECint92; 215 SPECfp92 Proceso de Fabricacion :BiCMOS. Tamao de la Tecnologia de Proceso : 0'6 micras Ventajas Tecnologicas : Paquete multichip que integra una cache secundaria de 256 KB que se comunica con la CPU a la misma velocidad del procesador Microarquitecturasuperescalar con reordenacion de instrucciones Superpipelines incluidos para permitir altas velocidades de reloj. Desventajas Tecnologicas : Alto precio de fabricacion del paquete multichip Microarquitectura optimizada para software de 32 bits, que tienen rendimiento pobre con codigo de 16 bits Consumo de energia y disipacion de calor totalmente inapropiadas para ordenadores portatiles Donde Consultar : http : // www.intel.com 5. Mips Estado Actual : Primeras pruebas de produccion Velocidad de reloj Prevista : 200 Mhz Rendimiento Estimado : 300 SPECint92 y 600 SPECfp92 Proceso de Fabricacion : CMOS Tamao de la Tecnologia de Proceso : 0'35 micras Ventajas Tecnologicas : Este chip de 64 bits tiene cinco pipelines funcionales, por lo que puede llegar a ejecutar cinco instrucciones por ciclo de reloj. Con dos unidades de coma flotante

de precision doble, el R10000 esta optimizado para sostener un alto rendimiento de coma flotante. Desventajas Tecnologicas : Para optimizar el rendimiento, la memoria cache secundaria externa tiene que fabricarse con costosa tecnologia SRAM. Donde Consultar : http : // www.mips.com 6. Sunmicrosystems Estado Actual : Diseo Velocidad de Reloj Prevista : de 250 a 300 Mhz Rendimiento Estimado : De 350 a 420 SPECint92 y de 550 a 660 SPECfp92 Proceso de Fabricacion : CMOS de cinco capas de metal. Tamao de la Tecnologia de Proceso : 0'3 micras Ventajas Tecnologicas : El UltraSparc-II es una CPU de 64 bits superescalar de cuatro vias que no ha sido optimizada para tener unas altas cifras de rendimiento puro, sino para aplicaciones multimedia y de red. Desventajas Tecnologicas : La falta de asistencia por harware para reordenar instrucciones crea una gran dependencia hacia la calidad de los compiladores y exige la recompilacion del software anterior para disfrutar de todas las ventajas del chip UltraSparc-II. Donde Consultar : http : // www.sun.com / sparc / 7. Hewlett - packard Estado Actual : Muestras de produccion Velocidad de Reloj Prevista : de 200 Mhz Rendimiento Estimado : Superior a 360 SPECint92 y 550 SPECfp92 Proceso de Fabricacion : CMOS Tamao de la Tecnologia de Proceso : 0'5 micras Ventajas Tecnologicas : HP es el unico fabricante RISC que deja fuera del chip las memorias cache primarias de instrucciones y datos, por lo que pueden tener un tamao de varios megabytes y tener un buen rendimiento con los datos de tamao excesivo para la cache, que suelen ser problematicos para otros nucleos RISC diseados solo para la velocida de proceso. Desventajas Tecnologicas : Las caches externas funcionan a la misma velocidad que la CPU y, por tanto, deben estar fabricadas con la costosisima SRAM ultrarrapida. Donde Consultar : http : // www.hp.com

8. Fundamentos y origen del risc Los titulares que definen la arquitectura RISC, podria resumirse, con la suficiente flexibilidad, en varios puntos : - Reduccion del numero de instrucciones ( ensamblador ). - Uso intensivo de registros, diminuyendo los accesos a memoria. - Simplificacion de la CPU en aras de una mayor velocidad de proceso. - Empleo de memorias cache. - Utilizacion de "compiladores optimizados", generadores de codigo objeto adaptado a los requerimientos de la CPU. 9. Corazn del risc La CPU o procesador es el centro, el cerebro del ordenador. Sera ella quien dicte las acciones a tomar tras leer la informacion contenida en memoria. Se alimenta de instrucciones en lenguaje ensamblador para, a partir de cada una de estas, generar una pleyade de ordenes ( microordenes ) que, semiocultas al programador, recorreran las interioridades del propio procesador, activando registros, etc,... de su complejo hardware, a la vez que escapan hacia el exterior de la CPU con la mision de gobernar el comportamiento de la memoria buses de E/S, etc. En resumen son estas microordenes las que constituyes el sistema nervioso del ordenador. El problema se plantea al implementar en la CPU un dispositivo que "dispare" una serie de respuestas ante el estimulo de los "LOAD", "STORE", "JUMP", "MOVE"... Las CPU's cuentan con una pequea memoria de control de naturaleza ROM en la que se graba el conjunto de microordenes que corresponden a cada instruccion. Cuando una de estas es introducida en el procesadorm, lo que se hace realmente es utilizarla para direccionar adecuadamente la memoria de control y obtener asi las microordenes correspondientes. Ventajas? Un cambio en las instrucciones solo exige regrabar esta ROM. COMO SURGE EL RISC ? Los ordenadores etiquetados como CISC gozan de los privilegios y defectos del microcodigo. La CPU es considerablemente masrapida que la memoriaprincipal. Esto significa que conviene manejar un amplio abanico de instrucciones complejas cuyo significado equivalga al de varias instrucciones simples, disminuyendo asi los accesos a memoria. A esto se le aade la tandencia de aumentar el grado de complejidad de las instrucciones para acercarlas a los lenguajes de alto nivel. Sin embargo, como resultado de icertos estudios en los que se examino la frecuencia de utilizacion de las diferentes instrucciones, se observo que el 80 % del tiempo era consumido por solo el 20 % de las instrucciones, con prioridad de los almacenamientos (STORE), cargas (LOAD) y bifurcaciones (BRANCH). Instrucciones mas usadas Esto significa que se poseian soberbias memorias de control cuyo contenido era muy poco utilizado. Se estaba penalizando la velocidad de respuesta en aras de tener informacion poco util. La alternativa RISC se basa en esto y propone procesadores cableados con un repertorio simple de instrucciones sencillas y frecuentes; todo codigo complejo puede descomponerse en varios congeneresmas elementales en los que, para evitar los terribles efectos sobre los retardos de la memoria principal (MP), se recurre a numerosos registros y

a memorias cache. Un registro es una unidad de almacenamiento enclavada en la CPU y, por tanto, tan rapida como esta. Las memorias cache son pequeas memorias de alta velocidad, se alimentan de la MP, de la que toman la informacion que esta siendo mas frecuentemente utilizada. Otro de los objetivos del RISC fue lograr que a cada instruccion correspondiera un solo ciclo de reloj, a excepcion, de aquellos casos que hay que mover datos. - Disminuye la probabilidad de fallo. - Reduce el tamao de la CPU, que puede entonces albergar mas recursos (registros). - Facilita el diseo. - Permite maquinas mas compactas y con menor consumo. - A menor complejidad... menor coste. Aun asi con todos los datos obtenidos a favor y en contra del CISC y del RISC, hay que tener en cuenta otro factor importante : la eficacia del software. 10. Compiladores optimizados del risc Es cierto que un procesador RISC es mas veloz que uno CISC, pero tambien lo es que, al ser mas simples las instrucciones, necesita mas de estas para emular funciones complejas, por lo que los programas son mas largos y voluminosos. Es decir, el codigo objeto generado, ocupa mas memoria y, al ser mas extenso, emplea mas tiempo en ser procesado. Los partidarios argumentan que el factor volumen de memoria incide poco en el precio,ademas estiman que el aumento de codigo no toma dimensiones importantes por el uso de coprocesadores y compiladores optimizados. Los segundos destacan dos aspectos : 1.- Al existir menor variedad en el codigo generado, el proceso de compilacion es masrapido. El motivo es que hay menor numero de reglas y posibilidades entre las que elegir ( noexistira la disyuntiva de construir la misma accion por diferentes caminos, solo habra una forma unica ) evitando la exploracion de grandes tablas de instrucciones en busca del sujeto correcto. " En un ordenador convencional, la misma instruccion de lenguaje de alto nivel puede ejecutarse de diversa formas, cada una con sus inconvenientes y ventajas, pero en el RISC solo hay una forma de hacer las cosas " 2.- Al traducir los lenguajes de alto nivel mediante unidades de extrema simplicidad, se incremente la eficiencia. Si se emplean instrucciones potentes secorre el riesgo de no aprovecharlas en su totalidad y potencia, menor es la adaptacion a los diferentes casos particulares 11. Risc o cisc ? El conflicto surge al evaluar las ventajas netas que es mas apropiado, usar muchas instrucciones de un solo ciclo aprovechadas al maximo, o pocas de multiples pasos de reloj en las que existe infrautilizacion ? La cuestion, es que hasta el momento, el estudio de prestaciones de ambas tecnologias, nos ha llevado a concluir que hoy en dia los RISC obtienen mas prestaciones, es decir, son mas potentes y rapidos que los CISC. Sin embargo, el mercado se ha decantado por la tecnologia CISC en cuanto a volumen de ventas. Por que ?

1.- Por experiencia propia, podemos comprobar que un CISC tiene un coste "razonable", que es alcanzado a nivel de usuario. Esto mismo, no ocurre con los RISC, que por el contrario tienen un coste elevado, por esto mismo esta tecnologia ha sido enfocada a ventas a nivel de empresa y equipos de gama alta. 2.- La utilidad que se le de a la maquina es muy importante, ya que el usuario debe de encontrar un nivel optimo en cuanto a calidad - precio. Y por que pagar mas si realmente no se le va a sacar partido al cien por cien. 3.- El software utilizado es otro de los factores importantes, dado que un RISC no utiliza el mismo software que un CISC. Estos ultimos, por lo general tienen un software mas asequible. 4.- Dada la compatibilidad hacia atras de la familia CISC x86, los usuarios han podido renovar sus equipos sin por ello tener que abandonar software que ya conocian, y reutilizar sus datos. Asi mismo, los fabricantes han tenido en cuenta este factor, puesto que seguir con otra linea de procesadores suponia no solo un cambio muy radical, sino que ademaspodia llevar un riesgo en cuanto a ventas. Estos son algunos de los motivos. Sin embargo, tambien hay que tener en cuenta el conflicto de intereses de algunos fabricantes, asi como la opinion de distintas revistas, algunas de ellas asociadas a diferentes marcas. Se estan estudiando las tendencias futuras, como pueden ser los hibridos, mejoras en los microprocesadores CISC, mejoras en los RISC, ...

Autor: Luis Ernesto luis.ernesto[arroba]codetel.net.do

Fuente

http://www.monografias.com/trabajos5/teccisc/teccisc.shtml

Mejor respuesta - elegida por quien preguntDe Arquitectura computacional, RISC (del ingls ReducedInstruction Set Computer), Computadora con Conjunto de Instrucciones Reducido. Es un tipo de microprocesadores con las siguientes caractersticas fundamentales: 1. Instrucciones de tamao fijo y presentadas en un reducido nmero de formatos. 2. Slo las instrucciones de carga y almacenamiento acceden a la memoria por datos. Adems estos procesadores suelen disponer de muchos registros de propsito general. El objetivo de disear mquinas con esta arquitectura es posibilitar la segmentacin y el paralelismo en la ejecucin de instrucciones y reducir los accesos a memoria. Las mquinas RISC protagonizan la tendencia actual de construccin de microprocesadores. PowerPC, DEC Alpha, MIPS, ARM... son ejemplos de algunos de ellos. RISC es una filosofa de diseo de CPU para computadora que est a favor de conjuntos de instrucciones pequeos y simples que toman menor tiempo para ejecutarse. El tipo de procesador ms comnmente utilizado en equipos de escritorio, el x86, est basado en CISC en lugar de RISC, aunque las versiones ms nuevas traducen instrucciones basadas en CISC x86 a instrucciones ms simples basadas en RISC para uso interno antes de su ejecucin. CISC: Un tipo de procesadores que reconoce un conjunto amplio de rdenes, pero que normalmente realiza los pasos indicados por esas rdenes con menor velocidad que un procesador RISC. Es el caso de la serie X86 de Intel. Un ejemplo de CISC es tu PC. Un ejemplo de RISC son el Play Station 3 y los IBM AS/400. Fuente(s): http://es.wikipedia.org/wiki/RISC

Hoy en da, los programas cada vez ms grandes y complejos demandan mayor velocidad en el procesamiento de informacin, lo que implica la bsqueda de microprocesadores ms rpidos y eficientes. Los avances y progresos en la tecnologa de semiconductores, han reducido las diferencias en las velo cidades de procesamiento de los microprocesadores con las velocidades de las memorias, lo que ha repercutido en nuevas tecnologas en el desarrollo de microprocesadores. Hay quienes consideran que en breve los microprocesadores RISC (reducedinstruction set computer) sustituirn a los CISC (complexinstruction set computer), pero existe el hecho que los microprocesadores CISC tienen un mercado de software muy difundido, aunque tampoco tendrn ya que establecer nuevas familias en comparacin con el desarrollo de nuevos proyectos con tecnologa RISC. La arquitectura RISC plantea en su filosofa de diseo una relacin muy estrecha entre los compiladores y la misma arquitectura como se ver ms adelante.

INTRODUCCION Veamos primero cual es el significado de los t rminos CISC y RISC:y y

CISC (complexinstruction set computer) Computadoras con un conjunto de instrucciones complejo. RISC (reducedinstruction set computer) Computadoras con un conjunto de instrucciones reducido.

Los atributos complejo y reducido describen l as diferencias entre los dos modelos de arquitectura para microprocesadores solo de forma superficial. Se requiere de muchas otras caractersticas esenciales para definir los RISC y los CISC tpicos. Aun ms, existen diversos procesadores que no se pueden asignar con facilidad a ninguna categora determinada. As, los trminos complejo y reducido, expresan muy bien una importante caracterstica definitiva, siempre que no se tomen solo como referencia las instrucciones, sino que se considere tambin la compl ejidad del hardware del procesador. Con tecnologas de semiconductores comparables e igual frecuencia de reloj, un procesador RISC tpico tiene una capacidad de procesamiento de dos a cuatro veces mayor que la de un CISC, pero su estructura de hardware es tan simple, que se puede realizar en una fraccin de la superficie ocupada por el circuito integrado de un procesador CISC.

Esto hace suponer que RISC reemplazar al CISC, pero la respuesta a esta cuestin no es tan simple ya que:y

y

Para aplicar una determinada arquitectura de microprocesador son decisivas las condiciones de realizacin tcnica y sobre todo la rentabilidad, incluyendo los costos de software. Existan y existen razones de compatibilidad para desarrollar y utilizar procesadores de estru ctura compleja as como un extenso conjunto de instrucciones.

La meta principal es incrementar el rendimiento del procesador, ya sea optimizando alguno existente o se desee crear uno nuevo. Para esto se deben considerar tres reas principales a cubrir en e l diseo del procesador y estas son:y y y

La arquitectura. La tecnologa de proceso. El encapsulado.

La tecnologa de proceso, se refiere a los materiales y tcnicas utilizadas en la fabricacin del circuito integrado, el encapsulado se refiere a cmo se integr a un procesador con lo que lo rodea en un sistema funcional, que de alguna manera determina la velocidad total del sistema. Aunque la tecnologa de proceso y de encapsulado son vitales en la elaboracin de procesadores ms rpidos, es la arquitectura del procesador lo que hace la diferencia entre el rendimiento de una CPU (Control ProcessUnit) y otra. Y es en la evaluacin de las arqutecturas RISC y CISC donde centraremos nuestra atencin. Dependiendo de cmo el procesador almacena los operandos de la s instrucciones de la CPU, existen tres tipos de juegos de instrucciones: 1. Juego de instrucciones para arquitecturas basadas en pilas. 2. Juego de instrucciones para arquitecturas basadas en acumulador. 3. Juego de instrucciones para arquitecturas basadas en regi stros. Las arqutecturas RISC y CISC son ejemplos de CPU con un conjunto de instrucciones para arqutecturas basadas en registros.

ARQUITECTURAS CISC La microprogramacin es una caracterstica importante y esencial de casi todas las arqutecturas CISC.

Como por ejemplo: Intel 8086, 8088, 80286, 80386, 80486. Motorola 68000, 68010, 68020, 68030, 6840. La microprogramacin significa que cada instruccin de mquina es interpretada por un microprograma localizado en una memoria en el circuito integrado del pro cesador. En la dcada de los sesentas la micropramacin, por sus caractersticas, era la tcnica ms apropiada para las tecnologas de memorias existentes en esa poca y permita desarrollar tambin procesadores con compatibilidad ascendente. En consecuencia, los procesadores se dotaron de poderosos conjuntos de instrucciones. Las instrucciones compuestas son decodificadas internamente y ejecutadas con una serie de microinstrucciones almacenadas en una ROM interna. Para esto se requieren de varios ciclos de reloj (al menos uno por microinstruccin).

ARQUITECTURAS RISC Buscando aumentar la velocidad del procesamiento se descubri en base a experimentos que, con una determinada arquitectura de base, la ejecucin de programas compilados directamente con microi nstrucciones y residentes en memoria externa al circuito integrado resultaban ser mas eficientes, gracias a que el tiempo de acceso de las memorias se fue decrementando conforme se mejoraba su tecnologa de encapsulado. Debido a que se tiene un conjunto de instrucciones simplificado, stas se pueden implantar por hardware directamente en la CPU, lo cual elimina el microcdigo y la necesidad de decodificar instrucciones complejas. En investigaciones hechas a mediados de la dcada de los setentas, con respect o a la frecuencia de utilizacin de una instruccin en un CISC y al tiempo para su ejecucin, se observ lo siguiente: - Alrededor del 20% de las instrucciones ocupa el 80% del tiempo total de ejecucin de un programa. - Existen secuencias de instrucciones simples que obtienen el mismo resultado que secuencias complejas predeterminadas, pero requieren tiempos de ejecucin ms cortos. Las caractersticas esenciales de una arquitectura RISC pueden resumirse como sigue:

y y

Estos microprocesadores siguen tomando c omo base el esquema moderno de Von Neumann. Las instrucciones, aunque con otras caractersticas, siguen divididas en tres grupos: a) Transferencia. b) Operaciones. c) Control de flujo.

y y

y

y

Reduccin del conjunto de instrucciones a instrucciones bsicas simples , con la que pueden implantarse todas las operaciones complejas. Arquitectura del tipo load -store (carga y almacena). Las nicas instrucciones que tienen acceso a la memoria son 'load' y 'store'; registro a registro, con un menor nmero de acceso a memoria . Casi todas las instrucciones pueden ejecutarse dentro de un ciclo de reloj. Con un control implantado por hardware (con un diseo del tipo load -store), casi todas las instrucciones se pueden ejecutar cada ciclo de reloj, base importante para la reorganizacin de la ejecucin de instrucciones por medio de un compilador. Pipeline (ejecucin simultnea de varias instrucciones). Posibilidad de reducir el nmero de ciclos de mquina necesarios para la ejecucin de la instruccin, ya que esta tcnica permite qu e una instruccin puede empezar a ejecutarse antes de que haya terminado la anterior.

El hecho de que la estructura simple de un procesador RISC conduzca a una notable reduccin de la superficie del circuito integrado, se aprovecha con frecuencia para ubicar en el mismo, funciones adicionales:y y y y

Unidad para el procesamiento aritmtico de punto flotante. Unidad de administracin de memoria. Funciones de control de memoria cache. Implantacin de un conjunto de registros mltiples.

La relativa sencillez de la arquitectura de los procesadores RISC conduce a ciclos de diseo ms cortos cuando se desarrollan nuevas versiones, lo que posibilita siempre la aplicacin de las ms recientes tecnologas de semiconductores. Por ello, los procesadores RISC no solo tienden a ofrecer una capacidad de procesamiento del sistema de 2 a 4 veces mayor, sino que los saltos de capacidad que se producen de generacin en generacin son mucho mayores que en los CISC. Por otra parte, es necesario considerar tambin que:y

La disponibilid ad de memorias grandes, baratas y con tiempos de acceso menores de 60 ns en tecnologas CMOS.

y y

Mdulos SRAM (Memoria de acceso aleatorio esttica) para memorias cache con tiempos de acceso menores a los 15 ns. Tecnologas de encapsulado que permiten realiza r ms de 120 terminales.

Esto ha hecho cambiar, en la segunda mitad de la dcada de los ochentas, esencialmente las condiciones tcnicas para arqutecturas RISC. La siguiente tabla esquematiza algunas de las principales caractersticas de las arqutecturas RISC Y CISC.

PRINCIPIOS DE DISEO DE LAS MAQUINAS RISC Resulta un tanto ingenuo querer abarcar completamente los principios de diseo de las mquinas RISC, sin embargo, se intentar presentar de una manera general la filosofa bsica de diseo de estas mquinas, teniendo en cuenta que dicha filosofa puede presentar variantes. Es muy importante conocer estos principios bsicos, pues de stos se desprenden algunas caractersticas importantes de los sistemas basados en microprocesadores RISC. En el diseo de una mquina RISC se tienen cinco pasos: 1. Analizar las aplicaciones para encontrar las operaciones clave. 2. Disear un bus de datos que sea ptimo para las operaciones clave. 3. Disear instrucciones que realicen las operaciones clave utilizando el bus de datos. 4. Agregar nuevas instrucciones slo si no hacen ms lenta a la mquina. 5. Repetir este proceso para otros recursos. El primer punto se refiere a que el diseador deber encontrar qu es lo que hacen en realidad los programas que se pretenden ejecutar. Ya se a que los programas a ejecutar sean del tipo algortmicos tradicionales, o estn dirigidos a robtica o al diseo asistido por computadora. La parte medular de cualquier sistema es la que contiene los registros, el ALU y los 'buses' que los conectan. Se de be optimar este circuito para el lenguaje o aplicacin en cuestin. El tiempo requerido, (denominado tiempo del ciclo del bus de datos) para extraer los operandos de sus registros, mover los datos a travs del ALU y almacenar el resultado de nuevo en un re gistro, deber hacerse en el tiempo mas corto posible.

El siguiente punto a cubrir es disear instrucciones de mquina que hagan un buen uso del bus de datos. Por lo general se necesitan solo unas cuantas instrucciones y modos de direccionamiento; slo se deben colocar instrucciones adicionales si sern usadas con frecuencia y no reducen el desempeo de las ms importantes. Siempre que aparezca una nueva y atractiva caracterstica, deber analizarse y ver la forma en que se afecta al ciclo de bus. Si se inc rementa el tiempo del ciclo, probablemente no vale la pena tenerla. Por ltimo, el proceso anterior debe repetirse para otros recursos dentro del sistema, tales como memoria cache, administracin de memoria, coprocesadores de punto flotante, etctera. Una vez planteadas las caractersticas principales de la arquitectura RISC as como la filosofa de su diseo, podramos extender el anlisis y estudio de cada una de las caractersticas importantes de las arqutecturas RISC y las implicaciones que estas tienen.

PAPEL DE LOS COMPILADORES EN UN SISTEMA RISC El compilador juega un papel clave para un sistema RISC equilibrado. Todas las operaciones complejas se trasladan al microprocesador por medio de conexiones fijas en el circuito integrado para agilizar l as instrucciones bsicas ms importantes. De esta manera, el compilador asume la funcin de un mediador inteligente entre el programa de aplicacin y el microprocesador. Es decir, se hace un gran esfuerzo para mantener al hardware tan simple como sea posib le, an a costa de hacer al compilador considerablemente ms complicado. Esta estrategia se encuentra en clara contra posicin con las mquinas CISC que tienen modos de direccionamiento muy complicados. En la prctica, la existencia en algunos modos de direccionamiento complicados en los microprocesadores CISC, hacen que tanto el compilador como el microprograma sean muy complicados. No obstante, las mquinas CISC no tienen caractersticas complicadas como carga, almacenamiento y salto que consumen mucho ti empo, las cuales en efecto aumentan la complejidad del compilador. Para suministrar datos al microprocesador de tal forma que siempre est trabajando en forma eficiente, se aplican diferentes tcnicas de optimizacin en distintos niveles jerrquicos del so ftware. Los diseadores de RISC en la empresa MIP y en Hewlett Packard trabajan segn la regla siguiente:

Una instruccin ingresa en forma fija en el circuito integrado del procesador (es decir, se alambra fsicamente en el procesador) si se ha demostrado que la capacidad total del sistema se incrementa en por lo menos un 1%. En cambio, los procesadores CISC, han sido desarrollados por equipos especializados de las empresas productoras de semiconductores y con frecuencia el desarrollo de compiladores se sig ue por separado. Por consiguiente, los diseadores de los compiladores se encuentran con una interfaz hacia el procesador ya definido y no pueden influir sobre la distribucin ptima de las funciones entre el procesador y compilador. Las empresas de software que desarrollan compiladores y programas de aplicacin, tienden por razones de rentabilidad, a utilizar diferentes procesadores como usuarios de su software en lugar de realizar una optimizacin completa, y aprovechar as las respectivas caractersticas de cada uno. Lo cual tambin genera otros factores negativos de eficiencia. Esta limitacin de las posibilidades de optimizacin del sistema, que viene dada a menudo por una obligada compatibilidad, se super con los modernos desarrollos RISC.

CAPACIDAD DE PROCESAMIENTO DE LOS SISTEMAS DESDE EL PUNTO DE VISTA DEL USUARIO Aparte de la base conceptual para el desarrollo de un sistema de computacin de alta calidad, se requieren tcnicas especiales para optimizar cada uno de los factores que determinan la ca pacidad de procesamiento, la cual, solo puede definirse con el programa de aplicacin. La informacin suministrada por un fabricante, sobre la velocidad en mips (millones de Instrucciones por segundo) que una arquitectura es capaz de realizar, carece de relevancia hasta que el usuario sepa cuantas instrucciones genera el respectivo compilador, al traducir su programa de aplicacin y cunto tiempo tarda la ejecucin de estas instrucciones, y solo el anlisis de diferentes pruebas y comparaciones de rendimiento ("benchmarks) da una idea aproximada, que el usuario puede aplicar para delimitar las arqutecturas adecuadas. Dos diferentes puntos de vista acerca de capacidad de procesamiento del sistema.y

y

Sistema reprogramable. Un usuario que necesite desarrollar un sistema reprogramable, no est interesado en obtener una alta capacidad de procesamiento. Sistema incluido o dedicado. En estos sistemas el principal objetivo es procesar en forma repetitiva una serie de aplicaciones o funciones

determinadas, y es de suma importancia la mayor cantidad posible de pruebas y comparaciones de rendimiento ("benchmarks" ) diferentes. As, estas pruebas y comparaciones sirven para determinar la capacidad de procesamiento de los sistemas, pero solo el anlisis de varios resultados de diferentes programas da una idea aproximada de la capacidad de procesamiento real.

APLICACIONES DE LOS PROCESADORES RISC Las arquitecturas CISC utilizadas desde hace 15 aos han permitido desarrollar un gran nmero de productos de software. Ello repre senta una considerable inversin y asegura a estas familias de procesadores un mercado creciente. Sin embargo, simultneamente aumentan las aplicaciones en las cuales la capacidad de procesamiento que se pueda obtener del sistema es ms importante que la compatibilidad con el hardware y el software anteriores, lo cual no solo es vlido en los subsistemas de alta capacidad en el campo de los sistemas llamados "embedded", en los que siempre dominaron las soluciones especiales de alta capacidad de procesamiento sino tambin para las estaciones de trabajo ("workstations"). Esta clase de equipos se han introducido poco a poco en oficinas, en la medicina y en bancos, debido a los cada vez mas voluminosos y complejos paquetes de software que con sus crecientes requ erimientos de reproduccin visual, que antes se encontraban solo en el campo tcnico de la investigacin y desarrollo. En este tipo de equipos, el software de aplicacin, se ejecuta bajo el sistema operativo UNIX, el cual es escrito en lenguaje C, por lo q ue las arqutecturas RISC actuales estn adaptadas y optimizadas para este lenguaje de alto nivel. Por ello, todos los productores de estaciones de trabajo de renombre, han pasado en pocos aos, de los procesadores CISC a los RISC, lo cual se refleja en el fuerte incremento anual del nmero de procesadores RISC, (los procesadores RISC de 32 bits han visto crecer su mercado hasta en un 150% anual). En pocos aos, el RISC conquistar de 25 al 30% del mercado de los 32 bits, pese al aparentemente abrumador vol umen de software basado en procesadores con el estndar CISC que se ha comercializado en todo el mundo. La arquitectura MIPS -RISC ha encontrado, en el sector de estaciones de trabajo, la mayor aceptacin. Los procesadores MIPS son fabricados y comercializa dos por cinco empresas productoras de semiconductores, entre las que figuran NEC y Siemens. Los procesadores de los cinco proveedores son compatibles en cuanto a las terminales, las funciones y los bits.

CONCLUSIONES Cada usuario debe decidirse a favor o en contra de determinada arquitectura de procesador en funcin de la aplicacin concreta que quiera realizar. Esto vale tanto para la decisin por una determinada arquitectura CISC o RISC, como para determinar si RISC puede emplearse en forma rentable para una aplicacin concreta.y

y

Nunca ser decisiva nicamente la capacidad de procesamiento del microprocesador, y s la capacidad real que puede alcanzar el sistema en su conjunto. Los costos, por su parte, tambin sern evaluados.

Supongamos por ejemplo, que el precio de un procesador sea de $500.00 USD, ste ser secundario para un usuario que disea una estacin de trabajo para venderla despus a un precio de $100 000.00 USD. Su decisin se orientar exclusivamente por la potencialidad de este procesador. RISC ofrece soluciones atractivas donde se requiere una elevada capacidad de procesamiento y se presente una orientacin hacia los lenguajes de alto nivel. En el campo industrial existe un gran nmero de aplicaciones que ni siquiera agotan las posibilidades de los controladores CISC de 8 bits actuales. Si bin el campo de aplicaciones de las arqutecturas RISC de alta capacidad crece con fuerza, esto no equivale al fin de otras arqutecturas de procesadores y controladores acreditadas que tambin seguirn per feccionndose, lo que si resulta dudoso es la creacin de familias CISC completamente nuevas. Adoptando tcnicas tpicas de los procesadores RISC en las nuevas versiones de procesadores CISC, se intenta encontrar nuevas rutas para el incremento de la capacidad de las familias CISC ya establecidas. Entre tanto, los procesadores RISC han conquistado el sector de las estaciones de trabajo, dominado antes por los procesadores Motorola 68 000, y es muy probable que acosen la arquitectura Intel en el sector super ior de las PC's. Las decisiones en el mercado las toman los usuarios, y aqu, el software o la aplicacin concreta juega un papel mucho ms importante que las diferencias entre las estructuras que son inapreciables para el usuario final.

http://www.azc.uam.mx/publicaciones/enlinea2/num1/1-2.htm

6 B 9S D EF @F F S W6 9AD A 7 F F 7TC a6 W F BF D FE6 F B6DDF 6 8X FEABF [email protected] F 6B F EAC6CF 9AD 9S DF 6E 96 EABF76DAE @ 6 B BF B D A 6 W F 7TC6 B 7F 6 96 7ABF 8D6 6 9FE6 68X [email protected] 7 A [email protected] 7F BFEA9G AB96 7 9F VF 76 BF B DA 6 W F EF 96C8F [email protected] e ` 6 B 76 F 9A D BFE 7AI67 B 7 A 96 7F B 8 D9 9FE6 6 8X 7F D 7 E6 DFEFD 7F 6 B 7F UD8C 6 8X 6 B AUD6 U 6 [email protected] F BFE @79 6 8 F6 B FYi i i l f t i i i i l i l RIS j t t P l i t ll .A i t t l t ,l l i l l j i t i lt . E t t ti i t l . t j l l i : i ll l i l l i i i i t l l

9S D8D6 6 87 6B 76 9F A9E6 9 A78 [email protected] ` 96 7FBF7F V 76 @C 7 7TC 76 9A DD8E 7 9 F hg f ` ` 96 7F BF7FV 76 9A DD8E 7 9 96D8BFE 7F W6 89 7TC 769A 7E6 W 7F 6 8X98F ` 6 B EFG8 96 ` ` 96 ABF7FV T 76 h g f 6 A EA ED76 6 B [email protected] 8X6 96 ABF a 8 6 96C9QCAD 7TC EABF76 [email protected] 6 B [email protected] 67EF 8D6 6 [email protected] A @C6 EA96C 9FCA 68X 76 @C 7 P 7FI6 [email protected] 76 9A DD8E 7 9 6B 7A 98 9AD 6 B EA WF F T 76 6 8X FEABF [email protected] [email protected] e ` 6B AI67 B 6 B F A7A F98 76 `t t , IPS, ARM, ... i l i fil l t i t f tili i i i j t l l l i t P t l i i it i , l t ll i t ti i . , t f t IS .P . El ti IS P , i j l E t t i RIS ,

7 A 6 6 B 7 A98G F 6 B 7 A @C6 6 9A7 d F [email protected] ` c ` E6 bA [email protected] AED C 6B 9S DD8E 7 9AD 6 B F 8 DF F D96B96 F 9F a 9AGF [email protected] 7F 9 8XTC 7F Y F EAC6C F 7A76DDF 7 A E D8B6E P 76 9A DD8E 7 9 6 B 9S D8D6 6 F 96 AC7 6 [email protected] 6 P 9S DF 96CG67 F EF V [email protected] 76 FE8 D6 8XEF F 76 9AD 7F 9 8XTC EF I67 B 6B A W 6 VA FE6 96 G A 7 [email protected]@ 6B 7AE 7 G6E 7 AUD8C 6 B E6 [email protected] B 96 6 87 76EABF76 [email protected] 7 A 76 7TC6B. S l l t i t i l i l i t i t l it

R Hi

7 A F B [email protected] F EAC6C F F 96 B6 DDF A 96 CF 96 DFC F P FGEF D 6 B 769A DD8E 79 7F A S 7 A FCEA 6 B AE6CQ9 A B D8B6E 98 96 7FBF [email protected] P A AIFCF 6 B 76 9A DD8E 7 9t i l t i i fij t t ti t f f i t .

, i

E Al

RIS

AXP

RIS

E l

it

t

t

i

l, RISC

li

l

reducedinstruction set computer)

A @ 98 7 6ti

76 F 96CFB 98 7F D 7 E6 DFEF D 76 96 8G 7 7F 9AD EABF76 [email protected] C 6B 54 32 10) & % #('&% !# %$ #"!

El

A

l

j ti

. I

l li

i

l

j

i

i

i

t

t

it t

i l

i ilit

t

i .

i

l.

i

.

RIS

`

Al

l i

RIS

numerosas tcnicas para reducir el procesamiento dentro del CPU, as como de reducir el nmero total de accesos a memoria. Terminologa ms moderna se refiere a esos diseos como arquitecturas de cargaalmacenamiento.Contenido[ocultar]

1 Filosofa de diseo antes de RISC 2 Filosofa de diseo RISC

o

2.1 Multitarea

3 Historia 4 Caractersticas 5 Primeros diseos RISC 6 RISC moderno 7 Vase tambin 8 Enlaces externos

[editar]Filosofa

de diseo antes de RISC

Uno de los principios bsicos de diseo para todos los procesadores es aadir velocidad al proveerles alguna memoria muy rpida para almacenar informacin temporalmente, estas memorias son conocidas como registros. Por ejemplo, casi cada CPU incluye una orden para sumar dos nmeros. La operacin bsica de un CPU sera cargar esos dos nmeros en los registros, sumarlos y almacenar el resultado en otro registro, finalmente, tomar el resultado del ltimo registro y devolverlo a la memoria principal. Sin embargo, los registros tienen el inconveniente de ser algo complejos para implementar. Cada uno est representado por transistores en el chip, en este aspecto la memoria principal tiende a ser mucho ms simple y econmica. Adems, los registros le aaden complejidad al cableado, porque la unidad central de procesamiento necesita estar conectada a todos y cada uno de los registros para poder utilizarlos por igual. Como resultado de esto, muchos diseos de CPU limitan el uso de registros de alguna u otra manera. Algunos incluyen pocos registros, aunque esto limita su velocidad. Otros dedican sus registros a tareas especficas para reducir la complejidad; por ejemplo, un registro podra ser cap registros, mientras que el resultado podra estar almacenado en cualquiera de ellos. En el mundo de la microcomputacin de los aos setenta, ste era un aspecto ms de las CPU, ya que los procesadores eran entonces demasiado lentosde hecho haba una tendencia a que el procesador fuera ms lento que la memoria con la que se comunicaba En esos casos tena sentido -.

eliminar casi todos los registros, y entonces proveer al programador de una buena cantidad de maneras de tratar con la memoria para facilitar su trabajo. Dado el ejemplo de la suma, la mayora de los diseos de CPU se enfocaron a crear una orden que pudiera hacer todo el trabajo automticamente: llamar los dos nmeros que seran sumados, sumarlos, y luego almacenarlos fuera directamente. Otra versin podra leer los dos nmeros de la memoria, pero almacenara el resultado en un registro. Otra versin podra leer uno de la memoria y otro desde un registro y almacenarlo en la memoria nuevamente. Y as sucesivamente. La meta en general en aquel tiempo era proveer cada posible modo de direccionamiento para cada instruccin, un principio conocido como ortogonalidad. Esto llev a un CPU complejo, pero en teora capaz de configurar cada posible orden individualmente, haciendo el diseo ms rpidoen lugar de que el programador utilizara rdenes simples. La ltima representacin de este tipo de diseo puede ser vista en dos equipos, elMOS 6502 por un lado, y el VAX en el otro. El chip 6502 de $25 USD efectivamente tena solamente un registro, y con la configuracin cuidadosa de la interfaz de memoria fue capaz de sobrepasar diseos corriendo a velocidades mayores (como el Zilog Z80 a 4MHz). El VAX era un minicomputador que en una instalacin inicial requera 3 gabinetes de equipo para un solo CPU, y era notable por la sorprendente variedad de estilos de acceso a memoria que soportaba, y el hecho de que cada uno de stos estaba disponible para cada instruccin.

[editar]Filosofa

de diseo RISC

A finales de los setenta, investigaciones en IBM (y otros proyectos similares en otros lugares) demostraron que la mayora de esos modos de direccionamiento ortogonal eran ignorados por la mayora de los programas. Esto fue un efecto colateral en el incremento en el uso de compiladores para generar los programas, algo opuesto a escribirlos en lenguaje ensamblador. Los compiladores tendan a ser demasiado tontos en trminos de las caractersticas que usaban, un efecto colateral del intento por hacerlos pequeos. El mercado se estaba mo viendo hacia un uso ms generalizado de los compiladores, diluyendo an ms la utilidad de los modelos ortogonales. Otro descubrimiento fue que debido a que esas operaciones eran escasamente utilizadas, de hecho tendan a ser ms lentas que un nmero pequeo de operaciones haciendo lo mismo. Esta paradoja fue un efecto colateral del tiempo que se utilizaba diseando los CPU, los diseadores simplemente no tenan tiempo de optimizar cada instruccin posible, y en vez de esto slo optimizaban las ms utilizadas. Un famoso ejemplo de esto era la instruccin VAX INDEX , que se ejecutaba ms lentamente que un ciclo que implementara el mismo cdigo. Casi al mismo tiempo, las CPU comenzaron a correr a velocidades mayores que las de la memoria con la que se comunicaban. An a finales de los setenta, era aparente que esta disparidad continuara incrementndose al menos durante la siguiente dcada, para entonces los CPU podran ser cientos de veces ms rpidos que la memoria. Esto signific que los avances paraoptimizar

cualquier modo de direccionamiento seran completamente sobrepasados por las velocidades tan lentas en las que se llevaban a cabo. Otra parte del diseo RISC llego desde las medidas prcticas de los programas en el mundo real. Andrew Tanenbaum reuni muchos de stos, demostrando as que la mayora de los procesadores estaban sobredimensionados. Por ejemplo, l demostr que el 98% de todas las constantes en un programa podan acomodarse en 13 bits, aun cuando cada diseo de CPU dedicaba algunos mltiplos de 8 bits para almacenarlos, tpicamente 8, 16 o 32, una palabra entera. Tomando este hecho en cuenta sugiere que una mquina debera permitir que las constantes fuesen almacenadas en los bits sin utilizar de otras instrucciones, disminuyendo el nmero de accesos a memoria. En lugar de cargar nmeros desde la memoria o los registros, stos podran estar ah

mucho ms rpido. Sin embargo, esto requera que la instruccin misma fuera muy pequea, de otra manera no existira suficiente espacio libre en los 32 bits para mantener constantes de un tamao razonable. Fue el pequeo nmero de modos y rdenes que dio lugar al trmino Conjunto

Reducidas. sta no es una definicin correcta, ya que los diseos RISC cuentan con una vasta cantidad de conjuntos de instrucciones para ellos. La verdadera diferencia es la filosofa parahacer todo en registros y llamar y guardar los datos hacia ellos y en ellos mismos. sta es la razn por la que la forma ms correcta de denominar este diseo es cargar-almacenar. Con el paso del tiempo las tcnicas de diseo antiguas se dieron a conocer como Computadora con Conjunto de Instrucciones Complejo, CISC por sus siglas en ingls, aunque esto fue solamente para darles un nombre diferente por razones de comparacin. Por esto la filosofa RISC fue crear instrucciones pequeas, implicando que haba pocas, de ah el nombre conjunto de instrucciones reducido. El cdigo fue implementado como series de esas instrucciones simples, en vez de un sola instruccin compleja que diera el mismo resultado.Esto hizo posible tener ms espacio dentro de la instruccin para transportar datos, resultando esto en la necesidad de menos registros en la memoria. Al mismo tiempo la interfaz con la memoria era considerablemente simple, permitiendo ser optimizada. Sin embargo RISC tambin tena sus desventajas. Debido a que una serie de instrucciones son necesarias para completar incluso las tareas ms sencillas, el nmero total de instrucciones para la lectura de la memoria es ms grande, y por lo tanto lleva ms tiempo. Al mismo tiempo no estaba claro dnde habra o no una ganancia neta en el desempeo debido a esta limitacin, y hubo una batalla casi continua en el mundo de la prensa y del diseo sobre los conceptos de RISC.

[editar]MultitareaDebido a lo redundante de las microinstrucciones, los sistemas operativos diseados para estos microprocesadores, contemplaban la capacidad de subdividir un microprocesador en varios,

rq

ip ii

o para el momento en el que el CPU los necesitara, y por lo tanto el proceso sera

Instrucciones

reduciendo el nmero de instrucciones redundantes por cada instancia del mismo. Con una arquitectura del sofware optimizada, los entornos visuales desarrollados para estas plataformas, contemplaban la posibilidad de ejecutar varias tareas en un mismo ciclo de reloj. As mismo, la paginacin de la memoria RAM era dinmica y se asignaba una cantidad suficie a cada instancia, nte existiendo una especie de 'simbiosis' entre la potencia del microprocesador y la RAM dedicada a cada instancia del mismo. La multitarea dentro de la arquitectura CISC nunca ha sido real, tal como en los RISC s lo es. En CISC, el microprocesador en todo su conjunto est diseado en tantas instrucciones complejas y diferentes, que la subdivisin no es posible, al menos a nivel lgico. Por lo tanto, la multitarea es aparente y por ordenes de prioridad. Cada ciclo de reloj trata de atende a una tarea instanciada en r la RAM y pendiente de ser atendida. Con una cola de atencin por tarea FIFO para los datos generados por el procesador, y LIFO para las interrupciones de usuario, trataban de dar prioridad a las tareas que el usuario desencadenara en el sistema. La apariencia de multitarea en un CISC tradicional, viene de la mano de los modelos escalares de datos, convirtiendo el lfujo en un vector con distintas etapas y creando la tecnologa pipeline. Los microprocesadores actuales, al ser hibridos, permiten cierta parte de multitarea real. La capa final al usuario es como un CISC tradicional, mientras que las tareas que el usuario deja pendientes, dependiendo del tiempo de inactividad, el sistema traducir las instrucciones (el software ha de ser compatible con esto) CISC a RISC, pasando la ejecucin de la tarea a bajo nivel, en donde los recursos se procesan con la filosofa RISC. Dado que el usuario solo atiende una tarea por su capacidad de atencin, el resto de tareas que deja pendientes y que no son compatibles con el modelo de traduccin CISC/RISC, pasan a ser atendidas por el tradicional pipeline, o si son tareas de bajo nivel, tal como desfragmentaciones de disco, chequeo de la integridad de la informacin, formateos, tareas grficas o tareas de clculo matemtico intenso. En vez de tratar de subdividir a un solo microprocesador, se incorpor un segundo microprocesador gemelo, indntico al primero. El inconveniente es que la RAM deba de ser tratada a nivel hardware y los mdulos diseados para plataformas monoprocesador no eran compatibles o con la misma eficiencia, que para las plataformas multiprocesador. Otro inconveniente, era la fragmentacin del BYTE de palabra. En un RISC tradicional, se ocupan los BYTES de la siguiente forma: Si la palabra es de 32 BITS (4 BYTES de palabra de 8 BITS cada una, o dos de 16 o una de 32), dependiendo de la profundidad del dato portado, dentro del mismo BYTE, se incluian partes de otras instrucciones y datos. Ahora, al ser dos microprocesadores distintos, ambos usaban registros independientes, con accesos a la memoria propios (en estas plataformas, la relacion de RAM por procesador es de 1/1). En sus orgenes, las soluciones se parecan a las tpcasapas de albanil, cada placa base incorporaba una solucin solamente homologada por la chip set usada y los drivers que la acompaaban. Si bien la fragmentacin siempre ha sido como ese mosquito que zumba en el oido,

pero que por pereza permitimos que nos pique, lleg un momento que era imposible evadir el zumbido. Esta poca lleg con las plataformas de 64 BITS.

[editar]HistoriaMientras la filosofa de diseo RISC se estaba formando, nuevas ideas comenzaban a surgir con un nico fin: incrementar drsticamente el rendimiento de la CPU. Al principio de la dcada de los ochenta se pensaba que los diseos existentes estaban alcanzando sus lmites tericos. Las mejoras de la velocidad en el futuro seran hechas con base en procesos mejorados, esto es, pequeas caractersticas en el chip. La complejidad del chip podra continuar como hasta entonces, pero un tamao ms pequeo podra resultar en un mejor rendimiento del mismo al operar a ms altas velocidades de reloj. Se puso una gran cantidad de esfuerzo en disear chips para computacin paralela, con vnculos de comunicacin interconstruidos. En vez de hacer los chips ms rpidos, una gran cantidad de chips seran utilizados, dividiendo la problemtica entre stos. Sin embargo, la historia mostr que estos miedos no se convirtieron en realidad, y hubo un nmero de ideas que mejoraron drsticamente el rendimiento al final de la dcada de los ochenta. Una idea era la de incluir un canal por el cual se pudieran dividir las instrucciones en pasos y trabajar en cada paso muchas instrucciones diferentes al mismo tiempo. Un procesador normal podra leer una instruccin, decodificarla, enviar a la memoria la instruccin de origen, real izar la operacin y luego enviar los resultados. La clave de la canalizacin es que el procesador pueda comenzar a leer la siguiente instruccin tan pronto como termine la ltima instruccin, significando esto que ahora dos instrucciones se estn trabajando (una est siendo leda, la otra est comenzando a ser decodificada), y en el siguiente ciclo habr tres instrucciones. Mientras que una sola instruccin no se completara ms rpido, la siguienteinstruccin sera completada enseguida. La ilusin era la de un sistema mucho ms rpido. Esta tcnica se conoce hoy en da como Segmentacin de cauce. Otra solucin ms era utilizar varios elementos de procesamiento dentro del procesador y ejecutarlos en paralelo. En vez de trabajar en una instruccin para sumar dos nmeros, esos procesadores superescalares podran ver la siguiente instruccin en el canal y tratar de ejecutarla al mismo tiempo en una unidad idntica. Esto no era muy fcil de hacer, sin embargo, ya que algunas instrucciones dependan del resultado de otras instrucciones. Ambas tcnicas se basaban en incrementar la velocidad al aadir complejidad al diseo bsico del CPU, todo lo opuesto a las instrucciones que se ejecutaban en el mismo. Siendo el espacio en el chip una cantidad finita, para poder incluir todas esas caractersticas algo ms tendra que ser eliminado para hacer hueco. RISC se encarg de tomar ventaja de esas tcnicas, esto debido a que su lgica para el CPU era considerablemente ms simple que la de los diseos CISC. Aun con esto, los primeros diseos de RISC ofrecan una mejora de rendimiento muy pequea, pero fueron

capaces de aadir nuevas caractersticas y para finales de los ochenta hab dejado totalmente an atrs a sus contrapartes CISC. Con el tiempo esto pudo ser dirigido como una mejora de proceso al punto en el que todo esto pudo ser aadido a los diseos CISC y aun as caber en un solo chip, pero esto tom prcticamente una dcada entre finales de los ochenta y principios de los noventa.

[editar]CaractersticasEn pocas palabras esto significa que para cualquier nivel de desempeo dado, un chip RISC tpicamente tendr menos transistores dedicados a la lgica principal. Esto permite a los diseadores una flexibilidad considerable; as pueden, por ejemplo: Incrementar el tamao del conjunto de registros. Mayor velocidad en la ejecucin de instrucciones. Implementar medidas para aumentar el paralelismo interno. Aadir cachs enormes. Aadir otras funcionalidades, como E/S y relojes para minicontroladores. Construir los chips en lneas de produccin antiguas que de otr manera no seran utilizables. a No hacer nada, ofrecer el chip para aplicaciones de bajo consumo de energa o de tamao limitado. Las caractersticas que generalmente son encontradas en los diseos RISC son: Codificacin uniforme de instrucciones (ejemplo: el cdigo de operacin se encuentra siempre en la misma posicin en cada instruccin, la cual es siempre una palabra), lo que permite una decodificacin ms rpida.

Un conjunto de registros homogneo, permitiendo que cualquier registro sea utilizado en cualquier contexto y as simplificar el diseo del compilador (aunque existen muchas formas de separar los ficheros de registro de entero y coma flotante).

Modos de direccionamiento simple con modos ms complejos reemplazados por secuencias de instrucciones aritmticas simples.

Los tipos de datos soportados en el hardware (por ejemplo, algunas mquinas CISC tiene instrucciones para tratar con tipos byte, cadena) no se encuentran en una mquina RISC.

Los diseos RISC tambin prefieren utilizar como caracterstica un modelo de memoria Harvard, donde los conjuntos de instrucciones y los conjuntos de datos estn conceptualmente separados; esto significa que el modificar las direcciones donde el cdigose encuentra pudiera no tener efecto alguno en las instrucciones ejecutadas por el procesador (porque la CPU tiene separada la instruccin y el cach de datos, al menos mientras una instruccin especial de sincronizacin es utilizada). Por otra parte, esto permite que ambos cachs sean accedidos separadamente, lo que puede en algunas ocasiones mejorar el rendimiento.

si u iendo inmediatamente un salto. a instrucci n en este espacio es ejecutada independientemente de si el salto se produce o no en otras palabra el salto es retardado). Esta instrucci n mantiene

Para utili arlo, recae en el compilador la responsabilidad de reordenar las instrucciones de manera ue el cdi o sea coherente para ejecutar con esta caracterstica. En nuestros das el slot de salto

retardado se considera un desafortunado efecto colateral de la estrategia particular por implementar algunos diseos RIS . Es por esto u e los diseos modernos deRIS , tales como ARM, PowerP , y ersiones ms recientes de SPARC y de MIPS, generalmente eliminan esta caracterstica.

[editar]Primeros

diseos RISC

na consola del CDC 6600mainframe system

El primer sistema u e pudiera ser considerado en nuestros das como RISC no lo era as en

parte del sistema operati o se encontraba en uno de stos).

adems de cinco unidades de carga y dos unidades de almacenamiento la memoria tena mltiples bancos para que todas las unidades de carga/almac enamiento pudiesen operar al mismo tiempo). El ni el promedio de operacin por ciclo/instruccin era a memoria.

eces ms rpido que el tiempo de acceso

os diseos RISC que ms se dieron a conocer sin embargo, fueron aquellos donde los resultados

de los programas de investigacin de las universidades eran ejecutados con fondos del programa DARPA V S I. El programa V S I prcticamente desconocido hoy en da, llevo a un gran nmero de avances en el diseo de chips, la fabricacin y an en las grficas asistidas por computadora.

direccionamiento.

aba once unidades de canali acin funcional para la aritmtica y la lgica,

El CDC

tena una arquitectura de carga/almacenamiento con tan solo dos modos de

un

, adems de

computadores simples para manejar los procesos de E/S la mayor

Cray la dise como un CP

para clculos a gran escala con 7 cdigos, comparada con

aquellos das; era la supercomputadora CDC

, diseada en

por Seymour Cray.

u

u

u

u

la A

de la

P

ocupada por el tiempo extra normalmente necesario para ejecutar una brecha.

el slot e salto retardado

elay Slot). n slot de salto retardado es un espacio de instrucci n

w yxv

wv u

s

t ts

Muchos

sos iseos RIS

teriores t

i

compartan una caracterstica no muy amable,

s

El proyecto RISC de la Universidad de Berkeley comenz en 1980 bajo la direccin de David A. Patterson, basndose en la obtencin de rendimiento a travs del uso de la canalizacin y un agresivo uso de los registros conocido como ventanas de registros. En una CPU normal se tienen un pequeo nmero de registros, un programa puede usar cualquier registro en cualquier momento. En una CPU con ventanas de registros, existen un gran nmero de registros (138 en el RISC-I), pero los programas solo pueden utilizar un pequeo nmero de estos (32 en el RISC-I) en cualquier momento. Un programa que se limita asimismo a 32 registros por procedimiento puede hacer llamadas a procedimientos muy rpidas: la llamada, y el regreso, simplemente mueven la ventana d 32 e registros actual para limpiar suficiente espacio de trabajo para la subrutina, y el regreso restablece esos valores. El proyecto RISC entreg el procesador RISC-I en 1982. Consistiendo de solo 44.420 transistores (comparado con promedios de aproximadamente 100.000 en un diseo CISC de esa poca) RISC-I solo tena 32 instrucciones, y aun as sobrepasaba el desempeo de cualquier otro diseo de chip simple. Se continu con esta tendencia y RISC-II en 1983 tena 40. 60 transistores y 39 instrucciones, con los cuales ejecutaba 3 veces ms rpido que el RISC-I. Casi al mismo tiempo, John Hennessy comenz un proyecto similar llamado MIPS en la Universidad de Stanford en 1981. MIPS se centraba casi completamente en la segmentacin, asegurndose de que ejecutara tan lleno como fuera posible. Aunque la segmentacin ya haba sido utilizada en otros diseos, varias caractersticas del chip MIPS hacan su segmentacin mucho ms rpida. Lo ms importante, y quiz molesto de estas caractersticas era el requisito de que todas las instrucciones fueran capaces de completarse en un solo ciclo. Este requisito permita al canal ser ejecutado a velocidades ms altas (no haba necesidad de retardos inducidos) y es la responsable de la mayora de la velocidad del procesador. Sin embargo, tambin tena un efecto colateral negativo al eliminar muchas de las instrucciones potencialmente utilizables, como una multiplicacin o una divisin. El primer intento por hacer una CPU basada en el concepto RISC fue hecho en IBM el cual comenz en 19 5, precediendo a los dos proyectos anteriores. Nombrado como proyecto RAN, el trabajo llev a la creacin de la familia de procesadores IBM 801, la cual fue utilizada ampliamente en los equipos de IBM. El 801 fue producido eventualmente en forma de un chip como ROMP en 1981, que es la abreviatura de Research Office ProductsDivision Mini Processor. Como implica el nombre, esta CPU fue diseada para tareas pequeas, y cuando IBM lanz el diseo basado en el IBM RTPC en 1986, el rendimiento no era aceptable. A pesar de esto, el 801 inspir varios proyectos de investigacin, incluyendo algunos nuevos dentro de IBM que eventualmente llevaran a su sistema IBM POWER. En los primeros aos, todos los esfuerzos de RISC eran bien conocidos, pero muy confinados a los laboratorios de las universidades que los haban creado. El esfuerzo de Berkeley se dio a conocer tanto que eventualmente se convirti en el nombre para el proyecto completo. Muchos en la

industria de la computacin criticaban el que los be neficios del rendimiento no se podan traducir en resultados en el mundo real debido a la eficiencia de la memoria de mltiples instrucciones, y sa fue la razn por la que nadie los estaba utilizando. Pero a comienzos de1986, todos los proyectos de investigacin RISC comenzaron a entregar productos. De hecho, casi todos los procesadores RISC modernos son copias directas del diseo RISC-II.

[editar]RISC

moderno

La investigacin de Berkeley no fue comercializada directamente, pero el diseo RISC fue -II utilizado por Sun Microsystems para desarrollar el SPARC, por PyramidTechnology para desarrollar sus mquinas de multiprocesador de rango medio, y por casi todas las compaas unos aos ms tarde. Fue el uso de RISC por el chip de SUN en las nuevas mquinas el que demostr que los beneficios de RISC eran reales, y sus mquinas rpidamente desplazaron a la competencia y esencialmente se apoderaron de todo el mercado de estaciones de trabajo. John Hennessy dej Stanford para comercializar el diseo MIPS, comenzando una compaa conocida como MIPS ComputerSystems Inc. Su primer diseo fue el chip de segunda generacin MIPS-II conocido como el R2

utilizados cuando fueron incluidos en las consolas de juegoNintendo 64 yPlayStation. Hoy son uno de los procesadores integrados ms comnmente utilizados en aplicacionesde alto nivel por SiliconGraphics. IBM aprendi del fallo del RT-PC y tuvo que continuar con el diseo del RS/6000 basado en su entonces nueva arquitectura IBM POWER. Entonces movieron sus computadoras centrales S/3 0 a los chips basados en IBM POWER, y se sorprendieron al ver que aun el conjunto de instrucciones muy complejas (que era parte del S/360 desde 1964) corra considerablemente ms rpido. El resultado fue la nueva serie System/390 que an hoy en da es comercializada como zSeries. El diseo IBM POWER tambin se ha encontrado movindose hacia abajo en es cala para producir el diseo PowerPC, el cual elimin muchas de las instrucciones solo IBM y cre una implementacin de chip nico. El PowerPC fue utilizado en todas las computadoras Apple Macintosh hasta 2006, y est comenzando a ser utilizado en aplicaciones automotrices (algunos vehculos tienen ms de 10 dentro de ellos), las consolas de videojuegos de ltima generacin (PlayStation 3, Nintendo Wii y Xbox 360) estn basadas en PowerPC. Casi todos los dems proveedores se unieron rpidamente. De los esfuerzos similares en elReino Unido result el INMOS Trasputer, el AcornArchimedes y la lnea Advanced RISC Machine, la cual tiene un gran xito hoy en da. Las compaas existentes con diseos CISC tambin se unieron a la revolucin. Intel lanz el i860 y el i960 a finales de los ochenta, aunque no fueron muy o exitosos. Motorola construy un nuevo diseo pero no le vio demasiad uso y eventualmente lo abandon, unindose a IBM para producir el PowerPC. AMD lanz su familia 29000 la cual se convirti en el diseo RISC ms popular a principios de los noventa.

e

ddd

. Los diseos MIPS se convirtieron en uno de los chips ms

Hoy en da los microcontroladores y CPU RISC representan a la vasta mayora de todos los CPU utilizados. La tcnica de diseo RISC ofrece poder incluso en medidas pequeas, y esto ha venido a dominar completamente el mercado de CPU integrados de bajo consumo de energa. Los CPU integrados son por mucho los procesadores ms comunes en el mercado: considera que una familia completa con una o dos computadoras personales puede poseer varias docenas de dispositivos con procesadores integrados. RISC se ha apoder completamente del mercado de estacin de trabajo. Despus del lanzamiento de la SUN SPARCstation los otros proveedores se apuraron a competir con sus propias soluciones basadas en RISC. Aunque hacia 2006-2010 las estaciones de trabajo pasaron a la arquitectura x86-64 de Intel y AMD. Incluso el mundo de las computadoras centrales est ahora basado completamente en RISC. Esto es sorprendente en vista del dominio del Intel x86 y x86 64 en el mercado de las computadoras personales de escritorio (ahora tambin en el de estaciones de trabajo), ordenadores porttiles y en servidores de la gama baja. Aunque RISC fue capaz de avanzar en velocidad muy rpida y econmicamente. Los diseos RISC han llevado a un gran nmero de plataformas y arquitecturas al xito, algunas de las ms grandes: La lnea MIPS Technologies Inc., que se encontraba en la mayora de las computadoras de SiliconGraphics hasta 2006, y estuvo en las consolas ya descatalogadasNintendo 64,PlayStation y PlayStation 2. Actualmente se utiliza en la PlayStation Portable y algunos routers. La serie IBM POWER, utilizado principalmente por IBM en Servidores y superordenadores. La versin PowerPC de Motorola e IBM (una versin de la serie IBM POWER) utilizada en los ordenadores AmigaOne, Apple Macintosh como el iMac, eMac, Power Mac y posteriores (hasta 2006). Actualmente se utiliza en muchos sistemas empotrados en automviles, routers, etc, as como en muchas consolas de videojuegos, como la Playstation 3,Xbox 360 y Nintendo Wii. El procesador SPARC y UltraSPARC de Sun Microsystems y Fujitsu, que se encuentra en sus ltimos modelos de servidores (y hasta 2008 tambin en estaciones de trabajo). El PA-RISC y el HP/PA de Hewlett-Packard, ya descatalogados. El DEC Alpha en servidores HP AlphaServer y estaciones de trabajo AlphaStation, ya descatalogados. El ARM Se encuentra en dispositivos PALM, Nintendo DS, GameBoyAdvance y en mltiples PDAs, telfonos mviles, smartphones y reproductores multimedia (como el iPod).

http://es.wikipedia.org/wiki/RISC

RISC VS CISC

Las familias de los microprocesadores intel x86 y motorola M68000 son conocidas por sus abundantes sets de instrucciones, modos de direccionmultiple, formatos y tamaos de instruccionmultiple. Sus controles son microprogramables, y diferentes instrucciones se ejecutan con diferentes numeros de ciclos. Las unidades de control de semejantes microprocesadores son naturalmente complejos. Desde que tuvieron que distinguir entre un largo numero de opcodigos, modos de direccionamiento, y formatos. Este tipo de sistema pertenece a la categoria llamada computadora de setes de instruccion compleja (CISC ,complexintruction set computer). A pesar de que muchos microprocesadores CISC son conducidos, existe un a dificultad inherente en manejar una conduccion en un sistema con una variedad de tamaos de instrucciones y largas instrucciones de ejecucion diferentes. En oposicion del diseo tradicional de CISC, en los 80's emergen una nueva marca de diseo de computadora llamada RISC(ReducedInstruction Set Coputer) [HePa 90, PaDi80, PaSe82,Patt85,Tabk87,Tabk90b]. Que es reducido o reduced en RISC? Practicamente todo: el numero de instrucciones, modos de direccion y los formatos. En un RISC ideal todas las instruccion es tienen el mismo tamao (usualmente 32 bits) y las ejecuta con un ciclo CPU individual. En la practica solo la mayoria de las instrucciones (aproximadamete un 80%en la mayora de los sistemas RISC) se ejecutan en un ciclo individual. Las propiedades relativas desistemas CISC contra RISC seran mencionadas con mas detalle. Un sistema CISC con un largo menu de especificaciones relacionadas en un largo y mayormente complicado sistema de decodificacion. Precedido por un complejo control logico. Las seales logicas usualmente tiene que propagar atraves de un numero considerable de compuertas, incrementando la duraccion de retardos y deteniendo el sistema. En un ambiente microprogramable (la mayoria de los CISC son microprogramables), se incrementa la complejidad que resulta directamente en microrutinas y resulta una larga ejecucion que produce todas las microoperaciones necesarias y sus seales de control correspondientes para ejecutar una instruccion. Una de las maneras para incrementar la velocidad de ejecucion en cualquier computadora es implementado la conduccion.

Para una conduccion con secciones, nosotros podemos tomar el sistema para trata con n instrucciones subsecuentes simultaneamente. Considere un simple par-seccion instrucciones de conduccion. Seccion uno: Fetch, F. Seccion dos: Execute, E. Asume un modelo simple donde cada una de las secciones sercanas toma justo solo un ciclo del CPU para completarlo. Nosotros tomamos los tiempos de instruccion siguiendo (en ciclos del CPU) planes para tres instruccion es subsecuentes:

instrucciones de ciclo 1 2 3 4

iFE i+1 F E i+2 F E

Las 3 tres instrucciones son completaaamente cuidadas en 4 ciclos. Estas deben ademas de ser mensionadas que la instruccion i-1 es ejecutada en la duracion de un ciclo, mientras que la instrucion i+3 es buscada durante el ciclo 4. En cualquie ciclo dos instrucciones estan siendo trabajadas en esta simple conducccion par-seccion, en el ejemplo anterior ilustra que existe una dificultad en implementar una linea de instruccion de con exioneficientemiente en un sistema tipo CISC. En sistemas actuales las instrucciones de instrucion tienen mas que dos secciones (usualmente de tres a seis para integrar operaciones y mas para el punto flotante). Si existen diferencias considerables entre medidas y ciclos de ejecucion de instrucciones diferentes que pueden aparecer en el CPU en cualquier orden, el diseo de conduccion y la utilizacion puede ser mucho mas complicado. Estas complicaciones pueden ser mas severas para super escalas o para sistem as de superconduccion.

La complenjidad de un sistema CISC podria implicar un diseo a largo plazo con una significante prioridad de disear errores. En un sistema complejo los errores tomaran un largo tiempo para colocarse y corregirse.En el tiempo en que un sistema CISC es diseado, construido y probado este puede volverse obsoleto. En el arte de la tecnologiacomun de las computadoras en que se encuentran avances significativos en un corto tiempo (tres meses o menos).

Propiedades del sistema tipo RISC

Como se discutio en la seccion anterior algunas de las condiciones necesarias para archivar una operacion reducida en un sistema RISC son:

1.- Estandard, tamao arreglado de instruccion, igual para la computadora la longitud de la palabra y para el ancho de el bus de datos (con la estipulacion algunos nuevos sistemas la longitud de la palabra y/o del bus de datos en un entero multiple del tamao de la instruccion como en estos nuevos sis temas de 64 bits y en algunos sistemas de 32 bits con un bus de datos de 64 bits).

2.- El tiempo de la ejecucion es estandart para todas las instrucciones, preferiblemente dentro un ciclo singular del CPU (con la estipulacion esta minoria de instrucciones igual como divide tendra que ser ejecutado en mas de un solo ciclo.

ARQUITE TURAS CISC La microprogramacin es una caracterstica importante y esencial de casi todas las arqutecturas CISC. Como por ejemplo: Intel 8086, 8088, 80286, 80386, 80486. Motorola 68000, 68010, 68020, 68030, 6840. La microprogramacin significa que cada instruccin de mquina es interpretada por un microprograma localizado en una memoria en el circuito integrado del procesador. En la dcada de los sesentas la micropramacin, por sus caractersticas, era la tcnica ms apropiada para las tecnologas de memorias existentes en esa poca y permita desarrollar tambin procesadores con compatibilidad ascendente. En consecuencia, los procesadores se dotaron de poderosos conjuntos de instrucciones. Las instrucciones compuestas son decodificadas internamente y ejecutadas con una serie de microinstrucciones almacenadas en una ROM interna. Para esto se requieren de varios ciclos de reloj (al menos uno por microinstruccin).

ARQUITECTURAS RISC Buscando aumentar la velocidad del procesamiento se descubri en base a experimentos que, con una determinada arquitectura de base, la ejecucin de programas compilados directamente con microinstrucciones y residentes en memoria externa al circuito integrado resultaban ser mas eficientes, gracias a que el tiempo de acceso de las memorias se fue decrementando conforme se mejoraba su tecnologa de encapsulado. Debido a que se tiene un conjunto de instrucciones simplificado, stas se pueden implantar por hardware directamente en la CPU, lo cual elimina el microcdigo y la necesidad de decodificar instrucciones complejas. Las caractersticas esenciales de una arquitectura RISC pueden resumirse como sigue:

y y

Estos microprocesadores siguen tomando como base el esquema moderno de Von Neumann. Las instrucciones, aunque con otras caractersticas, siguen divididas en tres grupos:

a) Transferencia. b) Operaciones. c) Control de flujo.

y y y

Reduccin del conjunto de instrucciones a instrucciones bsicas simples, co la que pueden n implantarse todas las operaciones complejas. Arquitectura del tipo load-store (carga y almacena). Las nicas instrucciones que tienen acceso a la memoria son load y store; registro a registro, con un menor nmero de acceso a memoria. Casi todas las instrucciones pueden ejecutarse dentro de un ciclo de reloj. Con un control implantado por hardware (con un diseo del tipo load-store), casi todas las instrucciones se pueden ejecutar cada ciclo de reloj, base importante para la reorganizacin de la ejecucin de instrucciones por medio de un compilador.

f

y

Pipeline (ejecucin simultnea de varias instrucciones). Posibilidad de reducir el nmero de ciclos de mquina necesarios para la ejecucin de la instruccin, ya que esta tcnica permite que una instruccin puede empezar a ejecutarse antes de que haya terminado la anterior.

El hecho de que la estructura simple de un procesador RISC conduzca a una notable reduccin de la superficie del circuito integrado, se aprovecha con frecuencia para ubicar e el mismo, funciones n adicionales:

y y y y

Unidad para el procesamiento aritmtico de punto flotante. Unidad de administracin de memoria. Funciones de control de memoria cach. Implantacin de un conjunto de registros mltiples.

DIFERENCIAS ENTRE RISC Y CISC RISC es una filosofa de diseo de CPU para computadora que est a favor de conjuntos de instrucciones pequeos y simples que toman menor tiempo para ejecutarse. El tipo de procesador ms comnmente utilizado en equipos de escritorio, el x86, est basado e CISC en lugar de RISC, aunque las versiones n ms nuevas traducen instrucciones basadas en CISC x86 a instrucciones ms simples basadas en RISC para uso interno antes de su ejecucin. CISC: Un tipo de procesadores que reconoce un conjunto amplio de rdenes, pero que normalmente realiza los pasos indicados por esas rdenes con menor velocidad que un procesador RISC. Es el caso de la serie X86 de Intel. La relativa sencillez de la arquitectura de los procesadores RISC conduce a ciclos de diseo ms cortos cuando se desarrollan nuevas versiones, lo que posibilita siempre la aplicacin de las ms recientes tecnologas de semiconductores. Por ello, los procesadores RISC no solo tienden a ofrecer una capacidad de procesamiento del sistema de 2 a 4 veces mayor, sino que los saltos de capacidad que se producen de generacin en generacin son mucho mayores que en los CISC. Elaborado por: Marcos Francisco Acosta Snchez Matricula: 064052 Universidad de Occidente Campus Culiacn Para la materia Arquitectura de Computadoras Links:

g

http://www.azc.uam.mx/publicaciones/enlinea2/num1/1-2.htm http://espanol.answers.yahoo.com/question/index?qid=200 1004230216AADw9Qw

http://arquitecturacomp.wordpress.com/2009/06/13/tecnologias -cisc-y-risc/

h

CISC vs RISCy y y

1. Introduccin 2. Arquitecturas CISC 3. Arquitecturas RISC

1. IntroduccinHoy en da, los programas cada vez ms grandes y complejos demandan mayor velocidad en el procesamiento de informacin, lo que implica la busqueda de microprocesadores ms rpidos y eficientes. Los avances y progresos en la tecnologa de semiconductores, han reducido las diferencias en las velocidades de procesamiento de los microprocesadores con las velocidades de las memorias, lo que ha repercutido en nuevas tecnologas en el desarrollo de microprocesadores. Hay quienes consideran que en breve los microprocesadores RISC(ReducedIntroduction Set Computer) sustituirn a los CISC(ComplexInstruction Set Computer), pero existe el hecho que los microprocesadores CISC tienen un mercado de Software muy difundido, aunque tampoco tendrn ya que establecer nuevas familias en comparacin con el desarrollo de nuevos proyectos con tecnologas RISC, que plantea en su filosofa de diseo una relacin muy estrecha entre los compiladores y la misma arquitectura. Al estudiar alguna de estas tecnologas, la manera ms fcil de comprender su lgica y funcionamiento, es hacer la comparacin de stas.y CISC(ComplexInstruction Set Computer) Computadoras con un conjunto de instrucciones complejo y RISC(ReducedInstruction Set Computer) Computadoras con un conjunto de instrucciones reducido

Existen diversos procesadores que no se pueden asignar con facilidad a ninguna de stas categoras. As, los trminos complejo y reducido, expresan muy bien una importante caracterstica definitiva, siempre que no se tomen solo como referencia las instrucciones, sino que se considere tambin la complejidad del Hardware del procesador. Con tecnologas de semiconductores comparables e igual fre cuencia de reloj, un procesador RISC tpico tiene una capacidad de procesamiento de dos a cuatro veces que la de un CISC, pero su estructura de hardware es tan simple,

que se puede realizar en una fraccin de la superficie ocupada por el circuito integrado de un procesador CISC. Esto nos hace suponer que RISC reemplazar por completo al CISC, pero la respuesta a esta cuestin no es tan simple ya que:y Para aplicar una determinada arquitectura de microprocesador son decisivas las condiciones de realizacin tcnica y sobre todo la rentabilidad, incluyendo los costos de software. y Existan y existen razones de compatibilidad para desarrollar y utilizar procesadores de estructura compleja as como un extenso conjunto de instrucciones.

La meta principal es incrementar el rendimiento del procesador, ya sea optimizando alguno existente o se desee crear uno nuevo. Para esto se deben considerar tres reas principales a cubrir en el diseo del procesador y stas son:y La Arquitectura. y La Tecnologa de Proceso. y El Encapsulado.

La Tecnologa de proceso, se refiere a los materiales y tcnicas utilizadas en la fbricacin del circuito integrado, El Encapsulado se refiere a como se integra un procesador con lo que lo rodea en un sistema funcional, que de alguna manera determina la velocidad total del sistema. Aunque la tecnologa de proceso y de encapsulado son vitales en la elaboracin de procesadores ms rpidos, es la arquitectura del procesador lo que hace la diferencia entre el rendimiento de una CPU (Control ProcessUnit) y otra. Y es en la evaluacin de las arquitecturas RISC y CISC donde se centra nuestra atencin Dependiendo de cmo el procesador almacena lo operandos de las instrucciones de la CPU, existen tres tipos de juegos de instrucciones: 1. Juego de instrucciones para arquitecturas basadas en pilas. 2. Juego de instrucciones para arquitecturas basadas en un acumulador. 3. Juego de instrucciones para arquitecturas basadas en regidtros. Las arquitecturas RISC y CISC son ejemplos de CPU con un conjunto de instrucciones para arquitecturas basadas en registros.y

Volver al comienzo

2. Arquitecturas CISCLa microprogramacin es una caracterstica importante y esencial de casi todas las arquitecturas CISC, podramos mencionar por ejemplo: Intel 8086, 8088, 80286, 80386, 80486. Motorola 68000, 68010, 68020, 68030, 6840. La microprogramacin significa que cada instruccin de mquina es interpretada por un microprograma localizado en una memoria en el circuito integrado del procesador. En la decada de los sesentas la microprogramacin, por sus caractersticas, era la tcnica ms apropiada para las tecnologas de memorias existentes en esa poca y permita desarrollar tambin procesadores con compatibilidad ascendente. En consecuencia, los procesadores se dotaron de poderosos conjuntos de instrucciones. Las instrucciones compuestas son decodificadas internamente y e jecutadas con una serie de microinstrucciones almacenadas en una ROM interna. Para esto se requieren de varios ciclos reloj (al menos uno por microinstruccin).y

Volver al comienzo

3. Arquitecturas RISCBuscando aumentar la velocidad del procesamiento se descubri en base a experimentos que, con una determinada arquitectura de base, la ejecucin de programas compilados directamente con microinstrucciones y residentes en memoria externa al circuito integrado resultaban ser ms eficientes, gracias a que el tiempo de acceso de las memorias se fudecrementando conforme se mejoraba su tecnologa de encapsulado. De bido a que se tiene un conjunto de instrucciones simplificado, stas pueden implantar por hardware directamente en la CPU, lo cual elimina el microcdigo y la necesidad de decodificar instrucciones complejas. En investigaciones hechas a mediados de la dcada de los setentas, con respecto a la frecuencia de utilizacin de una instruccin en un CISC y al tiempo para su ejecucin se observ lo siguiente:y Alrededor del 20% de las instrucciones ocupa el 80% del tiempo total de ejecucin de un programa.

y Existen secuencias de instrucciones simples que obtienen el mismo resultado que secuencias complejas predeterminadas, pero requieren tiempos de ejecucin ms cortos.

http://cedicyt.usach.cl/microcomputadores/2004/grupo5/Daniel%20Zamora/Pagina%20Tecno logia%20Cisc%20y%20Risc/Cisc-Risc.html