plataformas cisc e risc

of 43 /43
Universidade Cat ó lica de Bras í lia FaculdadedeTecnologia(FT) DepartamentodeTecnologia Curso:CiênciadaComputação/ProcessamentodeDados Disciplina:OrganizaçãodeComputadoresII Profª.:Suely

Author: tiago

Post on 15-Jan-2017

25 views

Category:

Education


1 download

Embed Size (px)

TRANSCRIPT

  • Universidade Cat l ica deBras l ia

    Faculdade de Tecnologia (FT)Departamento de TecnologiaCurso: Cincia da Computao / Processamento de DadosDisciplina: Organizao de Computadores IIProf.: Suely

  • 2

    Braslia/DF, 04 de novembro de 1996.Universidade Cat l ica de

    Bras l iaFaculdade de Tecnologia (FT)Departamento de TecnologiaCurso: Cincia da Computao / Processamento de DadosDisciplina: Organizao de Computadores IIProf.: Suely

    Euclides Pereira do Lago Jnior96/2607-7

    Marcelo Cndido Brito96/2394-9

    Marcondes Jos de Freitas Bastos96/2396-5

    Renato Toledo da Silva

    96/2602-6

  • 3

    Braslia/DF, 04 de novembro de 1996.NDICE

    1. Introduo............................................................................................................................... 42. CISC e RISC

    Qual a diferena? .................................................................................................................... 62.1. Diminui a diferena ..................................................................................................... 7

    3. Plataformas CISC e RISC

    Uma coexistncia pacfica ...................................................................................................... 83.1. Arquitetura CISC versus RISC.................................................................................... 9

    4. Arquitetura de Pipeline......................................................................................................... 14

    5. Superpipelined versus Superescalar ..................................................................................... 18

    6. Software

    Uma barreira ......................................................................................................................... 23

    7. Tendncias Recentes das Plataformas RISC e CISC............................................................ 258. A Arquitetura do CISC Intel x86.......................................................................................... 26

    9. Os Processadores RISC e CISC da Motorola ....................................................................... 27

    10. Os Chips SPARC da SUN Microsystems........................................................................... 29

    11. Os RISC PA e PRISMA da Hewlett-Packard..................................................................... 31

    12. O Consrcio ACE e o RISC da MIPS ................................................................................ 3313. Uma Pequena Histria dos Processadores.......................................................................... 34

    13.1. Vantagens e Desvantagens .......................................................................................... 36

    14. Concluso ........................................................................................................................... 3915. Bibliografia ......................................................................................................................... 42

  • 4

  • 5

    1. Introduo

    A arquitetura RISC foi tratada de modo abrangente e agressivo no final da dcada de80. Seus defensores diziam que os microprocessadores com um conjunto reduzido de

    instrues logo apareceriam dentro dos processadores Intel x86. At agora, a RISC ainda nocolocou os ps seguramente no mercado de computadores pessoais. H alguma razo paraprever mudanas em breve? A resposta sim e no, mas principalmente no.

    Primeiro, os chamados microprocessadores RISC no apresenta , de fato, grandesbenefcios na performance se comparados com os microprocessadores denominados CISC(Complex Instruction Set Computing). Essas vantagens tericas foram muito ressaltadas aprincpio. Um conjunto de instrues menor e mais rpido, por exemplo, tambm requer quemais instrues sejam executadas. Alm disso, estratgias como conjuntos mltiplos deregistradores e pipelining (encadeamento) no esto diretamente relacionadas a conjuntosreduzidos de instrues. Os projetos tradicionais dos processadores x86 poderiam empregar asmesmas estratgias.

    Na verdade, os tais microprocessadores RISC no chegam perto dos projetosverdadeiramente RISC. Eles possuem conjuntos de instrues relativamente grandes ecomplexos, se comparados com conceitos RISC "puros". Eles seriam descritos mais

    precisamente com a expresso influenciado pela arquitetura RISC. O resultado prtico detodos esses fatos que os processadores x86 da Intel e de um nmero cada vez maior deconcorrentes, como a Advanced Micro Devices (AMD) e a Cyrix, conseguiram garantir sua

    posio contra os novos projetos influenciados pela arquitetura RISC.

    A segunda razo a falta de compatibilidade com verses anteriores. Os usuriossimplesmente no querem abrir mo de tudo que j possuem.

    O sucesso do Windows 3.0 da Microsoft e do OS/2 2.0 ilustra bem essa idia. Nem oWindows 1.x ou 2.x e nem o OS/2 1.x foram bem sucedidos. As primeiras verses de ambosos pacotes sofriam do mesmo mal: incapacidade para rodar aplicativos que os usurios j

  • 6

    possuam. Mas conseguiram chegar ao sucesso com a introduo de uma verso capaz derodar tambm aplicativos antigos.

    A arquitetura RISC possui o mesmo problema fundamental que o Windows e o OS/2

    apresentavam: os sistemas no rodam de modo adequado os programas que os usurios jpossuem. Mas a compatibilidade com verses anteriores existente no Windows e no OS/2poderia ser corrigida. Os sistemas baseados em RISC nunca sero capazes de rodar softwaredesenvolvidos para a arquitetura x86 to bem quanto os sistemas para os quais essesaplicativos foram originalmente projetados.

    Isso significa que os microprocessadores influenciados pela arquitetura RISC nunca

    podero desafiar com sucesso o x86 no campo dos PCs de mesa? No. A medida que asferramentas baseadas em objetos e o desenvolvimento voltado para plataformas diferentes

    tornam-se mais comuns, fica mais fcil oferecer verses de software para a arquitetura RISC,podendo esta desafiar com sucesso a arquitetura x86 no campo dos PCs de mesa.

  • 7

    2. CISC E RISC: Qual a diferena?

    A tecnologia RISC (Reduced Instruction Set Computing) foi desenvolvida pela IBM

    nos anos 70 e o primeiro chip surgiu em 1980. Sua proposta baseou-se em um conjuntoreduzido de instrues, sendo definidas apenas as mais freqentemente utilizadas e seevitando o uso de microcdigos. As instrues tambm seriam simplificadas, trabalhando comapenas um operando.

    As operaes enfatizavam o uso de registradores, sendo o acesso memria limitado ainstrues tipo load/store. Assim, o processador g gastaria apenas um ciclo por instruo.Porm, o que sucedeu no foi to simples assim, pois havia muita dificuldade em se escreverprogramas complexos utilizando um conjunto muito reduzido de instrues. Ento esteconjunto foi incrementado com novas instrues, como as necessrias para trabalhar commemria virtual, multiprocessamento e assim por diante.

    A tecnologia RISC comeou a ser promovida no mercado com o surgimento dasestaes de trabalho cientficas, pois sua atividade bsica "CPU bound". Os chips CISC(Complex Instrution Set Computing) de aplicao mais geral - tpicas de ambientes comerciais- no ofereciam a velocidade necessria aos trabalhos com extensas manipulao de nmerose visualizao grfica. Em ambiente comercial, por seu lado, necessrio considerar todo oconjunto que compe o sistema, como CPU, memria, velocidade de discos, sistemaoperacional e software de aplicao.

    Uma comparao apenas a nvel de processador e sua tcnica no correta. Muitos dosfatores que aumentam a velocidade de um processador RISC, no so inerentes a estatecnologia (como uso de cache, pipeline de instrues e grande nmero de registradores naCPU), sendo que estes recursos esto disponveis a qualquer projeto de computador, sendousados tambm em mquinas CISC.

    A anlise dos processadores do mercado mostra que nos aspectos de mips ouoperaes aritmticas com nmeros inteiros (SPEC Integer), o desempenho dos chips RISC e

  • 8

    CISC so similares; em ponto flutuante (SPEC Floating Point) os RISC tendem a apresentarresultados melhores, embora o Pentium lhes seja equivalente.

    2.1. Diminui a diferena

    Cada vez mais as tecnologias RISC e CISC esto se aproximando: processadores RISCesto aumentando seu conjunto de instrues e os CISC esto adotando tcnicas originalmenteimplementadas nos RISC. Por exemplo, o nmero de ciclos por instruo bastante similarem ambos. O resultado prtico que o "path length" destes processadores para executar umatarefa praticamente igual.

    As razes para isso so simples. Em aplicaes comerciais, a CPU trabalha cerca de30% do tempo com instrues de movimentao de cadeias de caracteres de um lugar a outrona memria; em programao Cobol interessante dispor de instrues de aritmtica decimale trabalhar com operandos "no alinhados". Desta forma, ser necessrio adicionar-seinstrues tipicamente CISC para trabalhar adequadamente com estas tarefas.

    O Pentium, segundo a Intel, utiliza tecnologia CRISC, acoplamento das duas tcnicas.Na verdade algumas mquinas RISC utilizam poucas de suas tcnicas bsicas, ao mesmotempo que implementam conceitos tpicos dos projetos CISC; entretanto, adotam o jargoRISC por questo de marketing.

    Um ambiente comercial caracterizado por processamento transacional, com muitamanipulao de cadeias e inteiros alm de alto fluxo de entrada/sada. J o cientfico secaracteriza por grande nmero de instrues de ponto flutuante. A concluso lgica que asmquinas dos dois tipos tem diferentes concepes para diferentes utilizaes.

  • 9

    3. Plataformas CISC e RISC: Uma coexistncia pacfica

    Agora que se estreitou a diferena entre o desempenho das arquiteturas RISC e CISC,a seleo de uma plataforma depende de fatores como viabilidade de custos, arquitetura dobus, suporte a perifricos, ambiente operacional, suporte a softwares e custos de manuteno.A partir de agora examinaremos as razes da convergncia destas tecnologias deprocessadores, analisando as tendncias atuais e identificando quais plataformas especficasiro sobreviver em uma poca de aumento de competitividade e reduo da diferenciao deprodutos a nvel do processador.

    As workstations e PCs mais antigos baseavam-se em arquiteturas de processadores

    CISC (complex instruction set computing). Porm, nos ltimos anos o mercado tornou-seestratificado. Workstations avanadas baseadas em processadores RISC (reduced instructionset computing) ganharam grande espao por oferecerem desempenho superior. Neste meiotempo, as plataformas baseadas em CISC (especialmente aquelas baseadas nos

    microprocessadores Intel x86 e na srie 68000 da Motorola) continuaram a dominar as faixasde mdio e baixo desempenho devido aos baixos custos e disponibilidade de uma extensabase de aplicativos.

    Mais recentemente, houve um aumento do desempenho da plataforma CISC, medidaque os projetistas lanaram mo de algumas estratgias RISC, tais como pipelining, on-chipcache (cache no chip) e wide-instruction buses (barramentos de largas instrues) e desde quese tornaram disponveis os sistemas operacionais de 32 bits e compiladores otimizadores paraeste tipo de plataforma. Ao mesmo tempo, os custos das plataformas RISC cairam devido ao

    aumento da competio no mercado, padronizao, disponibilidade de vrias fontes paraalguns chips, as economias de escala viabilizadas pelos grandes mercados e avanos natecnologia de semicondutores.

    Hoje, porm, as consideraes na escolha entre as plataformas RISC e CISC nodiferem muito. Com exceo dos nveis extremos de desempenho para cima e para baixo, aescolha de uma plataforma depende hoje de fatores tais como : ter um custo vivel, arquitetura

  • 10

    de bus, suporte a perifricos, ambiente operacional, suporte a softwares e custos demanuteno. Com tanta sobreposio entre a capacidade (e custos) das plataformas RISC eCISC, a arquitetura do processador deixa de ser uma considerao importante para o usuriofinal.

    Nessa prxima parte examinaremos as razes da convergncia da tecnologia deprocessadores e analisaremos as tendncias mais recentes, a fim de identificar quaisplataformas especficas tm chances de sobreviver em uma poca de crescente competio ereduo da diferenciao de produtos a nvel do processador.

    3.1 Arquitetura CISC versus RISC

    As plataformas baseadas em CISC (como as que utilizam os microprocessadores x86

    da Intel e a srie 68000 da Motorola) ainda dominam o grupo de microcomputadores esuperam as workstations RISC. Isto devido s plataformas CISC custarem menos eoferecerem uma base muito maior de suporte de softwares. O nmero de pacotes de softwarepara os PCs da IBM e seus compatveis supera aqueles para as workstations UNIX maisutilizadas, e tem tambm um custo muito menor, devido s economias de escala e ao aumentoda competio.

    Comparado aos processadores RISC, os chips CISC so caracterizados por possuirconjuntos maiores de instrues (de algumas dzias a algumas centenas de instrues). Seconsiderarmos tambm os conjuntos de instrues dos processadores mais recentes e de maiorpotncia da mesma famlia (por exemplo o Pentium 200 MHz da Intel versus o 88088 daMotorola) verificaremos que os mesmos so superconjuntos se comparados a seusantecessores. Isto significa que softwares aplicativos mais antigos geralmente operaro emequipamentos que utilizem processadores da mesma famlia. Um novo software pode sercriado para que utilize ou o conjunto de instrues do processador mais antigo (8088 no casodos PCs IBM e seus compatveis) ou defaults do mesmo se um conjunto de instrues de maisalto nvel no estiver disponvel.

  • 11

    Porm, existe uma tendncia de criarem softwares que no operam em toda a base dePCs instalada. Isto porque os equipamentos mais antigos no possuem os recursos de sistema(por exemplo, resoluo do monitor e capacidade de memria) necessrios para rodar osatuais softwares grficos ou orientados para redes. Mesmo quando os recursos destesequipamentos so adequados, a exigncia do software para lidar com todas as deferentesconfiguraes de equipamento e com o conjunto de instrues necessariamente diminuiria oseu desempenho. Esta tendncia deve continuar com a emergncia dos sistemas operacionaisrealmente de 32 bits que podem explorar as potentes instrues de 64 bits dos mais novosprocessadores CISC.

    Nos processadores CISC, a lgica para a maioria das instrues, com exceo das maisprimitivas (shift, add, etc...), guardada em microcdigo no processador, enquanto que para oprocessador RISC, fornecida por software. Considere, por exemplo, uma operao demultiplicao. A maioria dos chips CISC possui como parte de seu conjunto de instruesuma instruo de multiplicao (por exemplo, MUL ou IMUL para a srie x86). Porm umchip RISC pode no possuir esta operao de multiplicao, devendo a mesma ser feita poruma seqncia de instrues primrias como "adds" e "shifts".

    Os microprocessadores RISC (como aqueles utilizados nas workstations da Sun

    Microsistems) so baseados em um pequeno conjunto de instrues bastante bsicas. Amaioria das instrues de alto nvel que esto embutidas nos processadores CISC teriam queser escritas como algoritmos de software. Mas os processadores RISC possuem a vantagem

    que com seus conjuntos de instrues menores possibilitam a decodificao e execuo dasinstrues muito mais rapidamente do que seria possvel ao processador CISC. Todas asinstrues RISC tambm geralmente possuem palavras do mesmo tamanho e esto restritas adois operandos, enquanto que o conjunto de instrues do processador CISC normalmenteinclui instrues de 8, 16 e 32 bits e muitas operaes necessitam de mais de dois operandos.

    Ainda mais uma vantagem dos processadores RISC que suas instrues pegam seusoperandos somente dos registradores. Os operandos so transferidos da memria para osregistradores embutidos no processador com instrues separadas. Estas instrues no fazemnada mais que carregar os registradores e guardar seu contedo na memria. Por esta razo,

  • 12

    muitas vezes os processadores RISC so conhecidos como processadores load/store. Estacaracterstica simplifica a lgica de controle do processador e elimina muito do overhead e dacomplexidade associada aos processadores CISC.

    Um microprocessador consiste em uma unidade aritmtica e lgica, registradoresmultiuso e registradores dedicados tais como o contador do programa. Porm, necessitatambm de um tipo de unidade de controle para decodificar as instrues e direcion-las parao caminho a ser percorrido, afim de que o processamento ocorra de acordo com as instrues.Em um processador CISC, a unidade de controle tem que decodificar tantas instrues erealizar tantas operaes que normalmente ela um outro processador. Os processadoresRISC por outro lado possuem conjuntos de operaes muito mais simples e podem geralmenteutilizar um controlador HARDWIRED menos complexo.

    Um ponto controverso no debate entre CISC x RISC envolve o desenho do

    compilador. Os que advogam para o CISC argumentam que a disponibilidade de instrues dealto nvel e a habilidade de especificar mltiplos operandos baseados na memria simplifica odesenho do compilador. Porm, a questo mais importante qual a arquitetura que melhorao desenho do compilador (permite que seja feito um compilador otimizador mais efetivo, que

    por sua vez, ir produzir cdigos de execuo mais rpidos).

    Aparentemente o acesso do software a funes mais primrias embutidas no RISC (porexemplo, instrues de acesso a memria separadas) mais a padronizao das instrues RISC(com um comprimento de palavra padro, menos variveis e menos instrues) facilitaria odesenho de um compilador otimizador. Como verificaremos mais tarde, estas vantagens do

    RISC se tornaro bastante significativas com o crescente paralelismo onde o software deve serotimizado (pela reordenao das operaes se necessrio) para lidar com vrios processadoresexecutando instrues simultaneamente em um mesmo chip.

    Teoricamente nem os processadores CISC nem os RISC possuem uma vantagem de

    desempenho inerente ou superior a nvel do sistema. Essencialmente existe um compromissoentre software e hardware, com o CISC desempenhando mais operaes no hardware e oRISC sendo mais intensivo no software. Portanto, a relativa atrao a uma das abordagens vaidepender do progresso tecnolgico em curso para hardware e software.

  • 13

    Tanto o CISC como o RISC so casos especiais de arquitetura na qual os operandosso guardados em registradores multiuso, permitindo rpido acesso a registradoresespecficos. Os processadores mais antigos utilizavam arquiteturas baseadas em pilha (stack) eacumulador. Por exemplo, o 6502 (utilizado no computador Apple II) possua uma arquiteturabaseada em acumulador, assim como vrios chips de calculadoras de mo. As arquiteturasstack eram largamente utilizadas em aplicaes (tais como aquelas baseadas na linguagem deprogramao Forth) onde os operandos eram acessados em uma seqncia j fixa e o primeirooperando a ser acessado era o ltimo a ser colocado no stack.

    Ambas as arquiteturas RISC e CISC no so novas. Ambas eram utilizadas emmainframes e minicomputadores antes de serem introduzidas nas plataformas baseadas emmicroprocessadores. A arquitetura RISC foi desenvolvida em 1983 pela Hewlett - Packard,

    mas era originalmente uma implementao em mltiplos chips para superminicomputadores.Os chips RISC foram introduzidos nas workstations tcnicas UNIX no final dos anos 80.

    O progresso da tecnologia de semicondutores tornou a arquitetura RISC plausvel e decusto vivel para as workstations. Uma litografia mais densa nos chips (por exemplo, maistransistores por chips) e wafers mais largos ( mais chips por wafers) aumentaram odesempenho e a capacidade, enquanto abaixavam os custos dos chips de memria: e aarquitetura RISC intensiva em memria (como sugerido na discusso acima sobre instruesseparadas para buscas na memria). Acessos lentos memria se tornariam um gargalo nodesempenho de um processador RISC.

    Estes mesmos avanos na tecnologia de semicondutores tornaram possvel a colocaode mais circuitos no prprio chip RISC. Como resultado, a maioria dos chips RISC possui umgerenciador de memria embutido para dar suporte ao modelo de paginao por demanda,empregado na maioria das verses UNIX.

    No somente as RAMs dinmicas como tambm as RAMs estticas tornaram-se maisrpidas, densas e baratas. As SRAMs so por si s mais rpidas do que as DRAMs porqueelas evitam o ciclo de resfriamento das verses dinmicas. Isto permitiu que utilizassemestratgias de cache, nas quais uma pequena quantidade de memria SRAM suporta uma

  • 14

    grande quantidade de DRAMs mais lentas afim de aumentar a velocidade de acesso memria. Inicialmente as SRAMs para os processadores RISC ficavam alojadas em chipsseparados, mas os mais recentes avanos da tecnologia tornaram possvel incluir a SRAM noprprio chip do processador, minimizando atrasos de propagao e permitindo cache dasinstrues, como se isto j fosse inerente arquitetura do processador.

  • 15

    4. Arquiteturas de Pipeline

    Alm das j debatidas, a maioria das vantagens associadas aos processadores RISC, narealidade, advm de outras inovaes em arquitetura que so possibilitadas por ela, e no peloprprio nmero reduzido de instrues. A mais importante destas estratgias o pipelining,apesar da memria cache embutida no chip tambm contribuir substancialmente para odesempenho como um todo.

    Pipelining a extenso de uma idia conhecida como "prefetch", na qual a prximainstruo a ser processada carregada da memria e decodificada ao mesmo tempo em que seexecuta a instruo que est sendo processada.

    Um processador completamente pipelined utiliza a mesma estratgia de uma linha demontagem de automveis (na qual vrios veculos em vrios estgios de montagem sotrabalhados simultaneamente, porm cada um em uma operao especfica diferente, a seremefetuadas em cada carro por vez). Portanto um pipeline de cinco estgios pode trabalhar comcinco instrues ao mesmo tempo. Enquanto a primeira instruo tem seus resultadosguardados nos registradores de destino, a segunda pode estar executando uma operaoaritmtica, por exemplo. Aps o pipeline ter sido preenchido inicialmente, a demora paracompletar as instrues meramente o tempo de uma operao (idealmente um ciclo declock). ao invs do tempo necessrio para que todas as operaes fossem processadas emseqncia.

    A operao de um pipeline RISC hipottico de cinco estgios, est ilustrado nodiagrama de tempo do Quadro 1. As instrues passam pelo pipeline da esquerda para adireita e so executadas em uma seqncia de cinco estgios de um ciclo. O tempo medidode cima para baixo do diagrama em termos de ciclos que iro sendo completados.

  • 16

    Quadro 1Esquema Simplificado da Arquitetura Pipelined de 5 EstgiosInstruo Registro Execuo Acesso deDados Escreve oResultado

    Ciclo 1 Instruo 1Ciclo 2 Instruo 2 Instruo 1Ciclo 3 Instruo 3 Instruo 2 Instruo 1Ciclo 4 Instruo 4 Instruo 3 Instruo 2 Instruo 1Ciclo 5 Instruo 5 Instruo 4 Instruo 3 Instruo 2 Instruo 1Fluxo da Instruo

    No primeiro estgio, o processador pega um instruo da memria e a transfere para oregistrador de instrues conforme indicado pelo contador do programa. No segundo estgio,as instrues decodificadas so movidas dos registradores e colocadas nos "source bus" comodirecionado pela lgica de controle do processador. No terceiro estgio, a unidade aritmtica elgica (UAL executa a operao (por exemplo uma adio) utilizando o operando em seu"source bus". No quarto estgio, dados adicionais so carregados da memria ou doregistrador temporrio. De certa maneira, este um segundo estgio de execuo para aquelasoperaes que no foram completadas em um nico ciclo (devido preciso expandida ouoperandos adicionais). Finalmente no quinto estgio, os resultados so transferidos dos busesde sada da UAL aos registradores de destino.

    No pipeline do Quadro 1, cada instruo leva um total de cinco ciclos para completarsua execuo. Mas medida que as instrues se movem passo a passo atravs do pipeline eso executadas em paralelo, uma nova instruo completada a cada um dos ciclos. Destamaneira, cinco instrues podem ser completadas em semente nove ciclos do relgio, opondo-se aos 25 ciclos que seriam necessrios se elas fossem executadas separadamente em umprocessador que no fosse pipelined. O tempo que os quatro ciclos iniciais requerem parapreencher o pipeline conhecido como latncia do processador. Em geral, pipelines mais lon-gos oferecem menor granulao e, portanto, um processamento mais rpido, porm possuemuma latncia mais alta.

  • 17

    Uma exigncia importante da arquitetura pipelined, que para colher os benefcios damesma, as instrues enviadas ao pipeline, em qualquer momento, devem ser independentes.Se uma das instrues necessita do resultado de outra como seu operando (input), ento estasduas instrues devem ser separadas de maneira a nunca estarem no mesmo pipelinesimultaneamente, seno haver travamento do pipeline. A segunda instruo teria que esperarat que a primeira completasse e gravasse todas as suas operaes nos registradores dedestino.

    Entretanto, os processadores pipelined no podem oferecer uma performance almdaquela de uma arquitetura comparvel no-pipelened, a menos que o compilador (e/ou oprogramador) tenha evitado tais dependncias entre as instrues. Esta outra razo pela qualdesenhar um compilador otimizado para processadores pipelined (e para outras arquiteturascomplexas que exploram o paralelismo), pode ser considerada uma tarefa desafiadora. Por

    estas e outras razes, o desenvolvimento do software tendeu a se atrasar em relao aosrpidos melhoramentos na performance do hardware. Tambm os sistemas operacionais maisantigos e a maioria dos pacotes de aplicaes falharam em explorar por completo o potencialdas novas plataformas baseadas em RISC.

    Os processadores CISC j se utilizam h bastante tempo da estratgia prefetch,porm no se imaginava possvel um pipelining completo nestes processadores porque elesno possuam o pequeno conjunto de instrues simplificadas do RISC. Portanto no haveriaum conjunto fixo de operaes comuns a todas as instrues. claro que todas as mesmasnecessitam de um operando, mesmo com a utilizao da estratgia de prefetch.

    Diferentemente dos processadores RISC, os CISC tambm no utilizavam de umaestratgia load/store uniforme para todas as instrues. Contudo, os ltimos processadoresCISC (por exemplo, o Intel Pentium e o 68050 da Motorola) possuem, de fato, pipelines ecache no chip. Isto foi conseguido com uma arquitetura hbrida, a qual a Intel chamou deCRISC (Complex reduced instruction set computing). Na unidade de processador matemticode ponto flutuante no mesmo chip, algumas instrues so executadas em estilo RISC, semmicrocdigos e em um ciclo do clock.

  • 18

    Parece provvel que os futuros processadores Intel da srie x86 (e seus conorrentescomo a Chips and Technologies, Cyrix e Advance Micro Devices) iro estender esta tcnicaadicionando pipelines mais potentes, expandindo assim a poro RISC de seus conjuntoscomplexos de instrues. Em termos de arquitetura, os processadores sero realmente RISC,com chips CISC embutidos que executaro as excees que no forem prprias para opipeline.

  • 19

    5. Superpipelined versus Superescalar

    Enquanto os processos CISC esto somente comeando a se utilizar do pipeline ecache embutido, os processadores RISC j se utilizam de arquiteturas ainda mais avanadas epotentes. As arquiteturas que competem entre se no so mais a RISC e CISC, mas sim aRISC e a CRISC. Estas ltimas empregam estratgias RISC para aumentar o desempenho. Onovo objetivo ser alcanar um crescente paralelismo e executar mais instrues por ciclos doclock. Duas arquiteturas, conhecidas como "Superpipelined" e "Superescalar", vemcompetindo nos laboratrios de pesquisa. A maioria dos novos chips tem dado nfase abordagem "Superescalar", apesar de tambm surgirem hbridos destas duas novasabordagens (muito parecido com a evoluo do CRISC).

    Os processadores superpipelined alcanam o paralelismo atravs da extenso docomprimento do pipeline, decrescendo assim a sua granulao e aumentando o nmero deinstrues executadas por ciclo. Porm, devido a um nmero maior de instrues seencontrarem simultaneamente dentro do pipeline, problemas com interdependncia entre asinstrues e oscilaes de dados (atrasos cumulativos devido a erros no cache, largura defaixa no bus e outros problemas de acesso a memria), aumentam o risco de travar o pipeline.Outra causa de possvel travamento a mudana do fluxo de instrues causado porinterrupes e outros saltos ou ramificaes na lgica do programa. Todos estes problemaspodem ocorrer, em teoria, com qualquer pipeline, mas a sua probabilidade de ocorrnciaaumenta substancialmente com o superpipelining.

    Um exemplo de um processador RISC superpipelined o R5000 desenhado pelaMIPS Computer (integrante da Silicon Graphics), que se utiliza de um pipeline de oitoestgios. Os processadores RISC mais simples se utilizam de um pipeline de cinco estgios,portanto este pipeline mais longo do R5500 significa uma estratgia de arquiteturasuperpipelined.

    Uma arquitetura superescalar aumenta o paralelismo por operar vrios processadorespipelined separados simultaneamente. Esta estratgia e seus benefcios iro alm da mera

  • 20

    utilizao de processadores adicionais (como a utilizao de chip coprocessador matemticoseparado nos PCs). Em uma verdadeira arquitetura superescalar, as operaes ocorrem aomesmo tempo em todos os processadores aumentando o nmero de instrues executadas porciclo. Atualmente, isto significa que individualmente os processadores pipelined deveriamestar em um mesmo chip (para minimizar atrasos de propagao), que todos os buses eacessos memria deveriam ser "cached"(para favorecer a reduo dos atrasos), e que osbuses deveriam ser largos o suficiente para acomodar simultaneamente vrias instrues.

    Um exemplo de um verdadeiro processador superescalar o chip utilizado para asworkstations IBM RS/6000. Este chip possui trs sees principais: um processador deinteiros (FXU), uma unidade de ponto flutuante (FPU) e uma unidade cache de instrues(ICU). A ICU carrega duas instrues ao mesmo tempo da memria atravs de seu cache deinstrues. Os caminhos do bus para/da ICU tm a largura de duas palavras. Desta maneira aICU pode alimentar simultaneamente os pipelines da FXU e da FPU com as novas instrues.

    A arquitetura superescalar do processador RS/6000 a base do chip PowerPC,atualmente sendo desenvolvido em conjunto pela IBM, Apple e Motorola. O objetivo desta

    aliana desenvolver a estratgia para a prxima gerao de plataformas workstations, comdesempenho superior ao dos existentes IBM PS/2 e Macintosh da Apple.

    As tendncias da tecnologia de semicondutores em grande parte determinam asestratgias de arquitetura que sero mais eficazes nos microprocessadores. Se as velocidadesdos chips semicondutores estivessem crescendo mais que sua densidade de circuitos, nohaveria justificativa em arriscar oscilaes do clock e os problemas resultantes para ocompilador em arquiteturas avanadas de pipeline. Poderamos simplesmente aumentar afreqncia do clock de um processador mais simples. O PA (Precision Architecture) daHewlett-Packard, no se utiliza nem das tcnicas, de superpipelining, nem de superescalar. somente uma bem projetada CPU pipelined com uma freqncia alta de clock.

    Porm, as novas verses do RISC PA incluem um processador de ponto flutuante nomesmo chip a fim de competir com outros chips que oferecem este recurso. Portanto, assim

    como o chip 486 da Intel que tambm possui um processador de ponto flutuante no mesmochip que a unidade de processamento de inteiros, poderamos argumentar que ele

  • 21

    superescalar. O ponto que com a experincia desta empresa como pioneira no projeto dechips RISC e como fabricante de chips de alta velocidade utilizados em instrumentos de

    medies, a HP no necessitou imediatamente dos benefcios de aumento de desempenhoutilizados nas arquiteturas mais recentes.

    Matematicamente os processadores superpipelined e superescalar so duplicaes umdo outro, portanto nenhum oferece uma vantagem de desempenho mensurvel sobre o outro.Ambos alcanam o paralelismo (permitir que duas instrues sejam processadassimultaneamente) utilizando-se de circuitos altamente densos, possveis graas aos chipssemicondutores de litografia submecron. Uma razo primria para a aceitao mais rpida dasarquiteturas superescalar em relao a superpipelined a sua modularidade.

    Com a arquitetura superescalar, os vrios componentes (por exemplo, o processadorde inteiros e o de ponto flutuante) podem ser projetados como clulas-padro e podem serutilizados em vrias combinaes para chips especficos. Assim sendo, a Intel oferece versesdo 486 com o coprocessador matemtico desativado. Tambm poderiam oferecer uma versoque inclui somente o processador de inteiros, com o processador matemtico em um chipseparado. Da mesma maneira, o RISC PA da HP encontra-se disponvel em verses de um oudois chips. Claramente a modularidade das arquiteturas superescalar permite uma maior

    customizao dos microprocessadores a fim de se adaptarem s diversas estratgias demarketing.

    Para os futuros chips de computao de alta performance e multiuso pode-se tambmequilibrar o uso das estratgias RISC e CISC. Por exemplo, o chip de mais alto-desempenhoanunciado at agora so os utilizados nos equipamentos da srie Alpha da Digital EquipmentCorporation, os quais esto disponveis em freqncia de clock de at 300 MHz (Alpha XL300). Os chips Alpha combinam tanto as tcnicas de pipelining como de superescalar, aindaassim eles no utilizam ambos os tipos de arquitetura aos limites extremos, onde os problemasde oscilao e do compilador poderiam se tornar excessivos. Esta srie de processadoresprocura cobrir um grande espectro de plataformas de computadores, desde workstations atsupercomputadores.

  • 22

    Um diagrama de bloco do chip Alpha mostrado no Quadro 2 a seguir. Possui umpipeline de nmeros inteiros de sete estgios e um pipeline de ponto flutuante de dez estgios,cada um com tempo de ciclo de 5ns (para a verso de 200 MHz). Os acessos memria seramificam na interface do bus e so aceleradas por um cache de instruo e um de dados de,ambos de 8 KB. Instrues duplas (duas instrues por clock) so ento alimentadas viaunidade de controle central para as unidades de execuo de inteiros e de ponto flutuante. Osoperandos so guardados nos arquivos de registradores de ponto flutuante e inteiros. Asoperaes de load/store so feitas pela unidade de endereamento.

    Quadro 2Arquitetura Alpha-RiscInstruction Cache

    Integer Floating - PointExecution Unit

    Unit CentralControl

    Bus Integer Unit Floating - PointInterface Execution Register FileUnit

    Address Unit

    Write Buffer

    Data Cache

    A verso inicial dos processadores da srie Alpha so chamados de chips 21064.Foram implementados com a tecnologia CMOS submicron (Complementary Metal-Oxide

    System) e encontram-se em verses com freqncia de clock de 150 a 200 MHz. possuemuma arquitetura de 64 bits para os inteiros e de ponto flutuante. Foi projetado para trabalhar

    como uma mquina load/store de 64 bits e com instrues de 32 bits de comprimento fixo. Os

  • 23

    tipos de dados manuseados incluem os inteiros de 8, 16, 32 e 64 bits e os formatos de ponto

    flutuante de 32 e 64 bits (Digital ou IEEE). Uma caracterstica chamada PAL (PrivilegedArchitecture Library) suporta estruturas complexas do sistema operacional tais como mudanade contexto e gerenciamento da memria. Isto torna a arquitetura mais flexvel e poderiaeventualmente permitir o uso de vrios sistemas operacionais. (Open VMS, OS/2, UNIX,etc).

  • 24

    6. Software: Uma barreira

    Os novos chips RISC, como os da srie Alpha da Digital, sempre enfrentam oproblema de no conseguir ganhar uma grande fatia do mercado at que possuam um grandenmero de software disponveis. No mnimo eles precisam de um sistema operacional popularcomo o UNIX, e devem ter o suporte de um assembler e de compiladores para a maioria daslinguagens de programao (tal como C ou C++), para que as aplicaes possam ser portadas arquitetura. Mesmo assim o software ainda pode ser um gargalo ao desempenho por no darum suporte completo a todas as operaes de 64 bits e outros recursos do novo chip.

    No mercado de microcomputadores, portanto, estas dificuldades parecem estimular

    mais as extenses evolutivas das famlias de processadores mais populares (tal como a srieSPARC da Sun Microsystems), do que novos chips revolucionrios. Enquanto o desempenhodos novos chips RISC tem um gargalo devido falta de um suporte de softwares de 64 bitspara as aplicaes de workstations, os chips CISC da srie x86 da Intel ainda encontram-sebastante ligados computao de 16 bits. irnico que os chips CISC tenham alcanadooriginalmente a dominncia do mercado devido sua imensa base de suporte de softwares.At bem recentemente, no havia suporte a sistemas operacionais de 32 bits para os cada vezmais potentes processadores CISC 38 e 486 de 32 bits que haviam surgido. Enquanto que a

    Intel e seus concorrentes (AMD, Chips & Technologies, Cyrix, etc) na fabricao deprocessadores x86 diminuiram bastante a diferena de desempenho do hardware, secomparado ao RISC, a distncia ainda parecia grande no nvel de sistemas prticos.

    Mais recentemente a IBM anunciou o OS/2 Warp Verso 4.0. Diferente das versesanteriores de OS/2, as quais foram desenvolvidas em cooperao com a Microsoft, este novoesforo da IBM tem recursos impressionantes. Ele engloba todas as tendncias atuais deprojetos de sistemas operacionais, ou seja:

    um sistema de 32 bits reais;

    possui uma GUI (banco de dados) orientada ao objeto; preemptive e multithraded;

  • 25

    suporta um bus de 32 bits;

    d suporte a uma arquitetura de memria flat (diferente do DOS);

    traz uma tecnologia de reconhecimento de voz (o que mais chama ateno noproduto).

    Ainda assim roda de maneira eficiente as aplicaes existentes de DOS e Windows 3.x(com exceo do Windows95). A IBM est incentivando o esforo da Borland de escrever umcompilador otimizador C++ para OS/2, o qual permitir que outras aplicaes de 32 bitssejam utilizadas no novo sistema operacional.

    Enquanto isto, uma competio potencial vem surgindo de vrios pontos. Talvez amaior ameaa seja o Windows NT (New Technology) da Microsoft. O NT apresentar muitascapacidades do OS/2. o sistema operacional de preferncia do antigo consrcio ACE (doqual a Microsoft era membro) e voltado para as workstations RISC Mips R5000 assim comopara as plataformas CISC x86.

    Outra ameaa provm do sistema operacional Solaris proposto pela Sun Microsystems,um sistema UNIX que rodar nas plataformas SPARC e x86. A extensa base instalada deworkstations SPARC da Sun (perdendo em participao de mercado somente para asplataformas x86), comparada com a escassez de equipamentos R4000, d a este sistemaoperacional credibilidade versus o NT da Microsoft. Enquanto isto, a Sun estabeleceu uma

    participao inicial no mercado de sistemas operacionais para arquiteturas x86, atravs daaquisio da linha de produtos UNIX/80x86 da Interactive Systems Corp. Com uma estratgiasimilar, a Microsoft adquiriu o sistema operacional SCO/UNIX (desenvolvido pela The Santa

    Cruz Operation) para as plataformas x86.

  • 26

    7. Tendncias Recentes das Plataformas RISC e CISC

    Como j mencionamos anteriormente, improvvel que a tecnologia de processadores,sozinha, tenha uma influncia decisiva na seleo de plataformas de computao paramicrocomputadores. O desempenho dos processadores excedem as capacidades dos sistemas

    operacionais e outros softwares de suporte. Tambm, em vrios casos, o baixo desempenho daCPU eclipsa o desempenho dos perifricos e a largura de faixa dos buses de interface deperifricos. Alm disso, a existncia de mercados de larga escala, aumento da competio eavanos na tecnologia de semicondutores baixou os custos dos processadores de maneira queeles no so mais o item mais significativo dentro do custo total do sistema.

    Pelas razes citadas acima, a anlise de arquiteturas de processadores ser til paraidentificar quais os fabricantes que no iro sobreviver (porque falharam em se manteratualizados com o progresso da tecnologia) ou na seleo de fabricantes e plataformas viveispara aplicaes de alto desempenho, ou aplicaes verticais crescentes (onde o bsico dodesempenho dos processadores necessrio e onde os softwares e perifricos serocustomizados para a aplicao).

  • 27

    8. A Arquitetura do CISC Intel x86

    Os PCs IBM e seus compatveis que utilizam a famlia de microprocessadores CISC daIntel dominam atualmente os microcomputadores, porque eles possuem uma enorme base de

    softwares aplicativos relativamente baratos. Os processadores operam na freqncia do clockde at 200 MHz. A utilizao de pipelining, cache e coprocessadores de ponto flutuante jembutidos no chip torna o desempenho dos microprocessadores i486 competitivos em relaoa maioria dos chips RISC utilizados em workstations, e aproximadamente 45% mais rpidoque os chips 386 operando nas mesmas freqncias do clock.

    Porm, o sistema DOS de 16 bits torna-se um gargalo no desempenho dos PCs. Autilizao do UNIX ou de softwares avanados de redes, de 32 bits, como o Netware 386 daNovell aumenta o seu desempenho mas sacrifica a compatibilidade com o software

    originalmente escrito para as mquinas de 16 bits. Sistemas operacionais emergentes,notadamente o OS/2 4.0 da IBM, preserva a compatibilidade com o software de DOS

    enquanto oferece multitarefas de 32 bits, endereamento de memria expandida, e GUIorientadas para o objeto.

    A Intel encara uma crescente competio, no somente de fabricantes de chips RISC(tais como o MIPS R4000 e o Power pc da IBM/Apple), mas tambm de outros fabricantes dechips CISC compatveis com o x86 (tais como a AMD, C&T e Cyrix). Como resultado, ocusto dos processadores despencou e a Intel acelerou o desenvolvimento de processadores

    avanados aproveitando a tecnologia RISC. Seu processador Pentium se utiliza de umaarquitetura superescalar pipeline com processadores RISC duplos e um pr-processadoresRISC duplos e um pr-processador CISC 386. Portanto, ele efetivamente une as tecnologiasCISC e RISC.

    No final de 1994, incio de 1995 a Intel liberou o Pentium que constitui a famlia queoriginalmente seria chamada i586. A Intel optou por no utilizar a denominao 586 porquea legislao de patentes dos EUA no reconhece a patente de um nmero.

  • 28

    9. Os Processadores RISC e CISC da Motorola

    Uma das nicas famlias de microprocessadores CISC (alm da famlia x86 da Intel)que atingiram uma larga utilizao em microcomputadores durante a ltima dcada foi a srie68000 da Motorola. As workstations tcnicas mais antigas, como as da Sun Microsustems eApollo (agora parte da Hewlett-Packard) utilizavam-se destes processadores CISC. E apesar

    de hoje a maioria das workstations estarem mudando para os chips RISC, os computadores

    Macintosh da Apple ainda se utilizam do Motorola 68030 e dos chips mais antigos da srie68000.

    Como a Intel fez com o i486, a Motorola empregou uma arquitetura parcialmente

    pipelined para o 68040 em uma tentativa de estender o desempenho dos chips CISC e adiar ainevitvel troca dos fabricantes de computadores para chips RISC. Ainda como a Intel, aMotorola preservou a compatibilidade dos conjuntos de instrues para os novos chips CISC,apesar de ir construindo gradualmente uma base de aplicaes para os novos chips CISC, ape-sar de ir construindo gradualmente uma base de aplicaes UNIX que poderia ser facilmentetransferida aos novos chips da famlia.

    Prevendo os acontecimentos, a Motorola tambm perseguiu um desenvolvimentoparalelo de chips RISC enquanto estendia a srie 68000. Porm a famlia de processadoresRISC 88000, introduzidos em 1988, foram lanados muito tarde. Apesar de seu desempenhoser competitivo, provou-se incapaz de recapturar seu mercado em workstations. A maioria dos

    fabricantes de workstations j desenvolveram os seus prprios processadores RISC. Porexemplo, a Sun tem a sua famlia SPARC e a Hewlett-Packard estava utilizando os chipsPRISMA. Mais recentemente, a HP anunciou o projeto de alto desempenho do RISC PA.

    Mesmo assim, a Motorola continuou o desenvolvimento da srie 88000 e recentementeanunciou suas ltimas verses, designadas 88110. O cdigo binrio compatvel da srie 68000foi transferido ao novo chip, estabelecendo um padro de compatibilidade de arquiteturacruzada. Tambm um grupo independente de comercializao, o 880pen, foi formado afim depromover a utilizao da srie 88000 nas aplicaes UNIX.

  • 29

    A base da estratgia da Motorola para a srie 88000 era ter o 88110 aceito pela Applecomo o processador para a prxima gerao de computadores Macintosh. Porm, estaestratgia foi por gua abaixo quando a Apple decidiu formar uma aliana estratgica com aIBM afim de desenvolver o processador RISC PowerPC. A Motorola juntou-se a esta alianae passou a fabricar os chips PowerPC. Apesar do projeto da srie 88000 ser bom, ele foiintroduzido no mercado com atraso e por isso no foi bem aceito.

  • 30

    10. Os Chips SPARC da SUN Microsystems

    Atualmente, a famlia de microprocessadores RISC mais utilizada a SPARC(Scalable Processor Architecture) desenvolvida pela Sun e fabricada sob licena por pelomenos cinco companhias diferentes de semicondutores. No somente a Sun o principalfabricante das workstations UNIX, mas tambm a empresa optou por licenciar esta tecnologiaa outros fabricantes de computadores e, portanto, aumentar a base instalada de equipamentos

    SPARC. Um consrcio independente, conhecido como SPARC International, que agorapossui cerca de 150 membros, promove o desenvolvimento e a utilizao desta arquitetura.Assim sendo, como os PCs IBM originais, as workstations da Sun tm sido muito copiadas.Esta competio, junto com a competio entre os fornecedores concorrentes de chips, temgarantido que os preos se mantenham competitivos. Como resultado, existe hoje umasobreposio substancial em preo e desempenho entre as workstations RISC baseadas noSPARC e os micro-computadores CISC baseados no x86.

    Como sugere o nome, a arquitetura SPARC escalvel. Portanto a competio entre osfornecedores de chips tem como resultado ganhos contnuos em desempenho para osprocessadores SPARC, possveis graas a avanos na tecnologia de semicondutores como afabricao submicron. A opo da Sun, entre os chips emergentes para a arquitetura lgicaSPARC, parece ser um desenho de chip nico altamente integrado (mas no superescalar)desenvolvido em conjunto com a Fujitsu (que fabrica os chips) e apelidado de Tsunami-plus.

    O novo inclui unidades de execuo de ponto flutuante e inteiro, gerenciamento de memria ecache.

    Outros chips SPARC emergentes incluem um desenho superescalar de 50 MHz

    (apelidado originalmente de Viking e hoje conhecido como Super SPARC) da Texas

    Instruments, e um desenho superescalar multichip (apelidado de Pinnacle) da Cyjpress

    Semiconductor, com desempenho esperado para um pouco abaixo de 100 SPECmarks. Ainda

    no est claro qual dos trs novos processadores SPARC ser o vencedor em termos deaceitao do mercado. Acreditava-se originalmente que a verso da TI seria a mais aceita,porm, tm sido detectados supostos problemas para atingir altas propores na razo

  • 31

    instrues/clock na freqncia do relgio desejada. Portanto as workstations baseadas nodesenho no-superescalar da Fujitsu podem aparecer primeiro, ao menos porque estaarquitetura de implementao simplifica o desenho do sistema.

  • 32

    11. Os RISC PA e PRISMA da Hewlett-Packard

    Aps a Hewlett - Packard ter adquirido a Apollo Computer em 1989, ela tornou-se osegundo maior fabricante (depois da Sun) de workstations RISC. Apesar disto, a HP se viu svoltas com uma estranha composio de processadores, incluindo a srie CISC 68000 e duasarquiteturas RISC diferentes. As workstations da srie 9000 utilizaram-se da tecnologia RISCPA (precision Archtecture) da casa, enquanto que as mais novas workstations Apollo

    utilizaram-se do PRISMA (Parallel Reduced Instruction Set Multiprocessor).

    Utilizado nas workstations da srie 1000 da HP, a arquitetura PRISMA inclui unidadesindependentes de inteiro e ponto flutuante. O uso de largos caches duplos para os dados(64KB) e instrues (128KB), mais pipelining e buses internos de 64 bits, permitem aexecuo paralela das operaes do inteiro e do Ponto flutuante de dupla-preciso IEEE 754.Os chips PRISMA so em sua maioria baseados em CMOS VLSI de 1.5 micron, apesar daALU de ponto flutuante do processador utilizar ECL.

    A HP enfatizou sua arquitetura RISC PA, a qual surgiu do PA original introduzido em

    1983. Os processadores RISC PA eram fabricados pela HP em duas verses. Uma verso dechip duplo opera com um clock de 66 MHz (hoje aproximadamente 400MHz - Intel PentiumPro) e alcana 77 SPECmarks. Uma verso de chip nico, mais recente, opera a 100 MHz(hoje 150Mhz a 180MHz) e alcana 120 SPECmarks. Os desenhos da HP so de altodesempenho operando em altas freqncias de clock, apesar de evitar a necessidade dearquiteturas superescalares pesadas ou superpipelined exticas com tendncia a apresentaremproblemas.

    Originalmente, a HP manteve um rgido controle de sua arquitetura proprietria RISCPA. Mas a empresa aparentemente decidiu contra-atacar a SPARC, MIPS e outras alianas daindstria atravs do licenciamento da tecnologia para outras empresas, formando um novoconsrcio chamado PRO (Precision Architecture RISC Organization). Os membros desteconsrcio incluem a Convex Computer, Sequoia Systems, Sansung e Oki.

  • 33

    A Samsung e a Oki esto desenvolvendo chips CMOS para uso em faixas de baixa amdia performance, para seu prprio uso. A Hitachi esta trabalhando em dois chips RISC PA,um para comercializao no mercado e outro para sua nova estao de trabalho.

  • 34

    12. O Consrcio ACE e o RISC da MIPS

    A MIPS Computer Systems (adquirida em 1992 pela Silicon Graphics Inc.)

    desenvolveu processadores RISC, os quais so fabricados em seis empresas desemicondutores diferentes (a empresa no fabrica seus prprios chips). A empresa licenciaseus desenhos aos fabricantes de sistemas. Em 1989, a MIPS formou uma aliana tcnica coma Digital Equipment Corp. Todas as atuais DECstations da Digital e os DECsystems estobaseados em elementos RISC da MIPS.

    No incio de 1991, a unio dos fabricantes de sistemas, liderados pela CompaqComputer, anunciou a formao do consrcio ACE (Advanced Computing Environment).Este grupo planejava desenvolver sistemas padronizados (com um processador comum e uma

    interface grfica) baseados no processador RISC MIPS R4000 e no sistema operacionalWindows NT de 32 bits da Microsoft. O objetivo era ir de encontro crescente dominao domercado pelas arquiteturas x86 da Intel e SPARC da Sun. Em adio Compaq, DigitalEquipment, SGI, e Microsoft, o consrcio inclua a Tandem Computer e Siemens Nixdorf.

    Apareceram sinais de que este consrcio estaria se desintegrado. A disponibilidade doschips x86 avanados, tem melhorado a razo entre custo e desempenho de sua arquitetura. Istotorna menos urgente para empresas como a Compaq a procura de uma alternativa extensoarquitetura CISC baseada em RISC. Sem muita surpresa, a Compaq deixou o consrcio. Odesenvolvimento por parte da Digital dos Chips RISC Alpha de alto-desempenho podem

    sinalizar um direcionamento dos desenhos MIPS para futuras workstations e certamente para

    seus computadores mais potentes. Tambm outros usurios dos chips MIPS utilizam-se dechips RISC. Por exemplo a Prime Computer que uma licenciada para chips RISC PA da HP.

    Abalos na direo do consrcio ACE incluem a introduo pela IBM com sucesso, deseu OS/2 2.0 (enquanto que o do NT da Microsoft, na poca, foi adiado), uma desaceleraodo processo de desenvolvimento na MIPS, e a aliana IBM/Apple para desenvolverprocessadores avanados e sistemas operacionais para equipamentos da classe dasworkstations.

  • 35

    13. Uma Pequena Histria dos Processadores

    O primeiro processador do mundo nasceu juntamente com o primeiro computador, o

    Eniac (Eletronic Numerial Integrator and Calculator), construdo por John Von Neumann em1946. O processador a unidade principal do computador, o crebro - ele controla o fluxo dosprogramas, executa operaes lgicas e aritmticas, acessa a memria, faz solicitaes aosperifricos, confunde-se com a CPU. O processador do Eniac era discreto, ou seja, suasunidades funcionais eram fisicamente separadas e comunicavam-se atravs de fios,cuidadosamente soldados por mos humanas. Em 1971, em uma firma chamada IntelCorporation, um homem de nome Ted Hoff construiu um processador que tinha todas as

    unidades reunidas em um chip: era o 4004, o primeiro microprocessador.

    O 4004 foi possvel porque, anos antes, em 1959, Bob Noyce (mais tarde fundador e oprimeiro presidente da Intel) teve a idia de reunir vrios componentes eletrnicos em umapastilha de silcio. Noyce deu-lhe o nome de circuito integrado, ou C.I., mas o nome queficou popular foi mesmo chip. A diferena bsica entre o processador tradicional (discreto) e omicroprocessador o fato de este ltimo poder ser produzido na linha de montagem, em largaescala, diminuindo drasticamente o custo. Por causa do preo e do pouco calor dissipado, osmicroprocessadores se espalharam pelo mundo, conquistaram o mercado, fizeram fortunas

    incalculveis e quase levaram empresas como a IBM e a DEC bancarrota.

    Desde o Eniac at 1974, os processadores - discretos ou integrados - utilizavamconjuntos de instrues (instructions set) bastantes complexos. Este tipo de arquitetura, porsua difcil execuo, exige que o processador analise as instrues e ececute pequenas sub-rotinas (ou microcdigos) fosse contraproducente, Jonh Cocke, da IBM, teve a idia deconstruir um processador mais simples, que no necessitasse de microcdigo, deixando otrabalho pesado para os programas. Estava criada a filosofia do computador com conjunto

    reduzido de instrues (Reduced Intruction Set Computer - RISC), um processador menor,mais barato, mais frio. Como era preciso identificar os outros computadores, no-RISC, foicunhado o termo CISC (Complex Instruction Set Computer). Apesar de inventada em 1974, a

  • 36

    filosofia RISC s chegou ao mercado em 1985, pelas mos da Sun Microsystems, com seuSparc.

    Quando os RISC chegaram, passou a haver trs vos no mercado deinformtica: os mainframes, computadores corporativos, enormes, absurdamente caros;microcomputadores, individuais, baratos e lentos; e as novas mquinas, as workstations, paraaplicaes cientficas, no muito caras mas muito, muito rpidas. O mercado mudou de l prac. O mercado mudou muito de l para c. Os micros ficaram muitssimo rpidos, os RISCficaram absurdamente rpidos e os mainframes esto acabados. Mesmo os conceitos decomputador pessoal e de workstation deixaram de existir. O aumento de performance dos

    micros e a exausto vo de workstations foraram os RISC a diminurem seus preos edesenvolver interfacess grficas para disputar o mercado com os micros.

    A Intel, ao vender microprocessadores como o 4004, pretendia que os fabricantes de

    computadores (que controlavam todas as etapas da produo) terceirizassem a produo decomponentes, algo indito e, aparentemente, impossvel. Parece que o feitio virou-se contra ofeiticeiro, pois hoje h uma mirade de fabricantes de processadores (especialmente RISC)loucos para tomar-lhe o mercado. O nmero de diferentes processadores venda tamanhoque difcil entender o que se passa no mercado. O quer so estes chips, afinal? Quem vaivencer a batalha dos processadores? O que comprar?

    Na verdade, a grande briga entre os fabricantes de processadores tem um nicoobjetivo: roubar o mercado da Intel, responsvel por mais de 70% dos processadores vendidosno mundo, tarefa nada fcil. Recentemente, a Intel lanou duas novas verses do seu topo delinha, o Pentium. Com o novo Pentium (verses de 200MHz e Pro, que utiliza wafer de 0.35ue tem tenso de 2.7 V) a Intel diz que garante ter resolvido um problema de superaquecimentoe, de quebra, colocou no mercado chips com performance digna de um RISC. Uma

    observao curiosa a ser feita que cada vez que os microprocessadores sofriam mudanasem sua tecnologia (velocidade), suas tenses, ou seja, sua alimentao passava a diminuir,fazendo com que os microprocessadores esquentem mais, exigindo tcnicas melhores deresfriamento. Em compensao, o consumo de energia diminua tambm.

  • 37

    13.1. Vantagens e Desvantagens

    A vantagem dos processadores da Intel evidente: eles rodam cdigo nativo DOS eWindows. Mas tambm h desvantagens, antes de mais nada: o preo! Esto entre um dosmais caros do mercado. Outro problema era a arquitetura, que j est exausta. Manter acompatibilidade com a famlia x86 (definida em 1981) obrigou o fabricante a renunciar umasrie de recursos e tcnicas mais modernas, sacrificando a performance. Manter acompatibilidade sempre um problema para os produtores qualquer que seja. O Pentiumapresenta ainda um outro problema: ele muito diferente do 486 (principalmente do DX4para baixo) e, para que se passa usufruir de todas as vantagens, exige recompilao dosprogramas. Acrescenta-se ainda sobre a grande diferena entre o Pentium e o 486, asprincipais alteraes foram nos barramentos (desaparecimento do VESA no Pentium com achegada do PCI), criao da IDE On-Board (recurso que facilitou a ligao de discos rgidos eflexveis na placa-me) e a criao do sistema Plug-and-Play (sistema que facilitou bastante naconfigurao de perifricos instalados).

    Para tomar o mercado da Intel, preciso rodar o software que ela roda: programasDOS e Windows. Existem duas maneiras de ser fazer isso:

    A primeira oferecer um chip capaz de se comportar como se fosse um Intel, to rpidoquanto possvel. O problema que, alm de no ser uma misso simples, exige que ofabricante se prenda s peculiaridades da famlia x86. H dois fornecedores importantesnesta rea. Um a AMD (Advanced Micro Devices), que vem crescendo bastante. O outro,menor que a AMD, a Cyrix, que impressoina por seu flego. A Cyrix pretende lanaruma famlia de microprocessadores baseados em arquitetura M1, que traz alguns avanosde projeto, como Data Forwarding e Register Renaming para a arquitetura x86 e pretende

    oferecer um desempenho similar ao de um Pentium sem exigir recompilao. A segunda maneira de ser rodar o cdigo x86 atravs da emulao, o que consiste

    basicamente de uma programa que leia o cdigo binrio de um processador Intel e,interprete as instrues encontradas. Esta a outra soluo encontrada at agora por todosas outras empresas como a Sun, DEC, Mips, HP e a unio Motorola/IBM/Apple (todos detecnologia RISC). A interpretao de instrues nativas de outro computador s possvel

  • 38

    porque os processadores RISC so realmente muito rpidos. No h RISC to rpido quepossa rodar num 486 quando se trata de rodar programas como DOS/Windows.

    A Sun Microsystem foi a primeira em tecnologia RISC e at hoje a maiorfornecedora de workstations, mas no desfruta mais da vantagem tecnolgica que costumavater. Sua arquitetura Sparc antiga, mas a Sun tem vantagens comerciais, um excelentefornecedor possuindo um marketing bastante ofensivo (responsvel pela informatizao naCopa do Mundo de 1994), e alm do mais, seus clientes so famosos e no querem mudar defornecedor. De qualquer forma, a Sun precisa inovar o seu processador. A tecnologia RISC,

    por sua simplicidade, faz com que os avanos sejam inevitveis do que no caso dos x86.

    A DEC, segunda maior empresa de computadores do mundo (perdendo para a IBM)

    oferece o DECchip 21171, que equipa sua linha de computadores Alpha; o topo de linha

    Alpha XL 300 roda a 300 MHz e simplesmente o chip mais rpido do mundo (excluindo osmultiprocessadores). Os DECchips so processadores de 64 bits reais. Eles suportam osseguintes sistemas operacionais: Open VMS (uma verso do VMS), UNIX (DEC) e oWindows NT (Microsoft). Mais rpido que o Pentium/200 (mais de trs vezes em operaescom nmeros reais), o Alpha XL 300 poder se tornar a mquina mais rpida designada para ainterface Windows se for julgada pela sua velocidade.

    A Mips fabrica os processadores que equipam as mquinas da Silicon Graphics,estaes grficas muito populares. O topo de linha da Mips o R5500, tambm de 64 bits, quetem o clock de 250 MHz e cuja performance se aproxima daquela do chip da DEC. O chip da

    Mips um dos melhores que h at agora. Talvez s no seria o melhor por no ter omarketing da Sun ou o poder econmico da DEC (hoje a Mips tem processadores fabricadospela NEC). Outro processador no muito comentado o Hewllet-Packard PA 7200, um bomchip, mas restrito no ponto de vista comercial. Com pouca penetrao no mercado mundial, aHP lanou o HP Vectra XU 6/200C; dois processadores de Pentiums Pro, projetadoespecialmente para aplicativos de 32 bits, para que cresa no mercado.

    A Motorola sempre foi a maior concorrente da Intel no campo de processadores CISC.

    Seus chips equipavam os micros da Apple. No tempo da Apple II Plus, a Motorola 6502

    lutava contra o Z80, um clone do Intel 8088. Mais tarde, na era dos 16 e dos 32 bits, a famlia

  • 39

    680x0 sempre foi superior famlia x86, pelo menos at a chegada do 486. A Motorola, aApple e a IBM se uniram para desenvolveram um novo microprocessador para combater a

    Intel, o Power PC. um chip que tem nome de computador que significa: PerformanceOptimization With Enhanced RISC.

  • 40

    14. Concluso

    Quando um novo microprocessador criado, aumenta-se o seu conjunto de instrues,para que ele possa dispor de instrues mais poderosas. E at o presente momento assim queum microprocessador evolui. E quando um outro microprocessador mais novo criado, umanova instruo substitui um grupo inteiro de instrues que antes eram necessrias para queum processador executasse uma determinada tarefa. Para o programador, escrever programas

    fica mais fcil: no h necessidade de escrever um pequeno programa (sub-rotina) paraexecutar o que uma nova instruo faz sozinha.

    Na verdade, o pequeno programa continua sendo necessrio. Porm, ele estar escritodentro do microprocessador cuja rea encarregada de armazenar tais pequenos programaschama-se microcdigos. Desta forma, quando um novo microprocessador lanado, elepossui um microcdigo maior, de modo a executar um nmero maior de instrues. Com ummicrocdigo maior, o microprocessador ser fisicamente maior.

    Por outro lado, quanto mais instrues o microprocessador contm, maior ser o seuconjunto de instrues. Quando uma instruo dada ao processador, uma parte existente dedentro dele (decodificador de instrues) trata de verificar se esta instruo vlida e, em casopositivo, trata de executar o subprograma referente a tal instruo dentro do microcdigo.Quanto maior o conjunto de instrues, mais lento ficar o microprocessador; ou seja, aprocura pela existncia e validade de uma determinada instruo e a sua efetiva execuodentro do microcdigo demorar mais tempo para finalizar (h mais dados a seremperquisados). E para compensar essa demora, passava-se a utilizar diversos novos recursos

    para o aumento da performance como por exemplo o mtodo de pipelined (comentado nodesenvolvimento do trabalho), fazendo com que acreditamos realmente que o

    microprocessador mais avanado por ser mais rpido. A esta arquitetura denominamos deCISC (Complex Instruction Set Computer - Conjunto Reduzido de Instrues deComputador).

  • 41

    Apesar de existir um grande conjunto de instrues, apenas 20% delas so realmenteusadas por programas e sistemas operacionais. O restante das instrues raramente usado.Com isto, surgiu uma nova idia: a construo de microprocessador com um conjunto deinstrues reduzido. E mais do que isto: a completa eliminao do decodificador deinstrues e, principalmente do microcdigo. A soluo encontrada foi a completapadronizao.

    Assim sendo, microprocessadores construdos a partir dessa idia (poucas instrues,padronizadas e sem microcdigos) so classificados de RISC (Reduced Instruction SetComputer - Conjunto de Instrues Reduzidos de Computador). Todas as instrues RISCtm o mesmo tamanho e demoram o mesmo tempo dentro do microprocessador. Quando umainstruo dada a um microprocessador RISC (sem decodificador de instrues nemmicrocdigos), cada bit da instruo responsvel por ativar e/ou desativar diretamente algumcircuito lgico existente dentro do microprocessador. Logo, a tendncia atual a construode microprocessadores RISC. Entretanto, os microprocessadores RISC so incompatveis comos CISC, necessitando de programas e sistemas operacionais especiais (emulao).

    Por outro lado, nota-se claramente, a partir do Pentium, que a prpria Intel vemcriando seus microprocessadores com uma ou outra caracterstica RISC (uma arquiteturainterna mais enxuta). O prprio Pentium Pro (P6) utiliza uma arquitetura hbrida muitointeressante. Entretanto, enquanto a Intel reluta em utilizar mais recursos RISC em sua linha

    de microprocessadores CISC, alguns outros fabricantes no se limitaram tanto. Pelo contrrio.Algumas empresas (como a Cyrix e AMD/NexGen) criaram famlias de microprocessadoresPentium-compatveis, porm com uma arquitetura interna muito melhor do que o Pentium daIntel.

    Para se ter uma idia de performance, quando tais microprocessadores Pentium-compatveis foram criados, dizia-se que os mesmos eram concorrentes do Pentium Pro (P6),com um preo acessvel e com performance superior.

    Enfim, ningum precisa se assustar com o enorme poder dos RISC. Eles no votornar ilegveis as imensas bases de dados acumulados at agora pelos usurios individuais oupelas empresas. O caminho a ser seguido pelos estrategistas do RISC fazer algo semelhante

  • 42

    ao acontecido quando se introduziu a televiso em cores. Proprietrios de aparelhos preto-e-branco continuaram recebendo seus programas normalmente enquanto a base de aparelhos

    novos pde desfrutar, com o mesmo sinal, as imagens coloridas e com som.

  • 43

    15. Bibliografia

    COMPUTER WORLD. CISC e RISC: vale a pena discutir? So Paulo. Jun.1993, p20.

    BYTE BRASIL. So Paulo. Editora Rever, v.5, n 09, set.1996. p19; p49. Edio mensal

    TORRES, Gabriel. Curso completo Hardware. Editora Axcel Books do Brasil, Rio de Janeiro.

    1996. 690pp.