富士時報　Vol.83 No.6 2010

特

集

411（ 55 ）

1　まえがき

近年，地球の温暖化を防止するために電子機器の省エネ

ルギー化が重要となっている。電子機器内の電源システム

を制御する電源 IC には，負荷状態に応じた最適な制御方式や，誤動作および異常動作を防止する保護機能が求めら

れている。

このような複雑な機能に対応するため，電源 IC 単体だ

けでなく電源システムの制御方式や回路動作の詳細な検討（概念設計）が回路設計の初期段階から必要である。電源システムの検証項目が増加する一方で，設計のリードタイ

ムを短くしたいとのお客さまの要求に応えるため，十分な

検証ができるように回路シミュレーションを高速化する必要がある。

富士電機では，これらの課題を解決するための回路シ

ミュレーション技術を開発しており，本稿で紹介する。

2　従来回路設計の課題と新回路設計フローの構築

電源システムは，図₁に示すように，電源システム

全体を制御する電源 IC のほかにダイオードやパワー

MOSFET（Metal-Oxide-Semiconductor Field-Effect Transistor），絶縁トランスなどの外付け素子で構成され

る。電源 IC は，オペアンプやコンパレータなどの個別回路ブロックで構成され，電源システムの用途に応じて数種類の制御方式を使用している。

電源 IC や電源システムの設計フローを図₂に示す。“②概念設計”において，図₂⒜のブレッドボードでは簡単な

動作の回路に限られるため，電源 ICの動作を高精度に再現することが難しかった。そのため，下流設計フローで，

②と③の再検討が必要になる場合もあった。また，“⑤電

源システムの検証”において，回路規模の増大に対して，

図₂⒜のシミュレーションの処理速度が追従できていな

かった。これらの課題を解決するため，図₂⒝に示す新回路設計を構築した。

3　回路シミュレーションによる概念設計技術

図₂中のブレッドボードによる概念設計と同様のことを

回路シミュレーションで行うには，電源 IC のモデルが必要である。デバイスモデルで構成された電源 IC のモデル

を用いる場合，この計算には 1 回当たり数十時間以上を要すため，回路のおおまかな動作を繰り返し検討する設計初期段階で適用するには現実的とはいえない。

この課題を解決するため，電源 IC の基本動作を高速で

検討できる IP コア（Intellectual Property Core）を開発し，デバイスモデルの代わりに用いた。基本動作とは，例

電源 IC 回路の最新シミュレーション技術

小宮山 典宏 Norihiro Komiyama 藪崎　　純 Jun Yabuzaki

Latest Simulation Technologies for Power Supply ICs and Power Systems

電源 IC や電源システムの複雑な機能を実現するため，電源 IC の基本動作を高速に検討できる IP コア（Intellectual Property Core）を開発した。また，電源システムのシミュレーションを高速化するために，高速回路検証環境やエンベ

ロープ・フォローイング解析の運用フローを構築した。これらの技術により，回路設計の初期段階における電源システムの

検討とシミュレーションの高速化を実現できた。高機能で複雑な電源 IC や電源システムの設計や設計リードタイムの短縮ができるようになり，設計品質の高い製品開発が可能となった。

In order to realize complex functions for power supply ICs and power systems, an IPC (intellectual property core) for studying the basic operations of a power supply IC at high-speed has been developed. Additionally, in order to accelerate the simulation of power systems, a high-speed circuit verification environment and an operation flow for envelope following analysis have been established. These technologies enable power systems to be studied and simulations to be performed faster in the early stages of circuit design. Requests for complex power supply ICs and power systems with advanced functionality and for shorter design lead times can be satisfied; and high design quality products can be developed.

出力電圧

電源 IC

絶縁トランス

電源

パワーMOSFET

キャパシタンス

ダイオード

シミュレーションではモデル（デバイスモデル＊ など）が必要

シャントレギュレータ

フォトカプラ

＊：半導体の物理的特性を再現するモデル

図₁　電源システムの構成例

電源 IC回路の最新シミュレーション技術富士時報　Vol.83 No.6 2010

特

集

412（ 56 ）

えばパルス幅変調制御方式の場合，出力電圧を定常状態で

安定制御させるためにパルス幅を制御するものである。IPコアは図₃に示す個別回路ブロックで構成する。

これらの開発には，アナログ動作記述言語 VerilogA⑴

な

どの数式や等価回路によるビヘイビアモデルを使用してい

る。簡単な例として，図₄にインバータ回路のデバイス

モデルとビヘイビアモデルを示す。ビヘイビアモデルは図

₄⒝の②のように数式で表現されるので，複雑な計算をす

るデバイスモデルよりも高速でシミュレートできる。また，

①のしきい値電圧のような回路特性値をパラメータとして

設定できるので，回路特性値を容易に変更できる。

このように IP コアを用いることで，設計初期段階で電源システムのシミュレーションができるようになった。ま

た，ビヘイビアモデルにより，高速なシミュレートと回路特性値の容易な変更ができるため，電源システムの効率的な設計が可能となった。

IP コアを用いた図₁のシミュレーション結果の一例を

図₅に示す。IP コアの回路動作の妥当性を検証するため，

デバイスモデルでのシミュレーション結果も併記した。

図₅⒝の定常状態が図₅⒜と同じように 19 V で安定し

ていることから，IP コアがデバイスモデルの回路動作を

再現していることが分かる。

さらに IP コアは，数式などのビヘイビアモデルを用い

て基本動作に必要な最小限の個別回路ブロックで構成され

ているので，デバイスモデルよりも約 20 倍以上高速にシ

ミュレーションをすることができる。本実施例の場合，約26 倍高速である。

3章の概念設計技術を用いれば，高機能で複雑な制御方式の電源 IC や電源システムの概念設計が高精度でできる

ようになり，下流設計フローにおける再検討の回数を低減

① ③ ④

⑤従来回路

シミュレーションの使用

① ③ ④

⑤電源システム

シミュレーション高速化技術の使用

②ブレッドボードの使用

②回路

シミュレーションの使用

②，③の再検討

（a）従来回路設計

（b）新回路設計

①製品仕様決定，　電源 ICの仕様へ展開 ②概念設計

③個別回路設計・　検証

④個別回路で構成　した電源 ICの　検証

⑤電源システムの　検証

図₂　電源 IC・電源システムの回路設計フローとそれぞれに要する期間の概念図

低電圧誤動作防止回路

低電圧誤動作防止回路

ドライバ回路

内部回路用電圧源回路

ワンショット出力回路

ゼロ電流検出回路

最大周波数制限回路

RSFF回路電流

コンパレータ回路

図₃　IPコアの個別回路ブロックの構成例

20

15

10

5

0

定常状態

時間（ms）

出力電圧（V）

110 120 130 140

一定電圧で安定できることを確認

（a）デバイスモデル　 シミュレーション時間　 ：15時間20分

（b）IPコア　 シミュレーション時間 　：35分

図₅　電源システムの出力電圧の波形比較VCC

GND

outin

module inverter （in, out, vcc, gnd）; electrical in, out, vcc, gnd; inout in, out, vcc, gnd; parameter real vth=2.5; analog begin ＠cross（V（in）－vth，－1）state=1; ＠cross（V（in）－vth，＋1）state=0; vout=state ? V（vcc）: V（gnd）; V（out）＜+vout; endendmodule

①

②

（a）デバイスモデル （b）ビヘイビアモデル　　　（プログラム）

①：しきい値電圧パラメータ②：数式により回路動作を表現

図₄　インバータ回路のデバイスモデルとビヘイビアモデルの例

電源 IC回路の最新シミュレーション技術富士時報　Vol.83 No.6 2010

特

集

413（ 57 ）

できる。

4　電源システムシミュレーション高速化技術

₄.₁　高速回路検証環境の構築

図₂の“⑤電源システムの検証”では，デバイス特性を

考慮した詳細な動作検証を行うため，デバイスモデルで構築された電源 IC モデルを用いる。これは，多数のデバイ

スモデルで構成されているため 1 回当たり数日にわたる計算時間を要すこともあり，高速化が必要である。そこで，

図₆に示す高速回路検証環境を新たに構築して，適用した。

この環境は，上記目的のために導入した最新の高速回路シミュレータと高速専用端末を組み合わせて構成され，独自に開発したプログラムが用いられる。このプログラムは，

設計端末から“①シミュレーションジョブの投入”がされ

ると，端末使用状況管理データベースにアクセスして“②未使用の専用端末の検索”を行い，検索して得られた専用端末で，“③高速回路シミュレータでシミュレーション実行”を行う。従来，手動で 2 〜 3 分間かかっていたこれら

の処理を，このプログラムは自動で瞬時に実行するので，

シミュレーションを能率的に実行できる。また，専用端末が空くと瞬時にシミュレーションが実行されるので，限ら

れた専用端末のリソースを有効活用できる。

この検証環境により，電源システムのシミュレーション

を従来と同等の精度で約 2 倍，回路によっては 4 倍以上高速化した。

₄.₂　エンベロープ・フォローイング解析の適用

₄.₁ 節の高速回路検証環境においても，回路規模によっ

ては高速化の効果が 1.5 〜 2.0 倍にとどまってしまう。そ

の場合に効果的な解析手法による高速化を検討した。

エンベロープ・フォローイング解析（包絡線追跡法，

Envlp 解析と略）は，高速な解析手法の一つである⑵，⑶

。単純な降圧形 DC-DC コンバータでの Envlp 解析と過渡解析

のシミュレーション結果を図₇に示す。Envlp 解析は，図

₇ ⒜のように周期的に変化する波形を省略することで時間を短縮しつつ，図₇⒝のように過渡解析と同等の精度で

計算できる。

Envlp 解析は，回路のクロック周波数が不定な場合，波形を省略して計算できない原理的な弱点があり，このよう

な場合には適さない。電源システムは制御方式によってク

ロック周波数が不定になることもあるため，シミュレータ

や回路の設定を分析したデータベース（図₈の④）を基に，

図₈に示す適用フローを構築した。まず，シミュレーショ

ンを実行する前に，①で Envlp 解析の適用可否を判断する。

適用できる場合は②の各項目を設定し，適用できない場合は③のように過渡解析を行う。

力率改善（PFC：Power Factor Correction）電源 IC に

ついて，Envlp 解析と過渡解析を行った結果を図₉に示す。

この場合，クロック周波数が一定なので，Envlp 解析は図

₉⒜のように波形を省略して過渡解析よりも約 3.3 倍高速にシミュレーションをすることができる。また，図₉⒝の

ように過渡解析と同等の精度で計算できる。

このように，Envlp 解析はクロック周波数が一定の場合，

回路規模によらずシミュレーションを高速化できる。さら

に，富士電機独自の図₈のフローにより複雑な電源システ

ムに対しても適用できる。

4章の高速化技術により，回路規模の増大に対してシ

ミュレーションの処理速度が追従できるようになり，十分

設計端末1

設計端末2

設計端末M

ジョブ1

ジョブ2

高速回路検証環境

高速専用端末1

高速専用端末2

高速専用端末N

①シミュ　レー　ション　ジョブの　投入

ジョブ1

ジョブ2

③高速回路シミュレータで　シミュレーション実行

②未使用の　専用端末の検索

端末使用状況管理データベース

ジョブ：実行するシミュレーションの単位

高速回転シミュレータ

実行プログラム

図₆　高速回路検証環境の概要

0 100 200 300 400 500

電源出力電圧（V）

2

1

0

3

4

（b）電源出力電圧

（a）スイッチング電圧（時間軸拡大）

同等の挙動を示す

時間（ s）

過渡解析Envlp 解析

0.75

0.25

0

0

1.25省略可

スイッチング電圧（V）

1.25

0 65 70 75 80 85 90

0.75

0.25

時間（ s）

過渡解析

Envlp解析

図₇　降圧形DC-DCコンバータの波形比較

電源 IC回路の最新シミュレーション技術富士時報　Vol.83 No.6 2010

特

集

な検証ができるようになった。

5　適用の効果

3，4章で述べた技術を製品開発へ適用することで，電

源システムの概念設計と回路検証の期間を短縮した。さら

に，限られた期間で十分な検証をできるようになり，下流設計フローでの再検討の回数を低減した。その結果，従来の設計手法に比べて設計リードタイムを約 25% 短縮でき，

設計品質の高い電源 IC の開発ができるようになった。

6　あとがき

本稿では，電源 IC の回路シミュレーション技術として，

回路シミュレーションによる概念設計技術と電源システム

シミュレーション高速化技術を述べた。新たに開発した，

IP コア，高速回路検証環境，Envlp解析の適用フローの

差別化技術により，回路設計初期段階での電源システムの

検討とシミュレーションの高速化を実現できた。特に，回路シミュレーションによる概念設計へ，IP コアと電源シ

ステムシミュレーション高速化技術を適用することで，シ

ミュレーション速度は約 40 倍以上高速となる。

今後は，電気的特性，熱特性，電磁界特性などの相互作用を考慮した，より高度な解析技術を検討することで，半導体設計のさらなる効率化を目指していく所存である。

参考文献⑴　桜井至. Verilog-AMS 入門. CQ出版社.

⑵　黒江康明ほか. パワーエレクトロニクスシステムのシミュ

レーション技術. 電気学会技術報告. 2000, 2月.

⑶　加藤利次ほか. 自律系パワーエレクトロニクス回路の包

絡追跡解析法. IEEJ Trans. EIS. 2007, vol.127, no.11, p.1826-

1831.

小宮山 典宏IC の CAE，CAD 技術の開発に従事。現在，富士電機システムズ株式会社半導体事業本部半導体統括部チップ技術部。

藪崎　　純スイッチング電源制御 IC の開発に従事。現在，富士電機システムズ株式会社半導体事業本部半導体統括部ディスクリート・IC 技術部。

0 20 40 60 80

電源出力電圧（V）

24.5 24.6 24.7 24.8

スイッチング電圧（V）

15

10

20

5

0

500

0.0

（b）電源出力電圧

（a）スイッチング電圧（時間軸拡大）

時間（ms）

時間（ms）

過渡解析Envlp 解析

シミュレーション時間：4時間47分

シミュレーション時間：15時間47分

過渡解析

Envlp 解析

図₉　PFC電源 ICの波形比較

開始

終了

Envlp 解析を適用できる

シミュレータの設定

発振回路の調整

シミュレーション実行

シミュレーション結果の解析

電源システム回路内のクロック周波数の

調整

過渡解析を選択

Yes

No

Envlp 解析設定方法

データベース

①

② ③

④

図₈　Envlp 解析の適用フロー

414（ 58 ）

＊ 本誌に記載されている会社名および製品名は，それぞれの会社が所有する

商標または登録商標である場合があります。