1

PakiedyPakiedy CAD/EDA CAD/EDA

w praktyce inżynierskiejw praktyce inżynierskiej

dr inż. Piotr Pietrzakdr inż. Piotr Pietrzak

Katedra Mikroelektroniki i Technik Informatycznych Katedra Mikroelektroniki i Technik Informatycznych

Politechniki Politechniki ŁŁódzkiejódzkiej

pietrzak@dmcs.plpietrzak@dmcs.pl

pok. 54, tel. pok. 54, tel. 42 631 26 2042 631 26 20

www.dmcs.p.lodz.plwww.dmcs.p.lodz.pl

Konstrukcja urządzeń elektronicznychKonstrukcja urządzeń elektronicznych

MontażMontażProjektProjekt

UruchomienieUruchomienie

Plan wykładuPlan wykładu

• Programy CAD, CAE, CAM i pakiety EDA• Charakterystyka wybranego środowiska EDA• Metodologie projektowania układów elektronicznych• Specyfikacja projektu• Projekt wstępny – schemat blokowy• Schemat ideowy układu elektronicznego• Weryfikacja poprawności schematu ideowego• Modelowanie i symulacja rzeczywistych układów elektronicznych• Zaawansowane metody projektowania systemów analogowo-cyfrowych• Obwód drukowany – przeznaczenie i budowa• Reguły projektowe i ich znaczenie• Techniki rozmieszczania elementów na płytkach obwodów drukowanych• Strategie prowadzenia ścieżek na płytkach obwodów drukowanych

zawierających układy analogowe i cyfrowe• Automatyzacja projektowania• Podstawy tworzenia dokumentacji technicznej

LiteraturaLiteratura

• Rymarski Z., Materiałoznawstwo i konstrukcja urządzeń elektronicznych. Projektowanie i produkcja urządzeń elektronicznych, Wydawnictwo Politechniki Śląskiej, Skrypty Uczelniane nr 2178, Gliwice 2000

• Horowitz P., Hill W., Sztuka elektroniki, Wydawnictwa Komunikacji i Łączności, Warszawa, 1999, wydanie piąte, tom 1 i 2

• Altium Designer 10, Evatronix, Altium, 2010

• Rymarski Z., Materiałoznawstwo i konstrukcja urządzeń elektronicznych. Metodyka projektowania płyt drukowanych przy wykorzystaniu programu Cadstar-PCB, Wydawnictwo Politechniki Śląskiej, Skrypty Uczelniane Nr 1974, Gliwice 1996

• Król A., Mroczko J., Symulacja i optymalizacja układów elektronicznych, NAKOM, Poznań, 1998

• C. McMahon, J. Browne, CAD/CAM – from principles to practise, Addison-Wesley Publishing Company, 1993

LiteraturaLiteratura• Electronic production, 1994 Volume 23, 1995 Volume 24, 1996 Volume 25,

1997 Volume 26, 1998 Volume 27

• Dobies R., Metodyka konstruowania sprzętu elektronicznego, WKiŁ, Warszawa 1987

• Archambeault B. R., Drewniak J., PCB Design for Real-World EMI Control, Kulwer Academic Publishers, 2004

• Coombs C. F., Printed Circuits Handbook, McGraw-Hill Publishing, 2001

• Robertson C. T., Printed Circuit Board, Designer’s Reference: Basics, Pearson Education, 2004

• Horowitz P., Hill W., The Art of Electronics, Cambridge University Press, 1994

• Altium Designer 10 Reference Manual, Altium, 2010

• PCB Design Guide, PCBDesign.org, A PCB Designers Resource, http://www.pcbdesign.org/pcb-design-guide/PCB

• Design Guidelines For Reduced EMI, Application Note SZZA009, Texas Instruments, 1999

• High-Speed Board Layout Guidelines, Application Note 224, Altera, 2009

Programy CAD i pakiety EDAProgramy CAD i pakiety EDA

CAD - computer-aided design projektowanie wspomagane komputerowo

CAE - computer-aided engineering analysiswspomagane komputerowo analizy inżynierskie

CADD - computer-aided design and draftingwspomagane komputerowo projektowanie i prototypowanie

CAM - computer-aided manufacturing wspomagane komputerowo wytwarzanie

EDA - electronic design automationautomatyka projektowania układów elektronicznych

PDM - product data management systems and implementationsystemy zarządzania produktem i jego wdrożeniem

2

Programy CAD i pakiety EDAProgramy CAD i pakiety EDA

Systemy CAD/EDA w elektronice stosowane są do:

• projektowania i symulacji funkcjonalnej układów i systemów elektronicznych,

• projektowania obwodów drukowanych.

• projektowania układów scalonych,

• realizacji projektów opartych na układach logiki programowalnej,

Nie posiadają wiedzy, doświadczenia, zdolności twórczego

i abstrakcyjnego myślenia

• Prace koncepcyjne: 20%

• Prace projektowe: 45%

• Dokumentacja konstrukcyjna: 30%

• Sprawdzenie: 5%

Altium Designer Altium Designer

Altium Designer jest aplikacją zorientowaną na projekt i należy do grupysystemów EDA. Przeznaczona jest na platformę PC/Windows.

Środowisko integruje trzy podstawowe składniki obudowujące jądrosystemu DXP. Należą do nich edytor z możliwością projektowaniaukładów FPGA i systemów wbudowanych, edytor obwodówdrukowanych oraz edytor plików wynikowych CAM (Computer - Aided

Manufacturing)

Altium DesignerAltium Designer

Cechy środowiska Altium Designer:

• Wbudowane narzędzia do realizacji schematów dla projektów PCB, FPGA

• Wsparcie dla hierarchicznych projektów wielokanałowych

• Zautomatyzowana edycja PCB, sterowana regułami z możliwością podziału reguł pomiędzy obiekty

• Wbudowany autorouter topologiczny

• Analiza sygnałowa obwodów, zarówno na poziomie schematu, jak i PCB (symulacja układu, impedancje połączeń, odbicia na końcach linii, przesłuchy)

• Wbudowany symulator analogowo-cyfrowy typu SPICE

• Edycja wielowymiarowych schematów i kodu VHDL

• Kompilacja, symulacja i weryfikacja kodu VHDL, Verilog, C, ASM

• Edycja i weryfikacja plików CAM (CAMtastic)

• Obsługa grup projektowych

Design ExplorerDesign Explorer programu Altium Designerprogramu Altium Designer

Serwery EDASerwery EDA

Każdy moduł programowy dodającynową funkcjonalność środowiskuAltium Designer nosi nazwę serwera.Poszczególne serwery najczęściejinstalowane są w postaci bibliotekDLL (Dynamic Link Library) lubplików uruchomieniowych .EXE(programów).

Poszczególne serwery współdziała-ją ze sobą i mogą współdzielić danedotyczące projektu.

Serwery obecne w środowiskuProtel DXP można zaklasyfikowaćdo jednej z 3 grup:

• Przeglądarki/Edytory dokumentów

• Kreatory

• Serwery narzędziowe

Wtyczki w programie AltiumWtyczki w programie Altium

3

Altium Designer Altium Designer –– Home PageHome Page Altium Designer Altium Designer –– typy projektówtypy projektów

PCB ProjectZestaw dokumentów projektowych niezbędnych do wyprodukowania płytki obwodudrukowanego

FPGA ProjectZestaw dokumentów projektowych umożliwiających zaprogramowanie układu FPGA

Embedded ProjectZestaw dokumentów projektowych umożliwiających realizację warstwy programowejdla systemu wbudowanego

Core ProjectZestaw dokumentów projektowych stanowiących opis modelu funkcjonalnegokomponentu (reprezentacja EDIF) implementowanego w układzie FPGA

Integrated LibraryZestaw dokumentów projektowych niezbędnych do wykonania bibliotekizintegrowanej

Script ProjectZestaw dokumentów projektowych zawierających skrypty programu Altium Designer

Podstawowe pojęcia związane z projektowaniem PCBPodstawowe pojęcia związane z projektowaniem PCB

Element, komponentPodstawowa jednostka funkcjonalna, o dowolnym stopniu złożoności. Stosowana w elektronice do realizacji układów elektronicznych. Takie „jednostki funkcjonalne” dostarczane są w standaryzowanych obudowach posiadających metalowe wyprowadzenia, służące do połączenia danego elementu z innymi (najczęściej poprzez lutowanie na płytce obwodu drukowanego). Elementy mogą składać się z wielu podzespołów, są wówczas elementami wieloczęściowymi (np. 4 bramki logiczne umieszczone w jednej obudowie układu scalonego)

Symbol elementuReprezentacja graficzna elementu, wykorzystywana do przedstawienia schematu ideowego układu elektronicznego. Symbol elementu reprezentuje całą grupę podzespołów określonego typu (np. wzmacniacze operacyjne).

Ślad obudowy, mapa pól lutowniczych, rozkład pól lutowniczych (footprint)Widok rozmieszczenia pól lutowniczych charakterystyczny dla danej obudowy. W środowisku Altium DXP jest to model, który reprezentuje komponent w projekcie PCB. W rzeczywistości stanowi on fizyczny odpowiednik elementu.

Model elementuWykorzystywany w symulacjach komputerowych opis matematyczny elementu, charakteryzujący jego zachowanie w określonych warunkach pracy.

Podstawowe pojęcia związane z projektowaniem PCBPodstawowe pojęcia związane z projektowaniem PCB

Domena (Domain)Rejon reprezentacji modelu – aplikacja, w której dany model jest wykorzystywany, np. projekt płytki PCB, symulacja Spice, symulacja integralności, wizualizacja 3D

Biblioteka (Library)Zbiór komponentów i modeli zapisanych w pliku o określonej nazwie.

Biblioteka modeli (Model Library)Plik zawierający zbiór modeli komponentów.

Biblioteka komponentów (Component Library)Plik zawierający zbiór komponentów.

Biblioteka zintegrowana (Integrated Library)Zbiór symboli elementów (komponentów schematu) i ich modeli (symulacyjnych, śladów obudów, integralności)

Biblioteka bazodanowa (Database Library)biblioteka komponentów, w której odwołania do symboli, odwołania do modeli i informacje o parametrach są zapisane w bazie danych opartej na ODBC, ADO lub arkuszu Excel

Podstawowe pojęcia związane z projektowaniem PCBPodstawowe pojęcia związane z projektowaniem PCB Podstawowe pojęcia związane z projektowaniem PCBPodstawowe pojęcia związane z projektowaniem PCB

4

Metodologie projektowania układów elektronicznychMetodologie projektowania układów elektronicznych

VCCVEE

V CC VEE

V CC

INPUT Inv ertin g

O UT

N1

N2

N3

N4

N5

N6 N7

N9

N10

N11

N12 N 13

N14

N15 N16

N1 8

1k

HLIM

DLN DLP

-25V

VLN

+2 5V

VLP

150

RO1

DCD E

DP

2.6VVC

2 .6VV E

18.11k

RP

25kRL

+12VVcc

-12 VVee

BGND

BB

20p F

C2

2.574E-9

GCM

137.7E-6

GA

150

RO 2

100kR2

0VVB

Q2Q1

7.959kRC1

7.95 7kRC2

2.74 kRE1

2 .74kRE2

4.664pFC1

VSINVin

10k

RI

100 kRF

19.69 Meg

REE

10.16E-6

IEE

VCC

Vmodulated

Vcarrier

Vsignal

B1

C1

E110n

C4 50p

C7

100nC810k

R6

20kR10

10kR13

10kR14

1.5 kR15

2N 2222aQ1

VCC

Vmodulated

OUT

VCC

B3

C3

E3

N1

10kR16

20kR17

10kR18

5kR19

1u

C9

1uC11

10kR20

1u

C12

500R21

30VVCC

2N2222aQ3

VCC

30VVCC

2N2222aQ3

DP

137.7E-6

GA

VSINVin

470uC10

Vin Vout

GND

Volt Reg

VR1

VCC

10uC11

100nC8

12

MHDR1X2

JP7

10uC9

100nC7

VCA

P1.0/AIN012

P1.1/AIN113

P1.214

P1.315

P1.416

P1.517

P1.618

RST1

XTAL15

XTAL24

GNDD10

VDD20

P1.719

P3.0/RxD2

P3.1/TxD3

P3.2/INT06

P3.3/INT17

P3.4/T08

P3.5/T19

P3.711

AT89C4051

U1

PRE1

PB02

PB13

GND4

SDA5

SCL6

MODE7

VCC8

ST24C16M1

U2

1 2

12MHz

X1

VCC

30pC3

30pC2

VCC

100k

R32100k

R28

VCC

VCC

47n

C4

SDASCL

SDA

SCL

VCC

CI1

CI2CI3CI4CI5

CI6

IRDA

RO2RO1

RO3

RO2RO1

RO3

IRDA

LED1LED2

GND2

VCC5

RESET1

WDI4

MR3

MAX6865

IC1

VCC

WDI

100nC1

VCC

2

36

47

1

8

5

Op AmpAR?

Vin Vout

GND

Volt Reg

VR1

PRE1

PB02

PB13

GND4

SDA5

SCL6

MODE7

VCC8

ST24C16M1

U2

B6

C5

E4

A1

K2

CNY17

CN6

GND2

VCC5

RESET1

WDI4

MR3

MAX6865

IC1

TOP – DOWN

BOTTOM – UP

SYNC

RE DGR EE N

BL UE

Y _SYN C

Y_ OU T

C VBSOU T

3 .5 8 M HzOSC

NT SC E n co d e rNT SC E n co d e r.Sc h Do c

FTSR[0 . .7 ]

FT SC[0 .. 7 ]

FT SR[0 .. 7 ]

To u ch Sc re e n In te rfa c e a n d Dri ve r

To u ch Sc re e n Dri v er. Sch Do c

De sc rip ti o n: Sc re en M em o ry

FRAM A[0 . .1 9 ]

/FR AM CE [0. .3 ]

/FR AM EOE/FR AM WE

FR AM D[0 .. 7]

/FR AM ER ESET

FRAM R Y[1 .. 4]

Scr ee n M e m o ry

Scr ee n M e m o ry . Sc h Do c

/ EP PR ESETE PP ASTD

E PP DSTBE PP WR ITE

E PP D[0 .. 7]

E PP INT ER RUP TE PP WA IT

E PP SPAR E[0 . .2 ]

FTSC[ 0. .7 ]

FTSR[ 0. .7 ]

FPGA 2M O DE0FPGA 2M O DE1

F2 RA MD [0 ..1 5 ]

C LK

T CKT M S

T OFPGA2 T DI

/FRA MC E[ 0. .3 ]FRA MA [0 ..1 9 ]

L CD Pr oc e sso r

L CD Pr oc e sso r.Sc h Do c

FP GA2 M ODE 0FP GA2 M ODE 1

F2 R AM D[0 .. 15 ]

CL K

FR AM A[0 ..1 9 ]

/ FR AM E OE/ FRAM W E

FR AM RY [1. .4 ]

/FRA MR ESE T

FRA MD [0 ..7 ]

SCR N_ EN

SY NC3 .5 8 MH zOSC

TOFPG A2 TDI

TC K

TM ST DO

BL UEDA C[0 .. 3 ]

RE DDAC [0. .3 ]

GRE END AC[0 . .3 ]

Sc re e n C on tr ol le r I nt e rfac eSc re e n C on tr ol le r I nt e rfac e .Sc h Do c

FRAM A [0. .1 9 ]

/FR AM CE [0 ..3 ]

FRAM R Y[1 ..4 ]

FRAM D[0 . .7 ]

SC RE ENE NAB LE

R EDG RE EN

BL UE

RE DDAC [0. .3 ]

BL UEDA C[0 .. 3 ]GRE END AC[0 . .3 ]

RB G DA CRB G DA C.Sc h Do c

FRAM D[ 0. .7 ]

F2R AM D[0 .. 1 5]

CL K

Cl o ck Ge n er at orCl o ck Ge n er at or .Sc hD oc

/FR AM WE

FPGA2 M ODE 0

FPGA2 M ODE 1

CL K

L CD VSW

L CD VBS

Sc re e n Ad j u stSc re e n Ad j u st. Sc h Do c

/FR AM ER ESE T

/FR AM EOE

FTSC[0 . .7 ]

EP PW RIT EEP PDST B

P o we r Su p pl y

P o we r Su p pl y . Sc h Do c

EP PAST B

B a ck Lig h t In ve rt e rB a ck Lig h t In ve rt e r.Sc hD oc

/EP PR ESE T

EP PD[0 . .7 ]E PP D[0 .. 7 ]

E PP WR ITEE PP DSTB

/E PP RE SETE PP ASTB

E PP SP AR E[0 .. 2 ]

EP PIN TE RR UPTEP PW AIT

E PP Co n n ec t

Ex t ern a l In te rfa c e

Ex t ern a l In te rfa c e. Sch Do c

EP PSPA RE[ 0. .2 ]

EP PINT ER RUP TEP PW AIT

FRAM R Y[1 .. 4]

CL K

LC DVSW

LC DVBS

R EDD AC[0 . .3 ]B LUE DAC [0 ..3 ]GR EE NDAC [0 .. 3]

Metodologie projektowania układów elektronicznychMetodologie projektowania układów elektronicznych

BO

TT

OM

-U

P

TO

P -

DO

WN

PODSYSTEM

SYSTEM

UKŁAD UKŁAD

. . . . .ELEMENT

. . . .

ELEMENT

PODSYSTEM

UKŁAD UKŁAD

PODSYSTEM

UKŁAD UKŁAD

. . . . . .

. . . . . .. . .

ELEMENT

. . . .

ELEMENT

Metodologia „topMetodologia „top--down”down”

3. Ustalenie kolejności występowania w systemie poszczególnychbloków oraz istniejących między nimi współzależności (np. przepływsygnałów).

4. Realizacja poszczególnych bloków przy użyciu znanychprojektantowi podzespołów zarówno złożonych (np. układy scalone),jak i podstawowych (np. diody, tranzystory)

5. W miarę potrzeby realizacja nowych, bardziej złożonych elementówprzy użyciu elementów podstawowych (np. układy ASIC, układyhybrydowe)

VCCV EE

VCC VE E

VC C

I N PUT Inver t ing

OU T

N1

N2

N 3

N4

N5

N6 N 7

N 9

N 10

N11

N12 N13

N14

N15 N16

N18

1k

H LI M

D LN D LP

- 25VV LN

+ 25VV LP

150

RO1

D CD E

D P

2. 6VV C

2. 6VV E

18. 11k

R P

25k

RL

+12VV cc

- 12VV ee

BGN D

BB

20pF

C2

2. 574E- 9

G CM

137. 7E- 6

G A

150

RO 2

100k

R2

0V

V B

Q2Q1

7. 959k

RC17. 957kRC 2

2.74kRE1

2.74kRE2

4. 664pFC1

VSI NVi n

10k

R I

100kRF

19.69Meg

REE

10.16E -6

I EE

V CC

Vm odulat ed

Vcar ri er

Vsignal

B1

C1

E110n

C4 50p

C7

100n

C810kR6

20kR10

10kR13

10kR14

1.5kR15

2N2222aQ1

VCC

Vmodulated

OUT

VCC

B 3

C3

E3

N1

10kR16

20kR17

10kR18

5kR19

1u

C9

1uC11

10kR20

1u

C 12

500R21

30VVCC

2N2222a

Q3

VCC

30VVCC

2N2222a

Q3DP

137.7E-6

GA

VSINVin

470uC10

Vin Vout

GND

Volt Reg

VR1

VCC

10uC11

100nC8

12

MHDR1X2

JP7

10uC9

100nC7

VCA

P1.0/AIN012

P1.1/AIN113

P1.214

P1.315

P1.416

P1.517

P1.618

RST1

XTAL15

XTAL24

GNDD10

VDD20

P1.719

P3.0/RxD2

P3.1/TxD3

P3.2/INT06

P3.3/INT17

P3.4/T08

P3.5/T19

P3.711

AT 89C4051

U1

PRE1

PB02

PB13

GND4

SDA5

SCL6

MODE7

VCC8

ST24C16M1

U2

1 2

12MHz

X1

VCC

30pC3

30pC2

VCC

100k

R32100k

R28

VCC

VCC

47n

C4

SDASCL

SDA

SCL

VCC

CI1CI2

CI3CI4CI5CI6

I RDA

RO2RO1

RO3

RO2RO1

RO3

IRDA

L ED1

L ED2

GND2

VCC5

RESET1

WDI4

MR3

MAX6865

IC1

VCC

WDI

100nC1

VCC

2

36

47

1

8

5

Op Amp

AR?

Vin Vout

GND

Volt Reg

VR1

PRE1

PB02

PB13

GND4

SDA5

SCL6

MODE7

VCC8

ST24C16M1

U2

B6

C5

E4

A1

K2

CNY17

CN6

GND2

VCC5

RESET1

WDI4

MR3

MAX6865

IC1

TOP – DOWN

BOTTOM – UP

S Y N C

R E DG R E EN

B L U E

Y_ SY N C

Y _O U T

CV B SO U T

3 .5 8MH zO SC

N T SC E ncod er

N T SC E ncod er . SchD o c

FT SR[ 0 .. 7]

FT SC [ 0.. 7]

FT SR [ 0.. 7]

T ou ch Scr e en I nt er f ace a nd D r iv er

T ou ch Scr e en D r iv er .S chD oc

D escr i pt io n: Sc r een Me m or y

FR A MA [ 0. . 19]

/ FR A MCE [ 0. . 3]

/ FR A MEO E/ FR A MWE

FR A MD [ 0. .7]

/ FR A MER E SET

FR A MR Y [ 1. .4]

Scr e en Mem o r y

Scr e en Mem o r y. Sc hD oc

/E PP R ESE T

EP PA S TD

EP PD S TB

EP PW R IT E

EP PD [ 0 .. 7]

EP PI N T ER R U PTEP PW A I T

EP PS PA R E[ 0 .. 2]

FT SC[ 0 .. 7]

FT SR[ 0 .. 7]

F PG A 2M OD E 0

F PG A 2M OD E 1

F2 RA MD [ 0. . 15]

CL K

TC K

TMS

T O FP G A2 TD I

/F RA MC E [0 .. 3]

F RA MA [ 0. . 19]

L CD Pr o cessor

L CD Pr o cessor . Sc hD oc

FP G A 2MO D E0

FP G A 2MO D E1

F2R A MD [ 0. . 15]

CL K

FRA M A[ 0 .. 19 ]/F RA ME O E/F RA MW E

FR A MR Y [ 1. .4 ]

/ FR A MRE SE T

FR A MD [ 0. .7]

S CR N _E N

SY N C3. 58 MH zO SC

TO F PG A 2T D I

TC K

TM ST D O

BL U E DA C [ 0. .3 ]RE D D A C[ 0 .. 3]

G RE E ND A C [ 0. .3 ]

S cr ee n C on tr ol l er I nte r f aceS cr ee n C on tr ol l er I nte r f ace. Sc hD oc

FRA M A [0 .. 19 ]

/ FR A MC E[ 0. . 3]

FR A MR Y[ 1 .. 4]

FR A MD [ 0. .7 ]

SC RE EN E N A BL E

R E DG RE E N

BL U E

RE D D A C[ 0 .. 3]BL U E DA C [ 0. .3 ]

G RE E ND A C [ 0. .3 ]

R B G D A C

R B G D A C .S chD oc

F RA MD [ 0 .. 7]

F2R A MD [ 0. .1 5]

C LK

C l ock G ene ra to r

C l ock G ene ra to r .S chD oc

/ FR A MW E

FP G A2 MO D E0FP G A2 MO D E1

CL K

LC D V SW

LC D V BS

Sc r een A dj u st

Sc r een A dj u st. Sch D oc

/ FR A ME RE SE T

/ FR A ME O E

FT SC[ 0 .. 7]

EP P WR I TE

EP P D STB

P ow er Sup pl yP ow er Sup pl y. Sch D oc

EP P A STB

B ackL ig ht I n ver t er

B ackL ig ht I n ver t er . SchD o c

/E P PR ES ET

EP P D [0 .. 7]EP PD [ 0 .. 7]

E PP WR I T E

E PP D STB/ EP PR E SE T

E PP A STB

EP PS PA R E[ 0 .. 2]

E PP I N TE RR U P TE PP W A IT

EP P Con nect

E xt er na l I nt er f ac e

E xt er na l I nt er f ac e. SchD o c

EP P SPA R E [ 0.. 2]

EP P I NT E RR U PTEP P WA I T

F RA MR Y [ 1. .4 ]

CL K

L C D VS W

L C D VB S

RE D D A C[ 0. . 3]BL U ED A C [ 0. .3 ]G RE EN D A C [ 0. .3 ]

1. Określenie problemu ogólnego

2. Rozłożenie problemu ogólnego nazagadnienia podstawowe- podstawowe bloki funkcjonalnesystemu (np. filtry, wzmacniacze,układy sterowania), które umiemyzrealizować.

Metodologia „topMetodologia „top--down” down” –– UWAGI (1)UWAGI (1)

• Opracowanie schematu funkcjonalnego wymaga często znajomościzagadnień związanych z innymi dziedzinami niż elektronika.

• Niekiedy „przełożenie” podstawowych funkcji systemu na „język układówelektronicznych” wymaga szerokiej znajomości istniejących, możliwychdo zastosowania rozwiązań sprzętowych.

• Niewłaściwe powiązanie ze sobą poszczególnych bloków oraz brakznajomości ograniczeń ich funkcjonalności lub obszaru stosowania mogąprowadzić do powstania błędów już na etapie projektu.

• Niekiedy, bez przeprowadzenia odpowiednich symulacji trudno jestokreślić, czy dany blok funkcjonalny, o założonych parametrach spełnistawiane przed nim wymagania oraz jaki będzie wywierał wpływ nadziałanie pozostałych bloków systemu.

Metodologia „topMetodologia „top--down” down” –– UWAGI (2)UWAGI (2)

• Topografie poszczególnych bloków funkcjonalnych, takich jak: filtry,wzmacniacze, rejestry, pamięci, układy kombinacyjne, itp., w przypadkunarzędzi zaawansowanych mogą być automatycznie projektowane przyużyciu tzw. generatorów topografii.

• Wynik automatycznego projektowania topografii układu może byćnieoptymalny, a parametry tak zaprojektowanego układu mogą być gorszeniż układu projektowanego od podstaw (szybkość działania, zajmowanapowierzchnia, pobór energii, itp.). Próbuje się temu zapobiec stosujączłożone optymalizatory najbardziej krytycznych bloków układu.

• W tym podejściu możliwe jest opisanie układu lub wybranych jego blokówprzy użyciu języka wysokiego poziomu (ang. Hardware Description

Language, HDL). Na podstawie opisu dokonuje się symulacji działaniaukładu oraz syntezy jego topografii.

• Strategia „top-down” charakteryzuje się jest krótkim czasem i niskimikosztami przygotowania projektu, a także wygodą i prostotąprojektowania.

• W miarę oswajania się z takim podejściem i zdobywania doświadczeniaoraz rozwoju stosowanych narzędzi staje się ono bardzo efektywne

Metodologia „bottomMetodologia „bottom--up”up”

Podejście odwrotne do „top – down”.

• Określenie problemu ogólnego.

• Znalezienie narzędzi podstawowych jakimi dysponuje projektant,przy pomocy których dany problem może zostać rozwiązany.

• Wykorzystanie podstawowych narzędzi do budowania nowychbardziej złożonych, które pozwalają rozwiązywać coraz bardziejskomplikowane problemy – realizujących coraz bardziej złożonefunkcje.

• Niestety, nawet doskonała znajomość narzędzi podstawowych niegwarantuje osiągnięcia sukcesu.

VCCV EE

VCC VE E

VC C

I N PUT Inver t ing

OU T

N1

N2

N 3

N4

N5

N6 N 7

N 9

N 10

N11

N12 N13

N14

N15 N16

N18

1k

H LI M

D LN D LP

- 25VV LN

+ 25VV LP

150

RO1

D CD E

D P

2. 6VV C

2. 6VV E

18. 11k

R P

25k

RL

+12VV cc

- 12VV ee

BGN D

BB

20pF

C2

2. 574E- 9

G CM

137. 7E- 6

G A

150

RO 2

100k

R2

0V

V B

Q2Q1

7. 959k

RC17. 957kRC 2

2.74kRE1

2.74kRE2

4. 664pFC1

VSI NVi n

10k

R I

100kRF

19.69Meg

REE

10.16E -6

I EE

V CC

Vm odulat ed

Vcar ri er

Vsignal

B1

C1

E110n

C4 50p

C7

100n

C810kR6

20kR10

10kR13

10kR14

1.5kR15

2N2222aQ1

VCC

Vmodulated

OUT

VCC

B3

C3

E3

N1

10kR16

20kR17

10kR18

5kR19

1u

C9

1uC11

10kR20

1u

C12

500R21

30VVCC

2N2222a

Q3

VCC

30VVCC

2N2222a

Q3DP

137.7E-6

GA

VSINVin

470uC10

Vin Vout

GND

Volt Reg

VR1

VCC

10uC11

100nC8

12

MHDR1X2

JP7

10uC9

100nC7

VCA

P1.0/AIN012

P1.1/AIN113

P1.214

P1.315

P1.416

P1.517

P1.618

RST1

XTAL15

XTAL24

GNDD10

VDD20

P1.719

P3.0/RxD2

P3.1/TxD3

P3.2/INT06

P3.3/INT17

P3.4/T08

P3.5/T19

P3.711

AT 89C4051

U1

PRE1

PB02

PB13

GND4

SDA5

SCL6

MODE7

VCC8

ST24C16M1

U2

1 2

12MHz

X1

VCC

30pC3

30pC2

VCC

100k

R32100k

R28

VCC

VCC

47n

C4

SDASCL

SDA

SCL

VCC

CI1CI2

CI3CI4CI5CI6

I RDA

RO2RO1

RO3

RO2RO1

RO3

IRDA

L ED1

L ED2

GND2

VCC5

RESET1

WDI4

MR3

MAX6865

IC1

VCC

WDI

100nC1

VCC

2

36

47

1

8

5

Op Amp

AR?

Vin Vout

GND

Volt Reg

VR1

PRE1

PB02

PB13

GND4

SDA5

SCL6

MODE7

VCC8

ST24C16M1

U2

B6

C5

E4

A1

K2

CNY17

CN6

GND2

VCC5

RESET1

WDI4

MR3

MAX6865

IC1

TOP – DOWN

BOTTOM – UP

S Y N C

R E DG R E EN

B L U E

Y_ SY N C

Y _O U T

CV B SO U T

3 .5 8MH zO SC

N T SC E ncod er

N T SC E ncod er . SchD o c

FT SR[ 0 .. 7]

FT SC [ 0.. 7]

FT SR [ 0.. 7]

T ou ch Scr e en I nt er f ace a nd D r iv er

T ou ch Scr e en D r iv er .S chD oc

D escr i pt io n: Sc r een Me m or y

FR A MA [ 0. . 19]

/ FR A MCE [ 0. . 3]

/ FR A MEO E/ FR A MWE

FR A MD [ 0. .7]

/ FR A MER E SET

FR A MR Y [ 1. .4]

Scr e en Mem o r y

Scr e en Mem o r y. Sc hD oc

/E PP R ESE T

EP PA S TD

EP PD S TB

EP PW R IT E

EP PD [ 0 .. 7]

EP PI N T ER R U PTEP PW A I T

EP PS PA R E[ 0 .. 2]

FT SC[ 0 .. 7]

FT SR[ 0 .. 7]

F PG A 2M OD E 0

F PG A 2M OD E 1

F2 RA MD [ 0. . 15]

CL K

TC K

TMS

T O FP G A2 TD I

/F RA MC E [0 .. 3]

F RA MA [ 0. . 19]

L CD Pr o cessor

L CD Pr o cessor . Sc hD oc

FP G A 2MO D E0

FP G A 2MO D E1

F2R A MD [ 0. . 15]

CL K

FRA M A[ 0 .. 19 ]/F RA ME O E/F RA MW E

FR A MR Y [ 1. .4 ]

/ FR A MRE SE T

FR A MD [ 0. .7]

S CR N _E N

SY N C3. 58 MH zO SC

TO F PG A 2T D I

TC K

TM ST D O

BL U E DA C [ 0. .3 ]RE D D A C[ 0 .. 3]

G RE E ND A C [ 0. .3 ]

S cr ee n C on tr ol l er I nte r f aceS cr ee n C on tr ol l er I nte r f ace. Sc hD oc

FRA M A [0 .. 19 ]

/ FR A MC E[ 0. . 3]

FR A MR Y[ 1 .. 4]

FR A MD [ 0. .7 ]

SC RE EN E N A BL E

R E DG RE E N

BL U E

RE D D A C[ 0 .. 3]BL U E DA C [ 0. .3 ]

G RE E ND A C [ 0. .3 ]

R B G D A C

R B G D A C .S chD oc

F RA MD [ 0 .. 7]

F2R A MD [ 0. .1 5]

C LK

C l ock G ene ra to r

C l ock G ene ra to r .S chD oc

/ FR A MW E

FP G A2 MO D E0FP G A2 MO D E1

CL K

LC D V SW

LC D V BS

Sc r een A dj u st

Sc r een A dj u st. Sch D oc

/ FR A ME RE SE T

/ FR A ME O E

FT SC[ 0 .. 7]

EP P WR I TE

EP P D STB

P ow er Sup pl yP ow er Sup pl y. Sch D oc

EP P A STB

B ackL ig ht I n ver t er

B ackL ig ht I n ver t er . SchD o c

/E P PR ES ET

EP P D [0 .. 7]EP PD [ 0 .. 7]

E PP WR I T E

E PP D STB/ EP PR E SE T

E PP A STB

EP PS PA R E[ 0 .. 2]

E PP I N TE RR U P TE PP W A IT

EP P Con nect

E xt er na l I nt er f ac e

E xt er na l I nt er f ac e. SchD o c

EP P SPA R E [ 0.. 2]

EP P I NT E RR U PTEP P WA I T

F RA MR Y [ 1. .4 ]

CL K

L C D VS W

L C D VB S

RE D D A C[ 0. . 3]BL U ED A C [ 0. .3 ]G RE EN D A C [ 0. .3 ]

5

Metodologia „bottomMetodologia „bottom--up” up” –– UWAGI UWAGI

• Projektowanie topografii układów „od podstaw”, na poziomietranzystorów, stosowane jest obecnie tylko w przypadku:

• specjalizowanych układów analogowych

• specjalizowanych systemów analogowo-cyfrowych

• tworzenia bibliotek standardowych komórek logicznych,układów analogowych lub cyfrowych

• Klasyczne podejście do problemu projektowania układów napoziomie pojedynczych tranzystorów (w tym również układówscalonych), wymaga od projektanta posiadania szerokiej wiedzy idużego doświadczenia oraz bardzo często dostępu dozaawansowanych narzędzi projektowych i symulacyjnych.

• Jest to podejście czasochłonne.

• Zaprojektowane „ręcznie” układy i systemy mają często znacznielepsze parametry od układów zaprojektowanych automatycznie.

Proces projektowania i realizacji układów elektron.Proces projektowania i realizacji układów elektron.

Specyfikacja projektu

Projekt wstępnySchemat blokowy

Projekt i weryfikacjaschematu ideowego

Projekt i weryfikacjaobwodów drukowanych

Budowa i testowanieprototypu

Produkcja pilotażowai testy

Produkcja seryjna

Specyfikacja wymagań dla oprogramowania

Algorytmy działania oprogramowania

Opracowanie kodu programu

Weryfikacja poprawności działania

Specyfikacja projektu (1)Specyfikacja projektu (1)

W pierwszej wersji specyfikacja najczęściej stanowi zbiór założeń

i pomysłów opisujących realizowany projekt. Niekiedy, nie wszystkie

z nich są możliwe do realizacji i wymagane jest uściślenie specyfikacji.

Przydatna jest wówczas konsultacja z osobami posiadającymi

doświadczenie w zakresie tematyki projektu.

Specyfikacja powinna jasno precyzować wymagania stawiane urządzeniu

i nie pozostawiać możliwości dowolnej interpretacji jej treści, gdyż opisuje

ona konieczne do osiągnięcia cele i charakteryzuje końcowy produkt,

który zostanie przedstawiony klientowi.

Specyfikacja projektu stanowi podstawę planowania

procesu projektowania i realizacji urządzenia.

Specyfikacja projektu (2)Specyfikacja projektu (2)

• Cel jaki należy osiągnąć

• Zasadę działania urządzenia, jego funkcjonalność lub/i metody prowadzonychpomiarów (lista wielkości wejściowych i wyjściowych)

• Parametry i dopuszczalne zakresy ich zmian

• Dokładność lub precyzja działania

• Warunki zewnętrzne w jakich projektowane urządzenie będzie pracowało

• Pewność działania, czyli niezawodność oraz czas życia urządzenia

• Szybkość działania

• Wymagania w odniesieniu do stopnia zaawansowania obsługi, stopieńautomatyzacji

• Sposób zasilania

• Wymiar geometryczne i ciężar

• Cena

• Przewidywana liczba egzemplarzy

• Czas realizacji projektu

• Zakładany budżet

Specyfikacja powinna uwzględniać:

Przykład specyfikacji projektu (1)Przykład specyfikacji projektu (1)

• podstawowym zadaniem układu jest pośredniczenie w przekazywaniusygnałów pomiędzy testowanym układem przetwornika (analogowe i cyfrowe)a kartą pomiarową NI6025E, karta ta będzie także odpowiedzialnaza generowanie analogowych sygnałów testowych,

• układ musi posiadać możliwość wyboru konfiguracji pracy – sterowanieprzy użyciu karty analogowo-cyfrowej

• wbudowany zasilacz dla układu przetwornika (napięcie 5V),

• taktowanie wewnętrznych układów badanego układu dwoma sygnałamizegarowymi (prostym i zanegowanym), o częstotliwości od 1kHz do 25MHz,z możliwością regulacji,

• dwa, wejścia sygnału resetu

(proste i zanegowane),

• konieczność doprowadzenia do układu napięcia odniesienia o wartości od 1V do 5V, z regulacją co 0,1V,

• istnieje konieczność buforowania wejść/wyjść cyfrowych i analogowych.

Celem jest zaprojektowanie płyty prototypowej do badania przetwornika A/C.

Podstawowe założenia projektowe:

Przykład specyfikacji projektu (2)Przykład specyfikacji projektu (2)

Płyta prototypowa

Aplikacja sterująca

6

Projekt wstępny (1)Projekt wstępny (1)• Rozpoznanie literaturowe i analiza podobnych rozwiązań dostępnych na

rynku

• Przedstawienie proponowanego rozwiązania w postaci schematublokowego, w którym poszczególne elementy ukazują konieczne dorealizacji, elementarne zadania (podstawowe bloki funkcjonalne),natomiast połączenia tych elementów - istniejące między nimiwspółzależności.

Schemat blokowy powinien zawierać:

• nazwy bloków (schemat blokowy) lub zadanie realizowane przez dany blok(schemat funkcjonalny)

• oznaczone za pomocą strzałek wejścia i wyjścia poszczególnych bloków

• oznaczenie kierunku przepływu sygnałów, ew. ich rodzaj (sterujące, danych)

• zaznaczoną linią przerywaną, obejmującą jeden lub kilka bloków,konieczność ich ekranowania, ochronę wskazanej części prawempatentowym lub możliwość zastąpienia wskazanej części jednym elementem

Opracowanie systemu działającego zgodnie ze schematem blokowymgwarantuje osiągnięcie zamierzonej funkcjonalności.

Kierunek przepływu sygnałów „głównych” na schemacie powinienprzebiegać od strony lewej do prawej oraz z góry na dół.

Projekt wstępny (2)Projekt wstępny (2)

Schemat blokowySchemat blokowy

Komutator

Blok kondycjonowania

sygnałów wejściowych

Przetwornik A/C

Czujnik 1

Czujnik 2

Czujnik n

. . .

Układy przetwarzania

i analizy danych wejściowych

Mikrokontroler

Interfejs

Układy zasilania24V

+ 5V

– 5V

+ 5VCYFR.

Schemat funkcjonalnySchemat funkcjonalny

KomutacjaKondycjonowanie

sygnałów wejściowych

Przetwarzanie A/C

Czujnik 1

Czujnik 2

Czujnik n

. . .

Przetwarzaniei analiza danych

wejściowych

Sterowanie

Wymianadanych

Zasilanie24V

+ 5V

– 5V

+ 5VCYFR.

Projekt wstępny (3)Projekt wstępny (3)

• Opracowanie alternatywnych rozwiązań w postaci schematów blokowych,ich ocena i wybór najlepszego.

• Podział funkcji na funkcje realizowane przez warstwę sprzętową i funkcjerealizowane przez warstwę programową systemu.

• Wybór techniki realizacji układu elektronicznego.

Realizacja z wykorzystaniem elementów dyskretnych

PCB Projekt układu ASICUkład monolityczny Realizacja w technologii

hybrydowejASIC + elementy dyskretne

Wybór techniki realizacji układu elektronicznego ma zasadniczy wpływ na jegoparametry, niezawodność działania oraz czas życia urządzenia, a także sposóbserwisowania, sposób zasilania, wymiary geometryczne i ciężar, cenę.

Wybór techniki realizacji układu zależy w głównej mierze od przewidywanej wielkościprodukcji oraz dostępności poszczególnych technologii.

Przykład projektu wstępnegoPrzykład projektu wstępnego

Przetworniksigma-delta

Komputer PC (karta pomiarowa

NI6025E)

Generator sygnałów

zegarowych

Wejściowy filtr RC

Analogowe bufory

wejściowe

Układ zasilania

Źródło napięcia

odniesienia

Układ resetu

Cyfrowe bufory

wejściowe

Cyfrowe bufory

wejściowe

Analogowe bufory

wejściowe