サイリスタ特性の基礎

松田順一

群馬大学

1

令和元年度 集積回路設計技術・次世代集積回路工学特論 公開講座第385回群馬大学アナログ集積回路研究会

令和元年６月１８日（火） １４：２０－１７：３０

概要１

2

（１）サイリスタの概要・サイリスタの種類と用途、サイリスタの回路記号

（２）サイリスタ（Thyristor）・構造と動作・ブロッキング特性逆方向ブロッキング特性、順方向ブロッキング特性、カソード短絡

・オン状態の特性オン状態の動作、ゲートトリガー電流、保持電流

・スイッチング特性ターンオン時間、ゲート設計、増幅ゲート設計、dV/dt耐性、ターンオフ過程

（３）光トリガサイリスタ・構造とターンオンメカニズム、ゲート領域設計、光誘起電流密度、増幅ゲート設計

（４）サイリスタの保護・順方向ブレークダウン保護、dV/dtターンオン保護

概要２

3

（５）ＧＴＯ（Gate Turn‐Off Thyristor）・構造と動作・ターンオフ解析ターンオフ条件（１次元解析）、蓄積時間、アノード電圧上昇時間、アノード電流下降時間

・スイッチング損失・最大ターンオフ電流・セル設計とレイアウト

（６）Ｔｒｉａｃ（Triode AC Switch）・構造と動作・ゲートトリガモード１、ゲートトリガモード２・dV/dt耐性

（７）サイリスタ終端領域の電界緩和・ベベル終端（正ベベルと負ベベル）

（８）サイリスタ用ウエハと不純物ドーピング

（注）以下の本を参考に本資料を作成した。B. Jayant Baliga, “Fundamentals of Power Semiconductor Devices,” Springer Science + Business Media, 2008.

サイリスタの概要

■サイリスタ（Thyristor）：SCR (Silicon Controlled Rectifier)

・AC パワー回路に使用（順方向と逆方向の高電圧ブロッキングが可能 ）・AC 電圧源の最初の半サイクル期間内で位相制御を行い、負荷への電力供給を行う・比較的に小さなゲート制御電流でオン（一旦オンすると、ゲート駆動電流無しでもオン状態を保つ。）・AC 回路の中で、逆バイアスになると自動的にオフ・高パワーレベルで使用（例えばブロッキング電圧: 8kV、オン電流: 5kA）、高電圧直流（HVDC）送電用・光トリガサイリスタを直列に接続して非常に高い電圧の送電（100 kV以上）に使用

■ＧＴＯ（Gate Turn-Off Thyristor）

■Ｔｒｉａｃ（Triode AC Switch）（双方向サイリスタ）

・DC パワー回路に使用・大きな逆ゲート駆動電流印加により、 DC パワー回路の電流をターンオフ・高速鉄道輸送用に使われる電車のモータ駆動→ IGBT に置き換った

4

・AC パワー回路に使用（順方向と逆方向の高電圧ブロッキングが可能 ）・AC 電圧源の両半サイクルにおける位相制御により、負荷（家電製品）へ電力供給を行う・負荷へ電力供給する Triacの動作効率は、サイリスタに比べて良い・ターンオン期間に発生する EMIにより Triacは使われなくなり、IGBT に置き換わった

（１）サイリスタの概要

サイリスタの回路記号

5

サイリスタ

ＧＴＯ

Ｔｒｉａｃ

Ｋ：カソードＡ：アノード

Ｋ

Ｔ１

ＫＫ

Ｋ

Ｋ Ｋ

Ａ

Ｇ

ＡＡ

Ａ

ＡＡ

Ｇ Ｇ

ＧＧ

ＧＧ

Ｇ

Ｔ１

Ｔ２ Ｔ２

Ｇ：ゲート

サイリスタの構造

Distance (Linear scale)

Do

pin

g C

on

cen

trat

ion

(Lo

g sc

ale)

アノード端子（Ａ）

カソード端子（Ｋ）

ゲート端子（Ｇ）

P+PN+ N-

N-ドリフト（ベース）

J1J3 J2

ND

xJK

NASNKS

NBS

xJAxJB

アノードカソード

P-ベース

アノードP+: ウエハ裏面からP型不純物拡散により形成カソードN+: ウエハ表面からN型不純物拡散により形成P-ベース:ウエハ表面からP型不純物拡散により形成

J1: P+アノードとN-ドリフトの接合J2: P-ベースとN-ドリフトの接合

⇒順方向と逆方向で高耐圧達成⇒エッジターミネーションで正と負のベベルを使用可能（耐圧低下抑制）

傾斜型接合の形成⇒ P型不純物（Ga, Al： Bより大きな拡散係数）⇒ Ga: P+アノード形成（∵高い個体の溶解度）⇒ Al: P-ベース形成（∵低い個体の溶解度）

（P-ベースとN-ドリフトの接合で負ベベル形成）

傾斜型接合

6

構造と動作（２）サイリスタ（Thyristor）

サイリスタの出力特性

オン状態

順方向ブロッキング状態

逆方向ブロッキング状態

BVR

BVF

■アノードに負バイアス印加

■アノードに正バイアス印加

⇒ J1とJ3: 逆バイアス、J2: 順バイアス⇒逆バイアスは主にJ1に掛かる⇒逆ブロッキング電圧はN-ドリフト領域の厚みとドーピング濃度から決まる

（オープンベーストランジスタブレークダウン電圧）

⇒ J1とJ3: 順バイアス、J2: 逆バイアス⇒順バイアスは主にN-ドリフト領域に掛かる

7

ゲートにトリガー信号が入った場合のトランジション

サイリスタの等価回路

8

P+

P

N+

N-

J1

J3

J2

P

N-

Ｋ

Ｇ

Ａ

Ｋ

Ｇ

Ａ

ＰＮＰトランジスタ

ＮＰＮトランジスタ

IK

IG

IK

IG

IA

IA

ゲート電流IGを印加（トリガー電流）

■サイリスタの動作（オフ→オン）

ＰＮＰ

ＮＰＮ

J3を順方向バイアス（N+カソードからPベースへ電子が注入）→ NPNトランジスタのベース電流が流れる→ NPNトランジスタがオン→ PNPトランジスタのベース電流が流れる→ PNPトランジスタがオン

正帰還（安定したオン状態：IGは不要）

オン状態の電流はオン電圧（アノードとカソード間の電圧）と共に指数関数的に増大（PiNダイオードの特性に類似）

■サイリスタの動作（オン→オフ）

アノードに逆バイアス（負電圧）を印加

一旦サイリスタがオフ状態になるとアノードに正電圧を印加してもオンしない。

ターンオフ期間にPiNダイオードと同様に逆回復過程がある。

サイリスタの位相制御

9

-15

-10

-5

0

5

10

15

-150

-100

-50

0

50

100

150

0 2 4 6 8 10 12 14 16 18

An

od

e C

urr

ent

(A)

An

od

e V

olt

age

(V)

Time (ms)

100 V-rms, f = 60 Hz, 抵抗負荷

アノード電圧

アノード電流

ゲートトリガー

■サイリスタは、AC 電圧源の最初の半サイクル期間内で位相制御を行い、負荷への電力供給を行う

■二番目の半サイクルの初めに、逆回復過程がある■その後、サイリスタは電流を流さないで、逆アノードバイアスを支持できる

逆回復過程

サイリスタによる AC 電源の位相制御の例

逆方向ブロッキング特性

10

P+PN+ N-

J1J3 J2

WN

Ｋ Ａ

IK IA空乏領域

E(y)

E(y) WD

WD

y

y

■アノードに負電圧印加

J1とJ3逆バイアス、J2順バイアス

ほとんどの逆バイアスはJ1に掛かる（J3は比較的低電圧をサポート（<50V））

Em

Em

αPNPIK

IL

WN = WD

WN > WD

（２）WN = WDの場合のブレークダウン電圧 BVRT

（１）WN > WDの場合のブレークダウン電圧 BVPP

𝐵𝑉𝑃𝑃 = 5.34 × 1013𝑁𝐷 𝑁𝐷(cm−3)𝐵𝑉𝑃𝑃(V)

Em → Ec（臨界電界）の場合（アバランシェブレークダウン）

(ND)

リーチスルー

但し、この場合、Em < Ec

J1からの空乏領域がJ2 に到達するとJ2から空乏領域に正孔が注入しブレークダウンに至る

（リーチスルーによるブレークダウン）

𝐵𝑉𝑅𝑇 =𝑞𝑁𝐷2휀𝑠

𝑊𝑁2

（注）実際のブレークダウン電圧は（１）と（２）の間にある。

𝑙

ブロッキング特性

逆方向ブロッキング時の実際のブレークダウン電圧

11

𝐼𝐴 = 𝛼𝑃𝑁𝑃𝐼𝐾 + 𝐼𝐿 = 𝐼𝐾 𝐼𝐴 =𝐼𝐿

1 − 𝛼𝑃𝑁𝑃

𝛼𝑃𝑁𝑃 = 𝛾𝐸𝛼𝑇 𝑃𝑁𝑃𝑀 = 1

𝛼𝑇 =1

cosh Τ𝑙 𝐿𝑝𝑙 = 𝑊𝑁 −

2휀𝑠 𝑉𝐴𝑞𝑁𝐷

𝑀 =1

1 − Τ𝑉𝐴 𝐵𝑉𝑃𝑃,𝐴𝑛

γE（≒1）: J2における正孔の注入効率

αPNP: PNPトランジスタのベース接地電流利得

αT: ベース輸送ファクター(1)

M: キャリア増倍係数

LP: N-ドリフト領域の正孔の拡散長

(1) 到達率またはベース輸送効率とも言われている。

■オープン・ベース・トランジスタ・ブレークダウン電圧

・電流の関係式（ブロッキング状態）

・ブレークダウンの条件（IA = ∞)

VA: アノードへ印加された逆バイアス

εs: 半導体の誘電率

q: 電子の電荷の大きさ

n: P+/N接合の場合6

N-ドリフト領域に広がる空乏層幅

IL: 空乏領域内でキャリア発生によるリーク電流

ブレークダウン条件を満たすVAがブレークダウン電圧アノード電圧|VA|増大すると

→ N-ドリフト領域の幅 が短くなり、αTが大きくなる。→ Mが大きくなる。

𝑙

BVPP,A: J1接合のアバランシェブレークダウン電圧

Ｎ-ドリフト領域のドーピング濃度と幅の最適化

12

0

100

200

300

400

500

2E+13 3E+13 4E+13 5E+13 6E+13 7E+13

Dri

ft R

egio

n W

idth

(μ

m)

Drift Region Doping Concentration (cm-3)

0

1000

2000

3000

4000

200 250 300 350 400 450 500Op

en-B

ase

Bre

akd

ow

n V

olt

age

(V)

Drift Region Width (μm)

逆方向ブロッキング電圧とドリフト領域幅の関係 ドリフト領域幅とドーピング濃度との関係

5×1013 cm-3

7×1013 cm-3

3×1013 cm-3

最小値

逆方向ブロッキング電圧: 2000 V 逆方向ブロッキング電圧: 2000 V

（ライフタイム τ = 10 μsとして計算）

αT増大に起因

M増大に起因

最適設計→ドリフト領域幅が最小になる箇所（ドリフト領域幅287μm、ドーピング濃度4.6×1013 cm-3）（注）逆方向ブロッキング電圧は温度依存性あり

温度上昇→αT増大（∵少数キャリアライフタイム増大）、M低下（∵インパクトイオン化低減）（一般に主モード）

→逆ブロッキング電圧上昇

（但し、空乏領域内での少数キャリアの発生と中性領域内での少数キャリアの拡散によるリーク電流が温度と共に増大するため、低い温度では逆ブロッキング電圧は温度と共に上昇するが、高い温度では低下する。（ブロッキング電圧を一定のコレクタ電流で定義した場合））

ND

順方向ブロッキング特性

13

P+PN+ N-

J1J3 J2

WN

Ｋ Ａ

IK IA

空乏領域

E(y)

E(y)WDN

WDP

y

y

Em

Em

αPNPIA

IL

P-ベースリーチスルー

αNPNIK

WP

WDN

■アノードに正電圧印加

P-ベース濃度が低い場合

J1とJ3順バイアス、J2逆バイアス

ほとんどの逆バイアスはJ2に掛かる

（２） N-ドリフト領域がリーチスルーした場合のブレークダウン電圧BVRT,N

（１） P-ベース領域がリーチスルーした場合のブレークダウン電圧 BVRT,P

𝐵𝑉𝑅𝑇,𝑃 =𝑞

2휀𝑠

𝑁𝐴𝑃 𝑁𝐴𝑃 + 𝑁𝐷𝑁𝐷

𝑊𝑃2

𝐵𝑉𝑅𝑇,𝑁 =𝑞𝑁𝐷2휀𝑠

𝑊𝑁2

(ND)(NAP)

但し、この場合、Em < Ec

（注）実際のブレークダウン電圧は（１）と（２）の間にある。

𝑙

順方向ブロッキング時の実際のブレークダウン電圧

14

𝐼𝐴 = 𝛼𝑁𝑃𝑁𝐼𝐾 + 𝛼𝑃𝑁𝑃𝐼𝐴 + 𝐼𝐿 = 𝐼𝐾 𝐼𝐴 =𝐼𝐿

1 − 𝛼𝑁𝑃𝑁 − 𝛼𝑃𝑁𝑃

𝛼𝑁𝑃𝑁 + 𝛼𝑃𝑁𝑃 = 𝛾𝐸𝛼𝑇 𝑁𝑃𝑁 + 𝛾𝐸𝛼𝑇 𝑃𝑁𝑃 𝑀 = 1

𝛼𝑇 =1

cosh Τ𝑙 𝐿𝑝𝑙 = 𝑊𝑁 −

2휀𝑠𝑉𝐴𝑞𝑁𝐷

𝑀 =1

1 − Τ𝑉𝐴 𝐵𝑉𝑃𝑃,𝐵𝑛

■オープン・ベース・トランジスタ・ブレークダウン電圧

・電流の関係式（ブロッキング状態）

・ブレークダウンの条件（IA = ∞)

N-ドリフト領域に広がる空乏層幅

αNPN: NPNトランジスタのベース接地電流利得

順方向ブロッキング電圧＜逆方向ブロッキング電圧

BVPP,B: J2接合のアバランシェブレークダウン電圧

n: P+/N接合の場合6

ブレークダウン条件を満たすVAがブレークダウン電圧VA が増大すると

→ PNPトランジスタ: αTが大きくなる。 γE≒1→ NPNトランジスタ: γEとαTはVA依存性ほとんどなし

Ｎ-ドリフト領域のドーピング濃度と幅の最適化

15

0

1000

2000

3000

4000

200 250 300 350 400 450 500 550 600

Op

en-B

ase

Bre

akd

ow

m V

olt

age

(V)

Drift Region Width (μm)

0

100

200

300

400

500

600

2E+13 3E+13 4E+13 5E+13 6E+13 7E+13

Dri

ft R

egio

n W

idth

(μ

m)

Drift Region Doping Concentration (cm-3)

順方向ブロッキング電圧とドリフト領域幅の関係

5×1013 cm-3

7×1013 cm-3

3×1013 cm-3

順方向ブロッキング電圧: 2000 V

（ライフタイム τ = 10 μs, NPNトランジスタの αNPN = 0.65 として計算）

最小値

順方向ブロッキング電圧: 2000 V

PNPトランジスタのαT増大に起因

M増大に起因

最適設計→ドリフト領域幅が最小になる箇所（ドリフト領域幅435μm、ドーピング濃度5.5×1013 cm-3）

（注）順方向ブロッキング電圧は温度依存性あり

温度上昇→αT増大（∵少数キャリアライフタイム増大）、M低下（∵インパクトイオン化低減）（一般に主モード）

→順方向ブロッキング電圧上昇

（但し、順方向ブロッキング電圧は、温度上昇により増大するリーク電流によってデバイスにターンオンが発生するところまで上昇するが、その温度より温度が上昇すると、順方向ブロッキング電圧は急激に低下する。）

ND

カソード短絡構造（順方向ブロッキング時のリーク電流）

16

P-ベース領域

N+ N+N+

WKS

RBS

N-ドリフト領域

ゲート カソード

アノード

P+アノード

J2

IL

カソード短絡

■カソード短絡

→ 順方向ブロッキング時のリーク電流 IL

により発生する P-ベース抵抗 RBSの電圧降下を低減

→ N+カソードからの電子注入を抑制→ 順方向ブロッキング時の

NPNトランジスタの利得低下に有効（耐圧低下の抑制）

カソード短絡構造の等価回路

17

P-ベース領域

RBS

N-ドリフト領域

カソード

N+

IES

IE

IC

IS

カソード短絡

RBS

IES

IE

IC

IS

E

B

C

NPN

J2

A点

A点: N+エミッタの中心位置等価回路

(E)

(B)

(C)

ＮＰＮトランジスタの利得（カソード短絡構造）

18

■エミッタ電流 IE

𝐼𝐸 = 𝐼𝑂 𝑒 Τ𝑞𝑉𝐵𝐸 𝑘𝑇 − 1IO: 飽和電流q: 電子の電荷の大きさDn: 電子の拡散係数np0: P-ベース領域の平衡状態の電子密度Ln: P-ベース領域の電子の拡散長A: エミッタ-ベース接合面積VBE: A点のエミッタ-ベース接合

を横切る順方向バイアスk: ボルツマン定数T: 絶対温度αNPN: NPNトランジスタのベース接地電流利得αNPN,S: エミッタ短絡状態におけるNPNトランジスタの

ベース接地電流利得

𝐼𝑂 =𝑞𝐷𝑛𝑛𝑝0𝐿𝑛

𝐴

■エミッタ端子（カソード）に流れる全電流 IES

𝐼𝐸𝑆 = 𝐼𝐸 + 𝐼𝑆 = 𝐼𝑂 𝑒 Τ𝑞𝑉𝐵𝐸 𝑘𝑇 − 1 +𝑉𝐵𝐸𝑅𝐵𝑆

■ベース接地電流利得（エミッタ短絡状態）

𝛼𝑁𝑃𝑁,𝑆 =𝐼𝐶𝐼𝐸𝑆

= 𝛼𝑁𝑃𝑁𝑒 Τ𝑞𝑉𝐵𝐸 𝑘𝑇 − 1

𝑒 Τ𝑞𝑉𝐵𝐸 𝑘𝑇 − 1 + Τ𝑉𝐵𝐸 𝐼𝑂 𝑅𝐵𝑆

𝛼𝑁𝑃𝑁 =𝐼𝐶𝐼𝐸

0

0.2

0.4

0.6

0.8

1

1E-03 1E-02 1E-01 1E+00 1E+01 1E+02

Cu

rren

t G

ain

αN

PN

,S

Current IES (A)

0

0.1

0.2

0.3

0.4

0.5

0.6

0 0.2 0.4 0.6 0.8 1

Cu

rren

t (A

)

Emitter-Base Potential (V)

ＮＰＮトランジスタの電流成分と利得（カソード短絡構造の効果）

19

IES

IE

IS

αNPN

各電流（IES, IE, IS）のVBE依存性 電流利得αNPN,SのIES依存性

VBE < 0.6V： IESはISで決まる→ 全てのコレクタ電流はP-ベース領域を流れる

VBE > 0.7V： IESはIEで決まる→ エミッタ電流が急激に増大する

IES小→ αNPN,Sは非常に小さい→ 順方向ブロッキング耐性向上に寄与

（順方向ブロッキング耐性が逆方向ブロッキング耐性に近くなる）

IES大→ αNPN,SはαNPNに近づく→ オン状態の正帰還(Regenerative action)維持に寄与（ラッチアップし易くなる）

オン開始リーク電流（カソード短絡）（１）

20

P-ベース領域

RBS

N-ドリフト領域

N+

IB(x)

カソード短絡

J2

WKS/2

P+アノード

dxx

A B

JL JL JL JL JL

J3

■ P-ベース領域内の小セグメント dx 内に集められる電流 dIB

𝑑𝐼𝐵 = 𝐽𝐿𝑍𝑑𝑥 Z: 左図デバイスの垂直方向の幅

■ P-ベース内の x を流れる電流 IB(x)

𝐼𝐵 𝑥 = න0

𝑥

𝐽𝐿𝑍𝑑𝑥 = 𝐽𝐿𝑍𝑥

■ P-ベース領域内の厚さ dx の抵抗

𝑑𝑅𝐵𝑆 =𝜌𝑆𝐵𝑍𝑑𝑥 ρSB: N+下P-ベース領域のシート抵抗

■ P-ベース領域の電圧降下（A-B間）

𝑑𝑉𝐵 𝑥 = 𝐼𝐵 𝑥 𝑑𝑅𝐵𝑆 = 𝐽𝐿𝜌𝑆𝐵𝑥𝑑𝑥

■上記小セグメントの電圧降下 dVB(x)

𝑉𝐵 𝐴 = න0

Τ𝑊𝐾𝑆 2

𝑑𝑉𝐵𝑑𝑥 = 𝐽𝐿𝜌𝑆𝐵𝑊𝐾𝑆

2

8

N+カソードの中心

（順方向ブロッキング時に均一なリーク電流発生を仮定）

オン開始リーク電流（カソード短絡）（２）

21

𝐽𝐿,𝑚𝑎𝑥 =8𝑉𝑏𝑖

𝜌𝑆𝐵𝑊𝐾𝑆2

𝐼𝐿,𝑚𝑎𝑥 = 𝐽𝐿,𝑚𝑎𝑥𝑍𝑊𝐾𝑆

2=

4𝑉𝑏𝑖𝑍

𝜌𝑆𝐵𝑊𝐾𝑆

Vbi (～0.8V): ビルトイン電位（N+カソードとP-ベース間）

■サイリスタがオンを開始するリーク電流密度

■サイリスタがオンを開始するリーク電流

◇温度を上昇させても順方向ブロッキング耐圧を高く保持する場合→低いρSBを使用→N+カソード長WKSを短くする

カソード短絡の表面形状

22

カソード短絡

カソードメタル

デッドゾーン

D

d

DZ

カソード短絡の正方形配列

■リーク電流によりP-ベース領域内に発生する最大順方向バイアス（カソード短絡が正方形配列の場合）

𝑉𝐵,𝑚𝑎𝑥 = 𝐽𝐿𝜌𝑆𝐵𝐴𝑆

𝐴𝑆 =1

16𝑑2 + 𝐷2 2ln

𝐷

𝑑− 1

■デッドゾーン：サイリスタとして正帰還動作（Regenerative action）が機能しない領域

■カソード短絡によってN+カソードが実質的に消失する部分の割合

𝐹𝑆 =𝜋

4

𝐷𝑍𝐷

2

カソード短絡を近づけて配列すると、伝導に寄与する領域（N+エミッタ領域）が狭くなるため、オン電圧が上昇する

0

0.2

0.4

0.6

0.8

1

0 200 400 600 800 1000

Max

imu

m B

ase

Vo

ltag

e V

B,m

ax(V

)

Space D (μm)

カソード短絡スペース D と VB,maxとの関係

23

d (μm)

10

2550

JL = 1 A/cm2

ρSB = 500 Ω/□

例えば、d = 25 μm、VB,max < 0.5 Vにする場合→ D < 550 μmにする（リーク電流でオンしない条件）

（ D = 550 μmで、DZ = 100 μmの場合、 FS = 0.026（2.6％））

順方向伝導特性

24

VAS

IF

vAVF

IH

iA

オン状態

ゲートトリガーによる遷移

順方向ブロッキング状態

VAS: アノード供給電圧

IH: 保持（ホールド）電流

■順方向ブロッキング状態からのオン開始

(1) ゲートトリガー電流印加(2) NPNトランジスタの電流利得上昇(3) NPNとPNPトランジスタの合成利得が再生アクション（Regenerative action）の保持を達成

(4) オン状態（iAが IH 以上）（順方向伝導特性はPiNダイオードと類似：ドリフト領域に伝導度変調発生）

(5) iAが IH以下になるとオフ

iA: アノード電流

vA: アノード電圧

オン状態の特性

ゲートトリガー後のサイリスタ内部の動作

25

ゲートトリガー後のサイリスタ内部の動作（正帰還動作 (Regenerative action) のメカニズム）

（１）少数キャリアの注入が順方向バイアスの掛かっているJ1（P+アノードとN-ベース（ドリフト））接合とJ3（N+カソードとP-ベース）接合で発生

（２）P+アノード領域からN-ベース領域へ注入する正孔が、N-ベース領域を拡散し、J2（N-ベースとP-ベース）接合に集められる

（３）集められた正孔がP-ベース領域に入ると、NPNトランジスタのベース電流になる（４）そのベース電流により、N+カソード領域からP-ベース領域へ電子の注入が促進される（５）その電子はP-ベース領域を拡散し、J2に集められる（６）集められた電子がN-ベース領域に入ると、PNPトランジスタのベース電流になる（７）そのベース電流により、P+アノード領域からN-ベース領域へ正孔の注入が促進される

ゲートトリガー後、サイリスタがオン状態に入ると、外部からのゲート駆動電流が無くても、上記（２）から（７）までの正帰還の動作（Regenerative action）により、アノード電流が維持される

オン状態のキャリア分布

26

P+ P N+N-ドリフト

J1 J3J2

ＫＡ

WN WP

2d

ND

NAB

n p

n=p

np

n0P+p0N+

キャリア密度（対数）

オン状態

■ J1, J2, J3の各接合は順方向バイアス（N-ドリフト領域とP-ベース領域で伝導度変調）

■ AK間の正味の電圧降下→ （J1とJ3を横切る電圧降下）ー（J2を横切る電圧降下）

■キャリア分布はPiNダイオードと類似

𝑛 𝑥 = 𝑝 𝑥 =𝜏𝐻𝐿𝐽𝐴2𝑞𝐿𝑎

cosh Τ𝑥 𝐿𝑎sinh Τ𝑑 𝐿𝑎

−sinh Τ𝑥 𝐿𝑎2cosh Τ𝑥 𝐿𝑎

𝑑 =𝑊𝑁 +𝑊𝑃

2

La: 両極性拡散長τHL: 高レベルライフタイムJA: アノード電流密度

最小のオン電圧降下は、La = d の場合に起こる

典型的なオン電圧降下→ 約 1 V at JA = 100 A/cm2

x0

ゲートトリガー電流（１）（線形ゲート形状）

27

P+PN+ N-

J1J3 J2

Ｋ ＡαPNPIA

IL

αNPNIK

IK IA

空乏領域

IG

𝐼𝐴 = 𝛼𝑃𝑁𝑃𝐼𝐴 + 𝛼𝑁𝑃𝑁𝐼𝐾 + 𝐼𝐿

𝐼𝐾 = 𝐼𝐴 + 𝐼𝐺

𝐼𝐴 =𝛼𝑁𝑃𝑁𝐼𝐺 + 𝐼𝐿

1 − 𝛼𝑃𝑁𝑃 − 𝛼𝑁𝑃𝑁

カソード短絡がある場合のゲートトリガー電流

P-ベース領域

N+ N+N+

WKS

RBG

N-ドリフト領域

ゲート カソード

アノード

P+アノード

J2

WKG

𝛼𝑃𝑁𝑃 + 𝛼𝑁𝑃𝑁 = 1 → 𝐼𝐴= ∞

カソード短絡がある場合、上記条件でターンオンする前に右記条件でターンオンする

𝐼𝐺𝑅𝐵𝐺 = 𝐼𝐺𝜌𝑆𝐵𝑊𝐾𝐺

𝑍

IG

ゲート電流 IGによる電圧降下 IGRBGがビルトイン電位 Vbiを超えると、サイリスタはターンオンする

𝐼𝐺𝑇 =𝑉𝑏𝑖𝑍

𝜌𝑆𝐵𝑊𝐾𝐺

IGRBG>Vbiになると電子注入発生

IGT: ゲートトリガー電流

Ex. IGT/Z = 16 mA/cm at ρSB = 500 Ω/□, WKG =1 mm, Vbi = 0.8 V

Ｇ

Z: 断面に垂直方向のサイリスタ幅（線形サイリスタの場合）

ゲートトリガー電流（２）（円形ゲート形状）

28

rK1

rK2

P-ベース領域

N+ N+N+

RBG

N-ドリフト領域

ゲート

カソード

IG

カソード

ゲート

r dr

■セグメント dr内の抵抗 dRBG

𝑑𝑅𝐵𝐺 =𝜌𝑃𝐵𝑊𝑃

𝑑𝑟

2𝜋𝑟=𝜌𝑆𝐵2𝜋

𝑑𝑟

𝑟

ρPB: P-ベースの抵抗率Wp: N+下のP-ベースの厚み

■ P-ベース領域の抵抗

𝑅𝐵𝐺 = න𝑟𝐾1

𝑟𝐾2 𝜌𝑆𝐵2𝜋

𝑑𝑟

𝑟=𝜌𝑆𝐵2𝜋

ln𝑟𝐾2𝑟𝐾1

■ゲートトリガー電流 IGT

𝐼𝐺𝑇 =2𝜋𝑉𝑏𝑖

𝜌𝑆𝐵ln Τ𝑟𝐾2 𝑟𝐾1

Ex. IGT = 30 mA at ρSB = 500 Ω/□, rK1 = 0.3 cm, rK2 = 0.42 cm, Vbi = 0.8 V

（大面積サイリスタの典型的な値）

カソード短絡

保持電流

29

P-ベース領域RBS

N-ドリフト領域

N+

IB(x)

カソード短絡

J2

WKS/2

P+アノード

dxx

A B

JK

N+カソードの中心

JKJKJK

J3

JK: カソード電流密度

■カソードの中心から x の位置のベース電流

𝐼𝐵(𝑥) = 1 − 𝛼𝑁𝑃𝑁 𝐽𝐾𝑍𝑥

■ x の位置における dx を横切る電圧降下

𝑑𝑉𝐵 𝑥 = 𝐼𝐵 𝑥𝜌𝑆𝐵𝑍𝑑𝑥 = 1 − 𝛼𝑁𝑃𝑁 𝐽𝐾𝜌𝑆𝐵𝑥𝑑𝑥

■ A点の電圧

𝑉𝐵 𝐴 = න0

Τ𝑊𝐾𝑆 2

1 − 𝛼𝑁𝑃𝑁 𝐽𝐾𝜌𝑆𝐵𝑥𝑑𝑥 = 1 − 𝛼𝑁𝑃𝑁 𝐽𝐾𝜌𝑆𝐵𝑊𝐾𝑆

2

8

線形エミッタ短絡形状の保持電流解析

■保持電流（正帰還）が消失する条件 VB(A) < Vbi

■保持電流密度 JH

𝐽𝐻 =8𝑉𝑏𝑖

1 − 𝛼𝑁𝑃𝑁 𝜌𝑆𝐵𝑊𝐾𝑆2

JH: 温度上昇に伴い低下（∵ Vbiが低下し、ρSBが上昇するため）

（小さい JHは好ましい）

（注）ρSBを上げ、 を大きくすると JHは低下するが、サイリスタがターンオンするリーク電流が低下する（高温での順方向ブロッキング耐性を劣化させる）。

𝑊𝐾𝑆2

典型的な JH = 3.7 A/cm2 at ρSB=500Ω/□, WKS=1000 μm, αNPN=0.65, Vbi=0.8V

スイッチング特性

30

■スイッチオン→ゲート駆動電流

■ターンオン時に遅れが発生→ 正帰還のアクション（Regenerative action）に時間が掛かる（最初の正帰還はゲート端子周辺で発生）

→ ゲート端子周辺からの電流がサイリスタ全体へ広がるのに時間が掛かる

■ターンオフ時に遅れが発生→ オンのサイリスタ内の過剰キャリアを掃き出すのに時間が掛かる

スイッチング特性

ターンオン時間（１）

31

■ N+カソード領域からP-ベース領域へ注入された電子の拡散によるP-ベース通過時間（NPNトランジスタのベース）

𝑡𝑡,𝑁𝑃𝑁 =𝑊𝑃

2

2𝐷𝑛

Wp: P-ベースの厚みDn: 電子の拡散係数

■ P-ベースとN-ベース接合（J2）に電子が到達すると、P+アノード領域からN-ベース領域へ正孔が即座に注入される（∵ N-ベース領域の電荷中性保持のため）

■ P+アノード領域からN-ベース領域へ注入された正孔の拡散によるN-ベース通過時間（PNPトランジスタのベース）

𝑡𝑡,𝑃𝑁𝑃 =𝑊𝑁 −𝑊𝐷𝑁

2

2𝐷𝑝

WN: N-ベースの厚みWDN: N-ベース領域内の空乏層幅Dp: 正孔の拡散係数

典型的な tt,NPNは 50 ns

典型的な tt,PNPは 50 μs at WN = 350 μm

上記 tt,PNPは、アノード電圧 VA が空乏層にのみ掛かると仮定し、正孔がN-ベースの中性領域を拡散する場合の値

ターンオン時間（２）

32

・N-ベース領域の電界（伝導度変調あり） ENB

𝐸𝑁𝐵 =𝑉𝐴𝑊𝑁

VA: アノード電圧

・N-ベース領域の正孔のドリフト速度

𝑣𝑃 = 𝜇𝑃𝐸𝑁𝐵 =𝜇𝑃𝑉𝐴𝑊𝑁

・正孔のN-ベース通過時間

𝑡𝑡,𝑃𝑁𝑃 =𝑊𝑁

𝑣𝑃=

𝑊𝑁2

𝜇𝑃𝑉𝐴典型的な tt,PNPは 5 ns at WN = 350 μm, μp = 493 cm2/V/s, VA = 500 V

■伝導度変調がある場合の正孔のN-ベース通過時間（空乏領域は維持されず、VAはN-ベース領域全体に掛かる）（P+アノード領域からN-ベース領域へ過剰な正孔の注入とN+カソード領域からP-ベース領域へ過剰な電子の注入がある場合）

ドリフト速度による電子の通過時間は、拡散によるものより非常に短い

ターンオン時間（３）

33

（注）ここで、N-ベース領域とP-ベース領域内の再結合を無視できると仮定∵ターンオンの過渡時間がキャリアのライフタイムより相対的に短いため

・ターンオン期間にN-ベース領域内に蓄積される電子電荷密度 QSNの時間変化

𝑑𝑄𝑆𝑁𝑑𝑡

= 𝛼𝑁𝑃𝑁𝐽𝐾(𝑡) JK: カソード電流密度

∵電子はN+カソード（NPNトランジスタのエミッタ）から供給される

・ターンオン期間にP-ベース領域内に蓄積される正孔電荷密度 QSPの時間変化

JA: アノード電流密度

𝑑𝑄𝑆𝑃𝑑𝑡

= 𝛼𝑃𝑁𝑃𝐽𝐴 𝑡 + 𝐽𝐺∵正孔はP+アノード（PNPトランジスタのエミッタ）から供給される

JG: ゲート駆動電流密度

・NPNトランジスタのコレクタ電流密度と QSPとの関係

𝐽𝐶,𝑁𝑃𝑁 = 𝛼𝑁𝑃𝑁𝐽𝐾 𝑡 =𝑄𝑆𝑃𝑡𝑡,𝑁𝑃𝑁

tt,NPN: 正孔がNPNトランジスタのベースを通過する時間

・PNPトランジスタのコレクタ電流密度と QSNとの関係

tt,PNP: 電子がPNPトランジスタのベースを通過する時間𝐽𝐶,𝑃𝑁𝑃 = 𝛼𝑃𝑁𝑃𝐽𝐴 𝑡 =𝑄𝑆𝑁𝑡𝑡,𝑃𝑁𝑃

(1)

(4)

(3)

(2)

ターンオン時間（４）

34

・(1)と(3)式から以下の関係を得る

𝑑𝑄𝑆𝑁𝑑𝑡

=𝑄𝑆𝑃𝑡𝑡,𝑁𝑃𝑁

(5)

・(5)式の微分をとると以下になる

𝑑2𝑄𝑆𝑁𝑑𝑡2

=1

𝑡𝑡,𝑁𝑃𝑁

𝑑𝑄𝑆𝑃𝑑𝑡

(6)

・(6)式に(2)と(4)式を使うと以下の微分方程式になる

𝑑2𝑄𝑆𝑁𝑑𝑡2

−𝑄𝑆𝑁

𝑡𝑡,𝑁𝑃𝑁𝑡𝑡,𝑃𝑁𝑃=

𝐽𝐺𝑡𝑡,𝑁𝑃𝑁

(7)

・(7)式を解くと以下を得る

𝑄𝑆𝑁 𝑡 = 𝐽𝐺𝑡𝑡,𝑃𝑁𝑃 𝑒 Τ𝑡 𝑡𝑡,𝑁𝑃𝑁𝑡𝑡,𝑃𝑁𝑃 − 1 (8)

・(8)式を(4)式に代入するとアノード電流密度は以下になる

𝐽𝐴 𝑡 =𝐽𝐺

𝛼𝑃𝑁𝑃𝑒 Τ𝑡 𝑡𝑡,𝑁𝑃𝑁𝑡𝑡,𝑃𝑁𝑃 − 1

アノード電流は正帰還までの遅れ時間の後、指数関数的に増大する

(9)

■アノード電流密度のライズタイム tRは以下になる（JAが JA,SSに到達するまでの時間）

𝑡𝑅 = 𝑡𝑡,𝑁𝑃𝑁𝑡𝑡,𝑃𝑁𝑃ln𝛼𝑃𝑁𝑃𝐽𝐴,𝑆𝑆

𝐽𝐺+ 1 (10)

JA,SS: オン状態の定常状態におけるアノード電流密度

tRはNPNとPNPの各トランジスタを通過するキャリアの通過時間で決定される

１次元サイリスタのターンオン過渡波形

35

0

20

40

60

80

100

120

0 1 2 3 4 5 6 7

An

od

e C

urr

ent

Den

sity

(A

/cm

2)

Time (μs)

VA (V)

100

500

10

N-ベース幅： 350 μm

耐圧： 2000 V

ライフタイム： τp0 = τn0 = 10 μs

ターンオン時のアノード電流密度の過渡波形

正孔の通過時間（ N-ベース）：VA = 10 V → 44 μs （拡散依存）VA = 100 V → 25 ns （ドリフト依存）VA = 500 V → 5 ns （ドリフト依存）

P-ベース幅： 15 μm

ライズタイム：VA = 10 V → 5.7 μs （拡散依存）VA = 100 V → 0.13 μs （ドリフト依存）VA = 500 V → 0.06 μs （ドリフト依存）

電子の通過時間（ P-ベース）： 40 ns

オン開始時のゲート電極周りからその周辺への電流広がり

36

広がり速度（Spreading velocity）：典型的なサイリスタで約 5000 cm/s

■電流広がり：オンしている位置からオフしている位置へのキャリアの拡散

𝜕𝛿𝑛(𝑥, 𝑡)

𝛿𝑡= 𝐷𝑛

𝜕2𝛿𝑛(𝑥, 𝑡)

𝜕𝑥2δn:過剰電子密度

𝛿𝑛(𝑥, 𝑡) =𝑛(0, 𝑡)

2 𝜋𝐷𝑛𝑡𝑒 Τ−𝑥2 4𝐷𝑛𝑡 n(0,t): x=0 での電子密度

再結合を無視する（∵ ライフタイムはターンオン過渡期間よりはるかに大きいため）

・N-ベース領域内の過剰電子密度の拡散方程式

・上記拡散方程式の解（ガウス分布）

𝐽𝐴(0, 𝑡) = 𝑞𝜇𝑝𝑝 0, 𝑡 + 𝑞𝜇𝑛𝑛 0, 𝑡 𝐸𝑁𝐵

ENB: 伝導度変調のあるN-ベース領域の電界

・N-ベース領域方向（y-方向）に流れるアノード電流（ドリフト成分）

∵ 𝐸𝑁𝐵=𝑉𝐴𝑊𝑁

, 𝑛 = 𝑝 ∵高レベル注入

𝑛 0, 𝑡 =𝐽𝐴(𝑡)𝑊𝑁

𝑞 𝜇𝑝 + 𝜇𝑛 𝑉𝐴

𝛿𝑛(𝑥, 𝑡) =𝐽𝐺𝑊𝑁 𝑒 Τ𝑡 𝑡𝑡,𝑁𝑃𝑁𝑡𝑡,𝑃𝑁𝑃 − 1

2𝑞 𝜇𝑝 + 𝜇𝑛 𝑉𝐴𝛼𝑃𝑁𝑃 𝜋𝐷𝑛𝑡𝑒 Τ−𝑥2 4𝐷𝑛𝑡

・x=0における電子密度

過剰電子密度 δn(x,t)

N-ベース内の電子密度→ δn(x,t)とND（N-ベース内のドナー濃度）の和

x=0 → ゲート電極近傍のカソード端

ターンオン過程における電子分布

37

𝑁𝑂𝑁 =𝐽𝐺𝑊𝑁 𝑒 Τ𝑡 𝑡𝑡,𝑁𝑃𝑁𝑡𝑡,𝑃𝑁𝑃 − 1

2𝑞 𝜇𝑝 + 𝜇𝑛 𝑉𝐴𝛼𝑃𝑁𝑃 𝜋𝐷𝑛𝑡𝑒 ൗ−𝑥𝑂𝑁

2 4𝐷𝑛𝑡

𝑋𝑂𝑁 = 4𝐷𝑛𝑡 ln𝐽𝐺𝑊𝑁 𝑒 Τ𝑡 𝑡𝑡,𝑁𝑃𝑁𝑡𝑡,𝑃𝑁𝑃 − 1

2𝑞𝑁𝑂𝑁 𝜇𝑝 + 𝜇𝑛 𝑉𝐴𝛼𝑃𝑁𝑃 𝜋𝐷𝑛𝑡

1E+13

1E+14

1E+15

1E+16

1E+17

0 200 400 600 800 1000

Ele

ctro

n C

on

cen

trat

ion

(cm

-3)

Distance (x) (μm)

VA = 10 V

２次元サイリスタのターンオン期間の電子分布

N-ベース幅： 350 μm

Time (μs)

32

1

54

6

■オン領域の幅 XON （固定値 NONに達した箇所までをオン領域）

■オン領域の広がり速度

およそ 100 μm/1 μs → 1×104 cm/s

■電子密度の固定値 NONと距離 XONの関係

ND

ゲート設計（典型的なゲートレイアウト）

38

（１） ターンオンは最初ゲート電極端で発生し、カソード電極全体に広がる

（２） アノード電流が急増する（大きなdIA/dt）場合、ゲート電極端での電流密度が上昇する

（３） この場合、アノード電圧が高い状態にあると、ゲート電極端の電力消費が大きくなり、破壊に至る可能性がある

■ターンオン過程初期のアノード電流密度を下げることが必要

■ターンオンが発生するゲート端周辺を拡大する

（但し、ゲート周辺の増大に伴い、ターンのためのゲート電流は増大する）典型的なサイリスタのゲート設計

（他に螺旋形状あり）

Ｇ

Ｋ

■ターンオンの過程

（ウエハ）

延長ゲート

増幅ゲート (Amplifying Gate) 設計

39

■ Amplifying Gate Thyristor

（２）dIA/dt能力（耐性）を改善

P-ベース領域

N+ N+

RBM

N-ドリフト領域

ゲート

IG

カソードゲート

r dr

カソード短絡

増幅ゲート

RBA

N+IAG

rSM

rKA

rSA

rKM

RBMIG

RBA

IAG

等価回路

Ｇ

Ｋ

Ａ

増幅ゲート

サイリスタ

主サイリスタ

（１）ゲート駆動電流により最初に増幅ゲートサイリスタがオン

（２）そのサイリスタを流れる電流がゲート駆動電流に加わり、主サイリスタがオン

（１）ゲート駆動電流低減

（１）延長ゲート電極は増幅ゲートに接続される

（２）増幅ゲート電極はカソードにもゲートにも接続されない

（３）増幅ゲート電極はN+/P-ベース接合をオーバーラップする（ゲート電極と反対側）

■ターンオン動作

注意

カソード

増幅ゲートサイリスタのトリガー電流

40

𝑑𝑅𝐵 =𝜌𝑃𝐵𝑑𝑟

2𝜋𝑟𝑊𝑃=𝜌𝑆,𝑃𝐵2𝜋

𝑑𝑟

𝑟

■ N+カソード下P-ベースの半径 r の箇所の dr分の抵抗

ρPB: P-ベース領域の抵抗率ρS,PB: P-ベース領域のシート抵抗WP: N+カソード下P-ベース領域の厚み

■増幅ゲートサイリスタのN+カソード下P-ベース領域の抵抗

𝑅𝐵𝐴 = න𝑟𝐾𝐴

𝑟𝑆𝐴

𝑑𝑅𝐵 =𝜌𝑆,𝑃𝐵2𝜋

ln𝑟𝑆𝐴𝑟𝐾𝐴

■主サイリスタのN+カソード下P-ベース領域の抵抗

𝑅𝐵𝑀 = න𝑟𝐾𝑀

𝑟𝑆𝑀

𝑑𝑅𝐵 =𝜌𝑆,𝑃𝐵2𝜋

ln𝑟𝑆𝑀𝑟𝐾𝑀

𝑟𝑆𝐴𝑟𝐾𝐴

>𝑟𝑆𝑀𝑟𝐾𝑀

■増幅ゲートサイリスタが主サイリスタより先にターンオンする条件

𝐼𝐺𝑇 =2𝜋𝑉𝑏𝑖

𝜌𝑆,𝑃𝐵ln Τ𝑟𝑆𝐴 𝑟𝐾𝐴

■ゲートトリガー電流（増幅ゲートサイリスタが始めにターンオン）

Ex. ρS,PB = 500 Ω/□, Vbi = 0.8 V, rSA/rKA = 1.1（rSA =0.55 cm, rKA = 0.5 cm）

→ IGT = 105 mA

dV/dt耐性

41

P-ベース領域RBS

N-ドリフト領域

N+

カソード短絡

J2

WKS/2

P+アノード

A B

JD JD JD JD JD

J3

N+カソードの中心

JD

WDN空乏領域CJ

■アノード電圧の時間変化 dV/dtが大きいと逆バイアスされた空乏容量に大きな変位電流が流れる。→ この変位電流はゲート駆動電流として振る舞い、外部からのゲート駆動電流が無くてもサイリスタがターンオンする場合がある。

→ ターンオンするとサイリスタの破壊に繋がる。

JD,max：サイリスタをターンオンさせる変位電流密度

∵ 𝐽𝐷,𝑚𝑎𝑥= 𝐶𝐽𝑑𝑉

𝑑𝑡𝑚𝑎𝑥

, 𝐽𝐷,𝑚𝑎𝑥 =8𝑉𝑏𝑖

𝜌𝑆𝐵𝑊𝐾𝑆2

𝑑𝑉

𝑑𝑡𝑚𝑎𝑥

=8𝑉𝑏𝑖

𝐶𝐽𝜌𝑆𝐵𝑊𝐾𝑆2

∵ 𝐶𝐽=휀𝑠𝑊𝐷𝑁

=𝑞휀𝑠𝑁𝐷

2 𝑉𝐴 + 𝑉𝑏𝑖

𝑑𝑉

𝑑𝑡𝑚𝑎𝑥

=8𝑉𝑏𝑖

𝜌𝑆𝐵𝑊𝐾𝑆2

2 𝑉𝐴 + 𝑉𝑏𝑖𝑞휀𝑠𝑁𝐷

■サイリスタをターンオンさせるアノード電圧の時間変化

A点の電位が Vbiに到達

■ (dV/dt)maxはρSBを小さくWKSを小さくすると上昇する（但し、保持電流と低ゲート駆動電流は増加）：トレードオフの関係■ (dV/dt)maxはVAを低下させ、温度を上昇（Vbi低下、ρSB上昇）させると低下する

1E+02

1E+03

1E+04

1E+05

0 500 1000 1500 2000

(dV

/dt)

Cap

abili

ty (

V/μ

s)

Cathode Width (μm)

dV/dt耐性のカソード幅依存性（VAパラメータ）

42

0

10010

VA (V)N-ベースドーピング濃度：5×1013 cm-3

P-ベースシート抵抗： 348 Ω/□

Ex. dV/dt≒ 1000 V/μs （典型的な値）at カソード幅WKS = 1000 μm, VA = 0 V

VA = 0 V での dV/dt耐性が最も低い

1E+01

1E+02

1E+03

1E+04

0 500 1000 1500 2000

(dV

/dt)

Cap

abili

ty (

V/μ

s)

Cathode Width (μm)

dV/dt耐性のカソード幅依存性（温度パラメータ）

43

T (K)300

400

500

N-ベースドーピング濃度：5×1013 cm-3

P-ベースシート抵抗： 348 Ω/□

Ex. dV/dt≒ 200 V/μsat カソード幅WKS = 1000 μm, T = 500 K

VA = 0 V

温度上昇に伴い dV/dt耐性は低下する

AC動作最大周波数

44

𝑣(𝑡) = 𝑉𝑀 sin 2𝜋𝑓𝑡

𝑓𝑚𝑎𝑥 =1

𝜋𝑉𝑀𝜌𝑆𝐵𝑊𝐾𝑆2

32𝑉𝑏𝑖3

𝑞휀𝑠𝑁𝐷

𝑑𝑉

𝑑𝑡𝑚𝑎𝑥

= 2𝜋𝑓𝑉𝑀

1E+04

1E+05

1E+06

1E+07

0 500 1000 1500 2000

Max

imu

m O

per

atin

g Fr

equ

ency

(H

z)

Cathode Width (μm)

■アノードにAC電圧印加

■ AC電圧の最大変化

𝑓𝑚𝑎𝑥 =Τ𝑑𝑉 𝑑𝑡 𝑚𝑎𝑥

2𝜋𝑉𝑀

■ AC電圧の最大変化に対応する周波数

■ Τ𝑑𝑉 𝑑𝑡 𝑚𝑎𝑥でターンオンしない最大周波数 （VA = 0)

VM = 500 V

ND (cm-3)

5 × 1013

1 × 1014

2 × 1014

NDの上昇に伴い dV/dt耐性は低下する

（注）サイリスタのリバースリカバリ（逆回復）がスローであるため、サイリスタは上図のような高周波では動作しない。

（サイリスタの動作周波数はリバースリカバリ特性で限定される。）

Peri

od

(μ

s)1

10

100

0.1

逆回復特性で限定される最大動作周波数

45

0

500

1000

1500

2000

0 50 100 150 200

Max

imu

m O

per

atin

g Fr

equ

ency

(H

z)

High Level Lifetime τHL (μs)

𝑓𝑚𝑎𝑥 =1

12𝜏𝐻𝐿

（１）逆回復過程に掛かる典型的な時間は、高レベルライフタイム τHLの3倍である。

（２）dV/dt起因のターンオンを避けるには、正弦波の1/4周期内に逆回復過程を終了させることが好ましい。

（負の半周期間に逆回復過程が終了していないと、次の正の電圧に切り替わった時にターンオンする場合があり、制御できなくなる（或いはデバイスが破壊する）可能性がある。また、サイリスタの逆回復過程はPiNダイオードのそれと同様である。）

（１）と（２）→ 逆回復特性で限定される最大動作周波数

■耐圧 2000 V クラスのサイリスタの τHLは100 μs程度を要求される。→ この場合の最大動作周波数は 1 kHz 以下になる。

ターンオフ過程

46

■正弦波の第一サイクル（正）から第二サイクル（負）に入ると以下の現象が起こる。→ P+アノード/N-ベース接合 J1が逆電圧をサポートできるようになるまで、ほぼ一定の dI/dtで逆方向にアノード電流が流れる。

→ 一旦、J1が逆バイアスされると、アノード電流は指数関数の形で低下する。（PiNダイオードの逆回復過程に似ている。）

光トリガサイリスタ（光サイリスタ）

47

→ 光ファイバーを使ってサイリスタをターンオンさせる→ 発光源にGaAs/GaAlAsヘテロ接合レーザ（波長：820-900 nm）を使う→この波長の光は、Si中に10-50 μm浸透する→この光が、フォワードブロッキング時に逆バイアスされたP-ベース/N-ベース接合の空乏領域内に電子・正孔対を発生させる（トリガ電流になる）

→レーザによる遅れ時間は短い

■送電では非常に高い電圧（典型値100kV）を扱う

→ サイリスタをこの高電圧で使う場合、たくさんのサイリスタを直列に接続する→ これらのサイリスタをターンオンさせるのに光トリガを使う（光トリガサイリスタ）

■光トリガサイリスタ

（３）光トリガサイリスタ

光トリガサイリスタの構造とターンオンメカニズム

48

P-ベース領域

N+ N+

RBG

N-ドリフト領域

ゲート

IG

カソードゲート

r dr

カソード短絡

増幅ゲート

RBA

N+

rKA

rSA

カソード

N+

IGO

rSG

φO

JO

A

φO: 単位面積当たりのフォトンフラックス

光

■ゲート領域に単位面積当たりのフォトンフラックス φOを照射する→ 半導体中に電子・正孔対が発生し、電流 IGO（点線）が主のカソード領域にあるカソード短絡に流れる

→ IGOがゲートの中心（Ａ点）でN+カソード/P-ベース接合を順方向バイアスにする

→ 順方向バイアスがビルトイン電位 Vbiを超すと、Ａ点でN+カソードからP-ベースへ電子が注入され、ラッチアップが起こる

→ 電流 IG （破線）が主のカソード領域にあるカソード短絡に流れる→ IGが増幅ゲートサイリスタをターンオンさせ、これにより主サイリスタがターンオンする

■上記メカニズムにより、アノード電流の高 dI/dt耐性でターンオンが可能になる

光トリガサイリスタのターンオンメカニズム

光トリガサイリスタのゲート領域設計

49

■中心からP-ベースを通って横方向に流れる r の箇所の電流 IPB (r)

𝐼𝑃𝐵(𝑟) = 𝜋𝑟2𝐽𝑂 JO： P-ベース/N-ベース接合によって集められた光誘起電流密度

■ IPBによって r の箇所の微小セグメント drに生じる電圧降下 dVPB (r)

𝑑𝑉𝑃𝐵 𝑟 = 𝐼𝑃𝐵 𝑟 𝑑𝑅(𝑟) 𝑑𝑅 𝑟 =𝜌𝑆,𝑃𝐵2𝜋𝑟

𝑑𝑟 ρS,PB: N+カソード下のP-ベース領域のシート抵抗

𝑑𝑉𝑃𝐵 𝑟 =𝐽𝑂𝜌𝑆,𝑃𝐵

2𝑟𝑑𝑟

上記の式から

■光誘起ゲート電流による点AでのN+カソード/P-ベース接合を横切る順方向電圧 VA

𝑉𝐴 = න0

𝑟𝑆𝐺 𝐽𝑂𝜌𝑆,𝑃𝐵2

𝑟𝑑𝑟 =𝐽𝑂𝜌𝑆,𝑃𝐵𝑟𝑆𝐺

2

4

𝑟𝑆𝐺 =4𝑉𝑏𝑖𝐽𝑂𝜌𝑆,𝑃𝐵

■光サイリスタがターンオンする場合の rSG （VA = Vbiでターンオン）

Ex. JO = 0.1 A/cm2, ρS,PB = 500 Ω/□, Vbi = 0.8 Vの場合、→ rSG≒ 0.25 cm

光誘起電流密度

50

𝐺(𝑦) = 𝜙0𝛼𝑒−𝛼𝑦

■電子・正孔対の発生率（N+カソード面の反射係数をゼロとする）

α: 光信号の波長における吸収係数

P+PN+ N-

J1J3 J2

空乏領域φ0

XJ,PB WDN

G(y)

y

GaAs/GaAlAsヘテロ接合レーザ 波長が 850 nmの場合→ α = 800 cm-1

→ 吸収係数の逆数（吸収長または光の侵入深さ）（Characteristic decay length） 1/α = 12.5 μm

光励起によって発生した電子・正孔対は逆バイアスされたP-ベース/N-ベース接合 J2によって集められる（この収集は、①空乏領域内のドリフトプロセスと②空乏領域に近接する中性領域内の拡散プロセスによるが、空乏領域が広いため①の成分が主となる。）

𝐽𝑂 = 𝑞න𝑋𝐽,𝑃𝐵

𝑊𝐷𝑁+𝑋𝐽,𝑃𝐵

𝐺 𝑦 𝑑𝑦

= 𝑞𝜙0𝑒−𝛼𝑋𝐽,𝑃𝐵 1 − 𝑒−𝛼𝑊𝐷𝑁 ≅ 𝑞𝜙0𝑒

−𝛼𝑋𝐽,𝑃𝐵

■ JOは以下になる （P-ベース領域の空乏領域幅を無視）

φ0と単位面積当たりの光パワー P0との関係

𝜙0 =𝑃0𝜆(μm)

1.24

Ex. GaAs/GaAlAsヘテロ接合レーザP-ベース接合深さを 25 μm

→ JO≒ 0.1 A/cm2λ: 波長（単位はμm）

増幅ゲート設計

51

■増幅ゲート構造のP-領域を流れる光誘起電流 IGO

𝐼𝐺𝑂 = 𝜋𝑟𝑆𝐺2 𝐽𝑂

■増幅ゲート構造内のサイリスタのN+カソード/P-ベース接合を横切る順方向バイアス VAG

𝑉𝐴𝐺 = 𝐼𝐺𝑂𝑅𝐵𝐴 =𝐽𝑂𝜌𝑆,𝑃𝐵

2𝑟𝑆𝐺2 ln

𝑟𝑆𝐴𝑟𝐾𝐴

∵ 𝑅𝐵𝐴 = න𝑟𝐾𝐴

𝑟𝑆𝐴

𝑑𝑅 𝑟 = න𝑟𝐾𝐴

𝑟𝑆𝐴 𝜌𝑆,𝑃𝐵2𝜋𝑟

𝑑𝑟 =𝜌𝑆,𝑃𝐵2𝜋

ln𝑟𝑆𝐴𝑟𝐾𝐴

Ex. rSA/rKA = 1.1, JO = 0.1 A/cm2, ρS,PB = 500 Ω/□, rSG = 0.25 cm→ VAG = 0.15 V

サイリスタの保護（順方向ブレークダウン保護）

52

スイッチング時の dI/dtが大の場合、サイリスタに直列接続している寄生インダクタンスにより、

サイリスタに定格以上の電圧が印加され、サイリスタが破壊する可能性がある。

サイリスタのアノード電圧が順方向ブロッキング電圧の定格値を超えた場合、ゲート領域でターンオンさせる。

P-ベース領域P+

N+

RBA

N-ドリフト領域

カソードゲート

RBM

N+N+

IBV

A

空乏領域

増幅ゲート

B

P+アノード

アノード

IAG

■ゲート電極をトレンチ構造にする■ゲート電極の下にP+領域を設ける■Ａ点の電界をＢ点の電界より高くする■アノード電圧が順方向ブロッキング電圧の定格値を超えるとＡ点でブレークダウンが発生し、IBV が流れる（ゲートはオープン状態）

■ IBV×RBA > Vbiになると増幅ゲートサイリスタがターンオンし、IAGが流れる

■ (IBV + IAG)×RBM > Vbiになると主サイリスタがターンオンし、サイリスタの破壊を避けることができる

（４）サイリスタの保護

サイリスタの保護（dV/dtターンオン保護）

53

電圧スパイクがアノードに印加され、dV/dtが定格を超えると 、サイリスタがランダムな箇所でターンオンし、破壊する可能性がある。

P-ベース領域

N+

RBA

N-ドリフト領域

カソード

ゲート

RBM

N+N+

ID

A

空乏領域

増幅ゲート

P+アノード

アノード

IG

N+

CJ

r dr

rSM

rKM

rKA

rSG

rSA

RBG

IG

J2

dV/dtが定格値を超えた場合、ゲート領域でターンオンさせる。

■ dV/dtにより逆バイアスされた P-ベース/N-ベース接合 J2全域にCJを介して変位電流 IDが流れる

■ IDがゲート電極下のN+カソード/P-ベース接合（Ａ点）を順バイアスする

■その順バイアスが Vbiを超すと、ゲート電極下のサイリスタ（Ａ点）がターンオンし、IGが流れる

■ IGが増幅ゲートサイリスタをターンオンさせる■主サイリスタがターンオンする

dV/dtターンオン保護の設計（１）

54

𝐼𝐷,𝑃𝐵 = 𝜋𝑟2𝐽𝐷

■ P-ベース/N-ベース接合を横切る変位電流密度 JDによりP-ベース領域を横方向に流れる電流 ID,PB

𝑑𝑉 𝑟 = 𝐼𝐷,𝑃𝐵𝑑𝑅(𝑟)

■ ID,PBにより r の箇所のセグメント drに生じる電圧降下 dV(r)

𝑑𝑅 𝑟 =𝜌𝑆,𝑃𝐵2𝜋𝑟

𝑑𝑟 ρS,PB: N+カソード下のP-ベース領域のシート抵抗

𝑑𝑉 𝑟 =𝐽𝐷𝜌𝑆,𝑃𝐵

2𝑟𝑑𝑟

上記の式から

■ゲート電極下のN+カソード/P-ベース接合を横切る順方向バイアス VJ,G

𝑉𝐽,𝐺 = න0

𝑟𝑆𝐺

𝑑𝑉 𝑟 =න0

𝑟𝑆𝐺 𝐽𝐷𝜌𝑆,𝑃𝐵2

𝑟𝑑𝑟 =𝐽𝐷𝜌𝑆,𝑃𝐵

4𝑟𝑆𝐺2

𝑟𝑆𝐺 =4𝑉𝑏𝑖𝐽𝐷𝜌𝑆,𝑃𝐵

=4𝑉𝑏𝑖

𝜌𝑆,𝑃𝐵𝐶𝐽 Τ𝑑𝑉 𝑑𝑡

■ゲート領域下のサイリスタがターンオンする場合の rSG （VJ,G = Vbiでターンオン）

𝐶𝐽=휀𝑠𝑊𝐷𝑁

=𝑞휀𝑠𝑁𝐷

2 𝑉𝐴 + 𝑉𝑏𝑖

dV/dtターンオン保護の設計（２）

55

適正にサイリスタを保護するには、最初にゲート領域のサイリスタをオンさせ、次に増幅ゲートサイリスタをオンさせ、その後に主サイリスタをオンさせることが必要

■増幅ゲートサイリスタ領域のN+カソード/P-ベース接合を横切る順方向バイアス VJ,AG

𝑉𝐽,𝐴𝐺 = න𝑟𝐾𝐴

𝑟𝑆𝐴

𝑑𝑉 𝑟 =න𝑟𝐾𝐴

𝑟𝑆𝐴 𝐽𝐷𝜌𝑆,𝑃𝐵2

𝑟𝑑𝑟 =𝐽𝐷𝜌𝑆,𝑃𝐵

4𝑟𝑆𝐴2 − 𝑟𝐾𝐴

2

𝑉𝐽,𝑀 = න𝑟𝐾𝑀

𝑟𝑆𝑀

𝑑𝑉 𝑟 =න𝑟𝐾𝑀

𝑟𝑆𝑀 𝐽𝐷𝜌𝑆,𝑃𝐵2

𝑟𝑑𝑟 =𝐽𝐷𝜌𝑆,𝑃𝐵

4𝑟𝑆𝑀2 − 𝑟𝐾𝑀

2

■主サイリスタ領域のN+カソード/P-ベース接合を横切る順方向バイアス VJ,M

𝑉𝐽,𝐺 > 𝑉𝐽,𝐴𝐺 > 𝑉𝐽,𝑀

■サイリスタをオンさせる順番から以下の条件を得る

■上記条件から以下を得る

𝑟𝑆𝐺2 > 𝑟𝑆𝐴

2 − 𝑟𝐾𝐴2 > 𝑟𝑆𝑀

2 − 𝑟𝐾𝑀2

Ex. rSG = 0.24 cm, rSA = 0.55 cm, rKA = 0.5 cm, rSM = 0.7 cm, rKM = 0.6 cm

→ 許容できる最大の dV/dtはおよそ 100 V/μs

対称型GTOの構造

56

■ DC回路で使われる■ゲートに負の電流を流してターンオフする■カソード短絡を持たない■カソード領域の幅WKは従来型サイリスタに比べて短い（アノード電流のターンオフを容易にするため）

■順方向耐圧はP-ベース/N-ベース接合（J2）で支持される（NPNトランジスタのオープンベースブレークダウン電圧）

■逆方向耐圧はP+アノード/N-ベース接合（J1）で支持される

対称型GTOの構造

P-ベース領域

N+

N-ドリフト（ベース）領域

カソードゲート

空乏領域

P+アノード

アノード

J1

J2

J3

電界

WK/2対称型GTOの特徴

（５）ＧＴＯ（Gate Turn‐Off Thyristor）

非対称型GTOの構造

57

P-ベース領域

N+

N-ドリフト（ベース）領域

カソードゲート

空乏領域

P+アノード

アノード

J1

J2

J3

電界

WK/2

■ N-バッファ層がP+アノードに接してN-ベース領域に追加してある■ N-バッファ層のドーピング濃度はN-ベース領域のものより高い

（１）N-ベース領域の厚みを対称型GTOのものより薄くできるが、対称型GTOのものと同等の順方向耐圧を得られる

（２）オン状態電圧降下を低下できる（３）PNPトランジスタの電流利得を小さくできるため、

GTOのターンオフ特性を改善できる（４）逆方向耐圧は極端に低い

非対称型GTOの特徴（対称型GTOに対して）

N-バッファ層

非対称型GTOの構造

GTOの出力特性

58

オン状態

順方向ブロッキング状態逆方向ブロッキング状態

BVR,S

BVF

ゲートにトリガー信号が入った場合のターンオン

BVR,AS

ゲートにトリガー信号が入った場合のターンオフ

（誘導負荷）BVR,S： 対称型GTOの

逆方向ブロッキング電圧

BVR,AS： 非対称型GTOの

逆方向ブロッキング電圧

BVF： 対称と非対称型GTOの

順方向ブロッキング電圧

GTOのスイッチング特性

59

誘導負荷

t

t

t

t

iG(t)

iG(t)

IGR

IGR

ステップ駆動

ランプ駆動

電流テイル

iA(t)

vA(t)vA,S

IA,D0.1IA,ON

0

00

0 0

0

tV

tS

ti

■ゲートに負（逆）電流 IGRを流すことによりターンオフ（１）ステップ駆動、 （２）ランプ駆動

tS: ストレージ（蓄積）時間→ P-ベース領域の蓄積電荷を IGRで抜く時間→ Regenerative action が続く→ ステップ駆動の IGRを増加させるか、

IGRのランプレートを上げると tSを短くできるtV: アノード電圧上昇時間

→ 誘導負荷のためアノード電流 iA(t) は一定ti:アノード電流下降時間：電流テイルが消滅する時間（IA,D～0.1IA,D）

■ tV と tiの期間で消費電力大

カソード電流中断による

GTOのターンオフ条件（１次元構造で検討）

60

P+PN+ N-

J1J3 J2

Ｋ ＡαPNPIAαNPNIK

IK IA

IGR

Ｇ

αPNPIA： PNPトランジスタのコレクタ電流→ NPNトランジスタのベース電流を供給

αNPNIK： NPNトランジスタのコレクタ電流→ PNPトランジスタのベース電流を供給

■オン時のP-ベース/N-ベース接合（J2）での電流

■ターンオフするには、逆ゲート電流 IGRを流してNPNトランジスタのベース電流を減じる→ ターンオフする条件

上記電流により、Regenerative action を起こしている

（NPNトランジスタのベース電流）𝛼𝑃𝑁𝑃𝐼𝐴 − 𝐼𝐺𝑅 < 1 − 𝛼𝑁𝑃𝑁 𝐼𝐾

𝐼𝐴 = 𝐼𝐾 + 𝐼𝐺𝑅𝐼𝐺𝑅 >

𝛼𝑁𝑃𝑁 + 𝛼𝑃𝑁𝑃 − 1

𝛼𝑁𝑃𝑁𝐼𝐴

𝛽𝑀 =𝛼𝑁𝑃𝑁

𝛼𝑁𝑃𝑁 + 𝛼𝑃𝑁𝑃 − 1𝛽 =

𝐼𝐴𝐼𝐺𝑅

∵キルヒホッフの法則

■ターンオフ電流利得 β

最大の β →

Ex. αNPN = 0.9, αPNP = 0.28→ βM = 5

ターンオフには大きな逆ゲート電流が要求される

GTOターンオフ時の逆ゲート電流 IGRの低減

61

（１）NPNトランジスタの電流利得 αNPNを大きく（1に近く）する→ GTOではカソード短絡を使わないその代わり、 ①ゲート電極間のカソード幅を従来のサイリスタより小さくする

②ゲート電極をウエハ全体に渡って分布させる

（２）PNPトランジスタの電流利得 αPNPを小さくする→ 非対称GTOでは、N-バッファ層がαPNP を小さくする（PNPトランジスタのエミッタ注入効率を下げるため）

→ アノード短絡をする（アノードとN-ベースが繋がるようにP+ アノードの中にN+領域を設ける）（逆導電型ＧＴＯ）

→ N-ベース領域のライフタイムを下げる（ ベース輸送ファクター（到達率） αTが小さくなるため）

（注）GTOをトリガー（ターンオン・オフ）する期間以外で、ゲート電極とカソード電極を短絡すると、高 dV/dt と高温の順方向ブロッキング耐性が得られる

（注） N-ベース領域のライフタイムを下げると、別の効果として、スイッチング損失が低減するが、オン状態の電圧降下は大きくなる

■ IGR低減（ β を大きくする）

ストレージ時間 tsの解析（１次元）

62

■オン状態時にP-ベースとN-ベース領域に蓄積されている平均キャリア密度 na

𝑛𝑎 =𝐽𝐴,𝑂𝑁𝜏𝐻𝐿

𝑞 𝑊𝑃 +𝑊𝑁

■ P-ベースの全蓄積電荷を除去するのに掛かる時間：ストレージ時間 ts

𝐽𝐺𝑅𝑡𝑆 = 𝑄𝑆,𝑃𝐵 = 𝑞𝑛𝑎𝑊𝑃 （ステップ駆動の場合）

（注）ランプ駆動の場合 tSは、IGRのピークが同じ場合、ステップ駆動の場合の２倍になる。

𝑡𝑆 =𝑊𝑃𝜏𝐻𝐿𝑊𝑃 +𝑊𝑁

𝐽𝐴,𝑂𝑁𝐽𝐺𝑅

=𝑊𝑃𝜏𝐻𝐿𝑊𝑃 +𝑊𝑁

𝛽𝑇 βT: ターンオフ電流利得

JGR: 逆ゲート電流密度

■オン状態時にP-ベース領域にある全蓄積電荷密度 QS,PB

JA,ON: オン時のアノード電流密度τHL:高レベルライフタイム

→ tSを下げるには、τHLを下げ、βTを下げる（JGRを上げる）ことが必要（但し、この場合、オン時の電圧降下が上昇し、ゲート駆動回路を複雑かつ高価にするだけでなく、その回路での消費電力が増える）

Ex. τHL = 20 μs, WP = 40 μm, WN = 300 μm, βT = 2 → tS = 4.7 μs

WP: P-ベース幅WN: N-ベース幅

ストレージ時間の解析（２次元）（１）

63

P-ベース領域

N+

N-ドリフト（ベース）領域

カソードゲート

P+アノード

アノード

WK/2

蓄積電荷 WP

IGR

IA,ON

ストライプ形状を仮定

■オン状態時のP-ベース領域の全蓄積電荷 QS,PB

𝑄𝑆,𝑃𝐵 = 𝑞𝑛𝑎𝑊𝑃

𝑊𝐾

2𝑍

𝑛𝑎 =𝜏𝐻𝐿

𝑞 𝑊𝑃 +𝑊𝑁

2𝐼𝐴,𝑂𝑁𝑊𝐾𝑍

Z: デバイス幅（左図断面に垂直方向）

■オン状態時にP-ベースとN-ベース領域に蓄積されている平均キャリア密度 na

𝑄𝑆,𝑃𝐵 =𝑊𝑃

𝑊𝑃 +𝑊𝑁𝐼𝐴,𝑂𝑁𝜏𝐻𝐿

■上式から QS,PBは以下になる

ストレージ時間の解析（２次元）（２）

64

𝑡𝑆,𝑆𝑇𝐸𝑃 =𝑊𝑃

𝑊𝑃 +𝑊𝑁

𝐼𝐴,𝑂𝑁𝐼𝐺𝑅

𝜏𝐻𝐿 =𝑊𝑃

𝑊𝑃 +𝑊𝑁𝛽𝑇𝜏𝐻𝐿

■ステップ駆動の場合、ターンオフ期間にゲートから引き抜かれる電荷 QR

𝑄𝑅 = 𝐼𝐺𝑅𝑡𝑆,𝑆𝑇𝐸𝑃

■ランプ駆動の場合、ターンオフ期間にゲートから引き抜かれる電荷 QR

𝑄𝑅 =1

2𝐼𝐺𝑅𝑡𝑆,𝑅𝐴𝑀𝑃 =

1

2𝑎𝑡𝑆,𝑅𝐴𝑀𝑃

2

𝑡𝑆,𝑅𝐴𝑀𝑃 = 2𝑊𝑃

𝑊𝑃 +𝑊𝑁

𝐼𝐴,𝑂𝑁𝑎

𝜏𝐻𝐿

∵ 𝑄𝑆,𝑃𝐵 = 𝑄𝑅

∵ 𝑄𝑆,𝑃𝐵 = 𝑄𝑅

Ex. WP = 40 μm, WN = 300 μm, τHL = 20 μs,a’ = 5 A/cm2/μs, JA,ON = 100 A/cm2, → tS,RAMP = 9.7 μs

a: 逆ゲート電流のランプレート

a’: 逆ゲート電流密度のランプレートJA,ON: アノード電流密度

アノード電圧上昇時間 tVの解析（１次元）（１）

65

P+PN+

N-

J1J3 J2

Ｋ ＡIK IA

IGR

Ｇ

空間電荷領域

WP WNEM

ySC

y

y

E(y)

p(y) pa

pSC

■空間電荷領域の正孔密度 pSC

蓄積電荷

𝑝𝑆𝐶 =𝐽𝐴,𝑂𝑁𝑞𝑣𝑠𝑎𝑡,𝑝

JA,ON: オン状態のアノード電流密度vsat,p: 正孔の飽和速度

Ex. JA,ON = 100 A/cm2, vsat,p = 1×107 cm/s→ pSC = 6.25×1013 cm-3

𝑦𝑆𝐶(𝑡) =2𝜖𝑆𝑉𝐴(𝑡)

𝑞 𝑁𝐷 + 𝑝𝑆𝐶

■ N-ベース領域の空間電荷幅 ySC(t) のアノード電圧 VA(t) 依存性

■ ySC(t) の時間微分

𝑦𝑆𝐶(𝑡)

𝑑𝑡=

𝜖𝑆2𝑞 𝑁𝐷 + 𝑝𝑆𝐶 𝑉𝐴(𝑡)

𝑑𝑉𝐴𝑑𝑡

アノード電圧上昇時間 tVの解析（１次元）（２）

66

■ターンオフ過程のアノード電流密度（空間電荷領域端の蓄積電荷（中性）領域にある蓄積電荷密度の掃き出しに関係する）

𝐽𝐴,𝑂𝑁 = 𝑞𝑝𝑎𝑑𝑦𝑆𝐶(𝑡)

𝑑𝑡pa: 蓄積電荷領域の正孔密度

𝐽𝐴,𝑂𝑁 = 𝑞𝑝𝑎𝜖𝑆

2𝑞 𝑁𝐷 + 𝑝𝑆𝐶 𝑉𝐴(𝑡)

𝑑𝑉𝐴𝑑𝑡

2 𝑁𝐷 + 𝑝𝑆𝐶 𝐽𝐴,𝑂𝑁2

𝑞𝜖𝑆𝑝𝑎2 𝑑𝑡 =

𝑑𝑉𝐴

𝑉𝐴(𝑡)

2 𝑁𝐷 + 𝑝𝑆𝐶 𝐽𝐴,𝑂𝑁2

𝑞𝜖𝑆𝑝𝑎2 𝑡 = 2 𝑉𝐴(𝑡) 𝑉𝐴 𝑡 =

𝑁𝐷 + 𝑝𝑆𝐶 𝐽𝐴,𝑂𝑁2

2𝑞𝜖𝑆𝑝𝑎2 𝑡2

∵ 𝑝𝑎= 𝑛𝑎 =𝐽𝐴,𝑂𝑁𝜏𝐻𝐿

𝑞 𝑊𝑃 +𝑊𝑁𝑉𝐴 𝑡 =

𝑞 𝑁𝐷 + 𝑝𝑆𝐶 𝑊𝑃 +𝑊𝑁2

2𝜖𝑆𝜏𝐻𝐿2 𝑡2

式の変形

式の変形

(1)

(2)

(1) 式の積分

[(2) 式に paを代入すると、VA(t)が以下の如く求まる]■ターンオフ過程におけるアノード電圧 VA(t) の上昇

アノード電圧上昇時間 tVの解析（１次元）（３）

67

𝑡𝑉 =2𝜖𝑆𝑉𝑆

𝑞 𝑁𝐷 + 𝑝𝑆𝐶 𝑊𝑃 +𝑊𝑁2 𝜏𝐻𝐿

tV: アノード電圧上昇時間（オン電圧から供給電圧 VSに到達するまでの時間）

0

500

1000

1500

0 1 2 3 4 5 6 7 8

An

od

e V

olt

age

(V)

Time (μs) Ex. JA,ON = 100 A/cm2, pSC = 6.25×1013 cm-3, WP = 40 μm, WN = 300 μm,ND = 5×1013 cm-3, τHL = 20 μs→ tV = 4.5 μs (at VS = 500 V), 6.3 μs (at VS = 1000 V)

τHLが大きくなると、 tVは大きくなる→ パワー損失増大になる

アノード電流下降時間の解析（１）

68

■アノード電流の急峻な低下理由：アノード電圧上昇直後のカソード電流の中断に起因

→ NPNトランジスタのコレクタ電流 αNPNIK（即ちPNPトランジスタのベース電流 IB,PNP）の中断に起因

■ターンオフ直前のPNPトランジスタのベース電流によるアノード電流 IAT

𝐼𝐴𝑇 = 𝛽𝑃𝑁𝑃𝐼𝐵,𝑃𝑁𝑃 =𝛼𝑃𝑁𝑃

1 − 𝛼𝑃𝑁𝑃𝛼𝑁𝑃𝑁𝐼𝐾 βPNP: PNPトランジスタのエミッタ接地電流増幅率

■電流テイルの開始時点のアノード電流 IAD

𝐼𝐴𝐷 = 𝐼𝐴,𝑂𝑁 − 𝐼𝐴𝑇 = 𝐼𝐴,𝑂𝑁 −𝛼𝑃𝑁𝑃

1 − 𝛼𝑃𝑁𝑃𝛼𝑁𝑃𝑁𝐼𝐾

→ IATは IB,PNPに依存しているため、 IB,PNP = 0 によりアノード電流は IAT分だけ急峻に低下する

アノード電流下降時間の解析（２）

69

■アノード電流の急峻な低下後のアノード電流の低下（電流テイル）→ N-ベース（中性）領域内にトラップされた過剰キャリア（電子と正孔）の再結合に起因

■ N-ベース領域の正孔に関する連続の式（拡散成分無し）

𝑑𝛿𝑝𝑁𝑑𝑡

= −𝛿𝑝𝑁𝜏𝐻𝐿

δpN: N-ベース領域の過剰正孔密度

𝛿𝑝𝑁 𝑡 ≈ 𝑝𝑁 𝑡 = 𝑝𝑎𝑒Τ−𝑡 𝜏𝐻𝐿

∵ 𝑝𝑎=𝐽𝐴,𝑂𝑁𝜏𝐻𝐿

𝑞 𝑊𝑃 +𝑊𝑁

P+N-

J1

ＡIA

y0

蓄積電荷

空乏領域

nN(t)=pN(t)

キャリア分布（対数）

nA(0,t)

nA(y,t)t

t

pA=NAA

再結合により低下拡散電流（電子）

𝑝𝑁 𝑡 =𝐽𝐴,𝑂𝑁𝜏𝐻𝐿

𝑞 𝑊𝑃 +𝑊𝑁𝑒 Τ−𝑡 𝜏𝐻𝐿

NAA: P+アノード領域のドーピング濃度

アノード電流下降時間の解析（３）

70

■ P+アノード/N-ベース接合の両側におけるキャリア密度の関係

𝑝𝐴𝑝𝑁(𝑡)

=𝑛𝑁(𝑡)

𝑛𝐴(0, 𝑡)= 𝑒 Τ𝑞𝑉𝐴 𝑘𝑇 VA: P+アノード/N-ベース接合の障壁電位

𝑛𝐴 0, 𝑡 =𝑛𝑁(𝑡)𝑝𝑁(𝑡)

𝑁𝐴𝐴=𝑝𝑁2 (𝑡)

𝑁𝐴𝐴∵ 𝑝𝐴 = 𝑁𝐴𝐴 𝑛𝑁(𝑡) = 𝑝𝑁 (𝑡)

■ P+アノード領域への電子の拡散

𝑛𝐴 𝑦, 𝑡 = 𝑛𝐴 0, 𝑡 𝑒 Τ−𝑦 𝐿𝑛𝑃+ LnP+: P+アノード領域内の電子の拡散長

■アノード電流密度（P+アノード領域へ注入された電子の拡散に依存）

𝐽𝐴 𝑡 = −𝑞𝐷𝑛 ቤ𝜕𝑛𝐴 𝑦, 𝑡

𝜕𝑡𝑦=0

=𝑞𝐷𝑛𝑛𝐴 0, 𝑡

𝐿𝑛𝑃+=𝑞𝐷𝑛𝑝𝑁

2 𝑡

𝐿𝑛𝑃+𝑁𝐴𝐴=

𝐷𝑛𝐽𝐴,𝑂𝑁2 𝜏𝐻𝐿

2

𝑞𝐿𝑛𝑃+𝑁𝐴𝐴 𝑊𝑃 +𝑊𝑁2𝑒 Τ−2𝑡 𝜏𝐻𝐿 = 𝐽𝐴,𝐷𝑒

Τ−2𝑡 𝜏𝐻𝐿

JA(t): 蓄積キャリア密度の２乗に比例する → JAの低下の時定数は τHL/2 になる

Dn: P+アノード領域内の電子の拡散係数

NAA: P+アノードのドーピング濃度

0

20

40

60

80

100

120

0 5 10 15 20 25 30 35 40

J A(A

/cm

2)

Time (μs)

アノード電流下降時間の解析（４）

71

𝑡𝑖 =𝜏𝐻𝐿2ln

10𝐽𝐴,𝐷𝐽𝐴,𝑂𝑁

=𝜏𝐻𝐿2ln

10𝐷𝑛𝐽𝐴,𝑂𝑁𝜏𝐻𝐿2

𝑞𝐿𝑛𝑃+𝑁𝐴𝐴 𝑊𝑃 +𝑊𝑁2

ti = 8.6 μsti

JA,ON

JA,D

0.1JA,ON

Ex. JA,ON = 100 A/cm2, WP = 40 μm, WN = 300 μm, τHL = 20 μs, NAA = 1×1019 cm-3, Dn = 3 cm2/s, LnP+ = 2.74 μm, τLL = 25 ns

τLL: P+アノード領域内の少数キャリア（電子）の低レベルライフタイム

𝐿𝑛𝑃+ = 𝐷𝑛𝜏𝐿𝐿

■ターンオフ時間 ti （JA,ONが 0.1JA,ONに低下するまでの時間）

電流テイル

電流テイル期間のパワー損失が大きく、これがGTOの動作周波数を限定する。

GTOのスイッチング損失

72

■最大動作周波数 fmax （ストレージ時間 tSをオン期間として、時比率を 50 ％とした場合）

𝑓𝑚𝑎𝑥 =1

𝑇=

1

2𝑡𝑆Ex. tS = 10 μs → fmax = 50 kHz

■実際には、最大動作周波数はターンオフ期間（電圧上昇期間と電流降下の期間）から決定される

■電圧上昇期間のエネルギー損失密度

𝐸𝑂𝐹𝐹,𝑉 = න0

𝑡𝑉

𝐽𝐴,𝑂𝑁𝑉𝐴(𝑡) 𝑑𝑡 =𝑞𝐽𝐴,𝑂𝑁 𝑁𝐷 + 𝑝𝑆𝐶 𝑊𝑃 +𝑊𝑁

2

2𝜖𝑆𝜏𝐻𝐿2 න

0

𝑡𝑉

𝑡2 𝑑𝑡 =𝑞𝐽𝐴,𝑂𝑁 𝑁𝐷 + 𝑝𝑆𝐶 𝑊𝑃 +𝑊𝑁

2

6𝜖𝑆𝜏𝐻𝐿2 𝑡𝑉

3

■電流テイル期間のエネルギー損失密度

𝐸𝑂𝐹𝐹,𝐼 = න0

∞

𝐽𝐴(𝑡)𝑉𝑆 𝑑𝑡 = න0

∞

𝑉𝑆𝐽𝐴,𝐷𝑒Τ−2𝑡 𝜏𝐻𝐿 𝑑𝑡 =

𝐽𝐴,𝐷𝑉𝑆𝜏𝐻𝐿2

GTOのスイッチング損失の例

73

Ex. VS = 1000 V, JA,ON = 100 A/cm2, WP = 40 μm, WN = 300 μm, τHL = 20 μs, NAA = 1×1019 cm-3, Dn = 3 cm2/s, LnP+ = 2.74 μm, τLL = 25 ns

EOFF,V = 0.21 J/cm2 EOFF,I = 0.24 J/cm2

■ターンオフ期間のスイッチング（エネルギー）損失密度の例

・ターンオフ期間の全スイッチング損失密度

EOFF,V + EOFF,I = 0.45 J/cm2

ターンオフスイッチング損失大のため、低周波で使う必要あり

■導通時のパワー（電力）損失密度 PON

at VON =1.2 V, 時比率 = 50 ％ VON: オン時の電圧降下PON = 60 W/cm2

・スイッチング損失によるパワー（電力）損失密度 PTURN-OFF

at f = 150 Hz f: スイッチング周波数PTURN-OFF = 67 W/cm2

■全パワー（電力）損失密度 PON+TURN-OFF

PON+TURN-OFF =127 W/cm2

GTOの最大のターンオフ電流

74

■最大のターンオフ電流（ゲート電流によってターンオフできる最大のアノード電流）→ ターンオフ過程においてN+カソード/P-ベース接合のブレークダウン発生が限界

P-ベース領域

N+

N-ドリフト（ベース）領域

カソードゲート

P+アノード

アノード

WK/2

蓄積電荷

IGR

IA

IK

RPB

A

𝐼𝐺𝑅,𝑀 =𝐵𝑉𝐺𝐾𝑅𝑃𝐵

=2𝐵𝑉𝐺𝐾𝑍

𝜌𝑆,𝑃𝐵𝑊𝐾

ターンオフ過程で IGRと RPBにより、A 点に電圧降下が発生する。その電圧降下がN+カソード/P-ベース接合のブレークダウン電圧に達すると、A 点でインパクトイオン化により誘起された電流が IGRに流れ、N+カソードの中心領域に残っている蓄積電荷をそれ以上抜き取ることができなくなり、ターンオフできなくなる。

■ A点でブレークダウンが発生する前の最大の逆ゲート電流 IGR,M

BVGK: ゲート/カソード間のブレークダウン電圧ρS,PB: N+カソード下P-ベース領域のシート抵抗

■ IGR,Mでターンオフできる最大のアノード電流 IA,Mとその電流密度 JA,M

𝐼𝐴,𝑀 = 𝛽𝑀𝐼𝐺𝑅,𝑀 =2𝛽𝑀𝐵𝑉𝐺𝐾𝑍

𝜌𝑆,𝑃𝐵𝑊𝐾=2𝐵𝑉𝐺𝐾𝑍

𝜌𝑆,𝑃𝐵𝑊𝐾

𝛼𝑁𝑃𝑁𝛼𝑁𝑃𝑁 + 𝛼𝑃𝑁𝑃 − 1

𝐽𝐴,𝑀 =4𝐵𝑉𝐺𝐾

𝜌𝑆,𝑃𝐵𝑊𝐾2

𝛼𝑁𝑃𝑁𝛼𝑁𝑃𝑁 + 𝛼𝑃𝑁𝑃 − 1

Ex. βM = 5, BVGK = 30 V,ρS,PB = 350 Ω/□, WK = 400 μm→ JA,M≒ 1070 A/cm2

リセスゲート構造（IGR,Mの増大化）

75

P-ベース領域

N+

N-ドリフト（ベース）領域

カソード

ゲート

P+アノード

アノード

Mo プレート

パッシベーション

■ IGR,Mの増大化→ ゲートを凹んだ箇所に形成する（N+カソードをメサ領域に形成）→ N+カソード端の円柱型構造を無くす（円柱型では電界が集中し、ブレークダウン電圧が低下する）

→ 大きなMo プレートをカソード電極に接触させてウエハ上に置ける

GTO セルのレイアウト

76

カソードフィンガー

カソードフィンガー

カソードフィンガー

カソードフィンガー

カソードフィンガー

カソードフィンガー

ゲートフィンガー

ゲートフィンガー

ゲートフィンガー

ゲートフィンガー

N+カソード/P-ベース接合は球形

N+カソード/P-ベース接合は円柱形

N+カソード/P-ベース接合は円柱形に近い

カソードフィンガー幅：400 μm（典型値）N+カソード/P-ベース接合の深さ：10 μm（典型値）→ カソードフィンガー端を円形にした場合にはその個所での接合断面は円柱形に近くなる

カソードフィンガーコーナー部分でN+カソード/P-ベース接合間のブレークダウン電圧が決まる

カソードフィンガー端のN+カソード/P-ベース接合間で決まるブレークダウン電圧が左のレイアウトの場合より改善される

改善

Ｔｒｉａｃの基本構造

77

N+

サイリスタ 1

ゲート1

N+

P+

P+

P-ベース領域1

N-ドリフト（ベース）領域1

J11

J12

J13

T1

T2

サイリスタ 2

N-ドリフト（ベース）領域2

ゲート2

P-ベース領域2

アノード1

アノード2

ION,F ION,R

J21

J22

J23

■二つのサイリスタが逆並列に接続されている（サイリスタ１とサイリスタ２）

■ AC 電源の両半サイクルにおける位相制御が可能→ 最初の半サイクル（T2: 正）における動作・サイリスタ 1 は順方向ブロッキングモードで動作

→ ゲート 1 のトリガー信号によりサイリスタ 1 がオン・サイリスタ 2 は逆方向ブロッキングモードで動作

→ オフ状態のまま→ 二番目の半サイクル（T2: 負）における動作・サイリスタ 2 は順方向ブロッキングモードで動作

→ ゲート 2 のトリガー信号によりサイリスタ 2 がオン・サイリスタ 1 は逆方向ブロッキングモードで動作

→ オフ状態のまま■ゲート 2 の駆動回路が複雑（問題）（ゲート 2 の電圧は高電圧で変動するカソード 2 の電圧に近いため）

カソード1

カソード2

（６）Ｔｒｉａｃ（Triode AC Switch）

Triacによる AC 電源の位相制御と Triacの出力特性

78

-15

-10

-5

0

5

10

15

-150

-100

-50

0

50

100

150

0 2 4 6 8 10 12 14 16 18

An

od

e C

urr

ent

(A)

An

od

e V

olt

age

(V)

Time (ms)

アノード電圧

アノード電流

ゲートトリガー

■ Triacは、AC 電源の両半サイクルにおける位相制御により、負荷（家電製品）へ電力供給を行う→ 負荷へ電力供給するTriacの動作効率は、サイリスタに比べて良い

（サイリスタは、AC電圧源の正の半サイクル期間でのみ位相制御可能）

オン状態

順方向ブロッキング状態

逆方向ブロッキング状態

BVR

BVF

ゲートにトリガー信号が入った場合のトランジション

ゲートにトリガー信号が入った場合のトランジション

オン状態

Triacによる AC 電源の位相制御の例

Triacの出力特性（ AC 電圧源の両半サイクルにおける位相制御可能）

・単一ゲート制御・正逆方向で対称のブロッキング特性・正負の両領域でオン状態へのトリガーが可能

100 V-rms, f = 60 Hz, 抵抗負荷

Triacの構造

79

N+

サイリスタ 1

ゲート

N+

P+

P+

P-ベース領域

N-ドリフト（ベース）領域

J1

J2

J3

T1

T2

サイリスタ 2

J4

■二つのサイリスタが逆並列に接続されている（サイリスタ１とサイリスタ２）

■ P-ベース領域が両表面にある■ゲートはデバイスの一方の表面のP-ベースに接続して形成される

■カソード短絡は両表面に形成される（良好なブロッキング耐性とdV/dt耐性確保）

N-ドリフト（ベース）領域

P-ベース領域

カソード短絡

カソード短絡

■ T2に正電圧を印加した場合→ ブロッキング電圧は J2で支持される（オープンベースPNPトランジスタの耐圧）

→ ゲートトリガー電流により、サイリスタ１がオンする

■ T2に負電圧を印加した場合→ ブロッキング電圧は J1で支持される（オープンベースPNPトランジスタの耐圧）

→ ゲートトリガー電流により、サイリスタ２がオンする

Triac トリガモード１（T2に正電圧印加時）

80

N+

サイリスタ 1

ゲート

N+

P+

P+

P

P

N

N

J1

J2

J3

T1

T2

サイリスタ 2

電子注入

正孔注入

AIG RPB

J4

■ T2に正電圧を印加（ブロッキングにある状態）→ ゲート端子に正電圧を印加するとカソード短絡へ向かって電流 IGが流れる

→ IG×RPBの電圧降下が接合 J3の A点でビルトイン電圧（順バイアス） Vbiを超えるとN+カソードからP-ベースを通ってN-ベースへ電子が注入される

→ この電子がサイリスタ１側のPNPトランジスタのベース電流になり、接合 J1 から正孔がN-ベースへ注入される

→ この正孔はN-ベースを拡散し、接合 J2へ集められ、サイリスタ１側のNPNトランジスタのベース電流になる

→ 接合 J3からP-ベースへ注入される電子は、P-ベースを拡散して接合 J2へ集められる

→ この電子は、PNPトランジスタのベース電流になる→ Regenerative actionを起こしてサイリスタ１がオン状態に至る

（従来のサイリスタの動作と同じ）

Triac トリガモード２（T2に負電圧印加時）

81

N+

サイリスタ 1

ゲート

N+

P+

P+

P

P

N

N

J1

J2

T1

T2

サイリスタ 2

電子注入 正孔注入

電子注入

J3

IG RPB

J4

■ T2に負電圧を印加（ブロッキングにある状態）→ ゲート端子に正電圧を印加するとカソード短絡へ向かって電流 IGが流れる

→ IG×RPBの電圧降下が接合 J3の A点でビルトイン電圧（順バイアス） Vbiを超えるとN+カソードからP-ベースを通ってN-ベースへ電子が注入される

→ 接合 J2は順バイアスされているが、電子はN-ベースへ注入される

→ この電子がサイリスタ２側のPNPトランジスタのベース電流になり、接合 J2から N-ベースへ正孔が注入される

→ この正孔がN-ベースを拡散し、J1 に集められ、サイリスタ２側のNPNトランジスタのベース電流として機能する

→ 接合 J4のN+からP-ベースへ電子が注入され、P-ベースを拡散して接合 J1へ集められる

→ この電子は、PNPトランジスタのベース電流になる→ Regenerative action を起こしてサイリスタ２がオン状態に至る

Triac dV/dt耐性

82

N+

サイリスタ 1

ゲート

N+

P+

P+

P

P

N

N

J1

J2

T1

T2

サイリスタ 2正孔拡散

J3

RPBJ4

正孔電流

空乏領域

蓄積電荷

■ Triacに電流が流れている状態が終わり、アノードに電圧が掛かる時（正弦波の最初の半サイクルが終わり、次の半サイクルに入る時） 、その電圧の時間変化が大きすぎると、Triacがターンオンし、ゲート制御ができなくなる

■高 dV/dtによる誤動作→ サイリスタ１が最初の半サイクル（T2:正）のオン状態から二番目の半サイクル（T2:負）のオフ状態に切り替わった後、空乏領域が接合 J1から接合 J2の方向に広がり、サイリスタ１に溜まった蓄積電荷が、サイリスタ２の方に拡散する

→ サイリスタ２に到達した正孔は、T2 に向かって流れる→ この正孔による電流が RPBにより電圧降下を発生させ、サイリスタ２のN+カソード中央の接合 J4を順バイアスする

→ この順バイアス電圧が Vbiを超すと、N+カソードからP-ベースに注入される電子により、サイリスタ２がターンオンする（二番目の半サイクル全てでオンする）

→ 位相制御ができなくなる・上記問題のため、Triacの動作範囲は1200 V, 100 A 以下に限定される・Triacは上記動作範囲の家電製品に広く使われたが、ターンオン期間に発生するEMIによりTriacは使われなくなり、IGBTに置き換わった

Triac dV/dt耐性の改善

83

N+

サイリスタ 1

ゲート

N+

P+

P+

P

P

N

N

J1

J2

T1

T2

サイリスタ 2

J3

J4

低ライフタイム領域

■ Triac dV/dt耐性の改善→ 両サイリスタを分離し、蓄積電荷の移動を抑制する

→ 両サイリスタ間に、低ライフタイム領域を形成すると共に、サイリスタ領域では、高ライフタイム領域を維持する（低オン電圧の維持）

■低ライムタイム領域の形成→ サイリスタ領域をタングステンでマスクして電子照射をする

サイリスタのベベル終端

84

■正ベベル：PN接合の高濃度側から低濃度側に移行するとき、より多くの材料が削除される場合→ 逆方向ブロッキング時の接合 J1の表面における電界緩和（耐圧低下抑制）

■負ベベル：PN接合の低濃度側から高濃度側に移行するとき、より多くの材料が削除される場合→ 順方向ブロッキング時の接合 J2の表面における電界緩和（耐圧低下抑制）

P-ベース領域

N+

N-ドリフト（ベース）領域

カソード

アノード

P+アノード

サイリスタの終端

サイリスタ終端領域での電界緩和パッシベーション

J1

J3

J2

（７）サイリスタ終端領域の電界緩和

正ベベルによる電界緩和（簡単なモデルＡ）

85

N+

N-ドリフト（ベース）領域

カソード

アノード

P+アノード

空乏領域WB

WS

θ

𝑊𝑆 =𝑊𝐵

sin(𝜃)

■正ベベル表面の空乏領域幅WS とバルク内のWBの関係

■正ベベル表面での最大電界 Emax,PBとバルク内の最大電界 Emax,Bの関係

𝐸𝑚𝑎𝑥,𝑃𝐵 = 𝐸𝑚𝑎𝑥,𝐵

𝑊𝐵

𝑊𝑆= 𝐸𝑚𝑎𝑥,𝐵 sin(𝜃)

Θが小さくなると Emax,PB/ Emax,Bはより小さくなり、終端領域での耐圧低下を抑制できる

（このモデルは Emax,PBを大きく見積もり過ぎている）正ベベルの終端

正ベベルによる電界緩和（電荷バランスを考慮したモデルＢ）

86

N+

N-ドリフト（ベース）領域

カソード

アノード

P+アノード

空乏領域WB

WS

θ

a Q1a

bb

Q2

𝑄1 = 𝑄2

正ベベルの終端

■正ベベル終端における電荷バランス

𝑎 =𝑊𝐵

sin(𝜃)𝑏 =

𝑊𝐵

tan(𝜃)

■正ベベル表面の空乏領域幅WS

𝑊𝑆 = 𝑎 + 𝑏 = 𝑊𝐵

1

sin(𝜃)+

1

tan(𝜃)

■正ベベル表面での最大電界 Emax,PBとバルク内の最大電界 Emax,Bの関係

𝐸𝑚𝑎𝑥,𝑃𝐵 = 𝐸𝑚𝑎𝑥,𝐵

𝑊𝐵

𝑊𝑆= 𝐸𝑚𝑎𝑥,𝐵

sin(𝜃)

1 + cos(𝜃)

正ベベルによる表面電界緩和（モデルＡとＢ）

87

0

0.2

0.4

0.6

0.8

1

0 10 20 30 40 50 60 70 80 90

No

rmal

ized

Su

rfac

e El

ect

ric

Fiel

d

Positive Bevel Angle (Degrees)

モデル A

モデル B

■表面では欠陥によりバルクより耐圧は低下するが、例えば、表面での電界が50 ％程度バルクより低下していると、ブレークダウンはバルク内で発生する。→ 最適な正ベベル角は、30°- 60°の範囲にある。

■正ベベルは、ウエハ端に研磨パウダー（グリット：Grit）をノズルから噴射して形成される。（この時に入った欠陥は、表面のパッシベーションの前に除去される。）

負ベベル（P+アノード/N-ドリフト接合）

88

N+

N-ドリフト（ベース）領域

アノード

P+アノード

空乏領域

カソード

WB

WS

θ

■ P+アノード/N-ドリフト接合を負ベベルにすると、左図の如く、表面での空乏領域幅がバルクより小さくなる。（∵ P+のドーピング濃度が高いため）→ バルクより表面での電界が高くなり、表面でブレークダウンが発生する𝑊𝐵 > 𝑊𝑆

負ベベル（Pベース（高傾斜拡散）/N-ドリフト接合）

89

N

アノード

空乏領域

カソード

WN

WSθP

WP

■十分に小さいベベル角 θ ＋高傾斜拡散の接合の場合、負ベベル表面の電界をバルクより小さくできる可能性あり

P: サイリスタのP-ベース領域（傾斜拡散の接合）N: サイリスタのN-ドリフト（ベース）領域

𝑊𝑆 =𝑊𝑃

sin(𝜃)

■負ベベル表面の空乏領域幅WS とバルク内のWPの関係

■負ベベル表面での最大電界 Emax,NBとバルク内の最大電界 Emax,Bの関係

𝐸𝑚𝑎𝑥,𝑁𝐵 = 𝐸𝑚𝑎𝑥,𝐵

𝑊𝑁

𝑊𝑆= 𝐸𝑚𝑎𝑥,𝐵

𝑊𝑁

𝑊𝑃sin(𝜃)

負ベベルによる表面電界緩和

90

0.0

0.2

0.4

0.6

0.8

1.0

1.2

1.4

1.6

0 1 2 3 4 5 6 7 8 9 10

No

rmal

ized

Su

rfac

e El

ect

ric

Fiel

d

Negative Bevel Angle (Degrees)

WN/WP

1510

5

■ウエハラッピングによって負ベベルを形成（精度の良い角度調整必要）

■非常に小さい負のベベル構造で表面電界緩和を達成できる（実際には、負のベベル領域の電界は、ベベル表面近傍のバルク内で高められた電界により、バルク内（平行平板型接合）の電界より高い）→負ベベル構造の耐圧は、バルク内（平行平板型接合）の耐圧より低くなる

Ex. 表面での電界が50％程度バルクより低下していると、負ベベル角は2.5°at WN/WP = 10

サイリスタ用 Siウエハ

91

■サイリスタやGTOはのシリコンウエハ全体（ 5～6インチ径）を使う→ ウエハ：FZ （Float-Zone）シリコンの低濃度N基板

■ N基板の作り方→熱中性子の照射により、 Si30 の同位体を P31に変える（NTD: Neutron Transmutation Doping）

（自然の Si → 三つの同位体：Si28（92.27%）、Si29（4.68%）、Si30（3.05%））

（１）Si28（n,γ）→ Si29 （３）Si30（n,γ）→ Si31 → P31 + β（２）Si29（n,γ）→ Si30

𝐶𝑑𝑜𝑛𝑜𝑟 = 2.06 × 10−4Φ𝑡

Si 内では、（１）と（２）の反応はほとんど起こらなく、（３）の反応が起こる

Cdonor: NTDによるドナー濃度、Φ: 熱中性子の流れの密度、t: 照射時間

■抵抗率のばらつき低減→ インゴットを原子炉の中で回転し、熱中性子を均一に照射する■ NTDによる格子損傷発生（Siのバンドギャップ中に深いレベルを形成：再結合中心）原因 (1) 核変換中の γ 線放出による反跳、(2) 核反応によって生じたβ粒子（高エネルギー電子）の結晶照射、

(3) 原子炉内で生じた高速中性子の衝突■アニール（750 - 800°）による損傷除去

→ Si の抵抗率はアニール前では 105 Ωcmを超えるが、アニール後ではNTD により形成された Pの濃度で決まる値（例えば200 Ωcm）になる。→ 少数キャリアのライフタイムは、1msのレベルまで増大する。（注１）上記 (3) による損傷はアニールによって除去され難いので、原子炉の中で高速中性子の流れの少ない箇所にインゴットを置く。（注２） NTD で発生した P による熱中性子の吸収により S が生成されるだけでなく、Si による高速中性子の吸収によりMg も生成される。

これらはバンドギャップ中にディープレベル（深い準位）を作るが、インゴットのアニールによりそれを除去することは可能である。

中性子捕獲→（n,γ)反応: 中性子が原子核に吸収された後、γ線を放出する現象

（８）サイリスタ用ウエハと不純物ドーピング

不純物ドーピング

92

・P型の高傾斜型接合→ バルク及びベベル終端での耐圧確保

■サイリスタやGTOのP-ベース形成（深い拡散が必要）

・P型不純物→ Al, Ga（Si中のAlの拡散係数はBより約５倍大きい（典型的な拡散温度））→ Al 原子の大きさはSi原子の大きさに近いため、ミスフィット歪を抑制できる

Ex. 接合深さ 100 μmAl 98 hr,（４日）, B 556 hr（２３日） (at 1200 ℃）