convertidores a/d nyquist-rate. introducción tipos convertidores

Download CONVERTIDORES A/D NYQUIST-RATE. Introducción Tipos convertidores

Post on 07-Feb-2015

10 views

Category:

Documents

5 download

Embed Size (px)

TRANSCRIPT

  • Diapositiva 1
  • CONVERTIDORES A/D NYQUIST-RATE
  • Diapositiva 2
  • Introduccin Tipos convertidores
  • Diapositiva 3
  • 1. Convertidores integradores (1) Integrador de rampa simple Se cuentan pulsos de reloj hasta que V integrador = V in Para el instante t = t1 alcanza el nivel de Vin: Si el reloj tiene un perodo T el nmero de pulsos n que recibir el contador hasta el instante t1 ser: Fundamento: convertir un nivel de voltaje en una dimensin de tiempo que se mide con un contador
  • Diapositiva 4
  • 1. Convertidores integradores (2) Integrador de doble rampa Fase (I):): intervalo de tiempo T1 en el que el contador cuenta 2N ciclos de reloj Vx crece en forma de rampa proporcional Caracterstica: los convertidores realizan la conversin en dos fases (I) y (II)
  • Diapositiva 5
  • 1. Convertidores integradores (3) El contador cuenta hasta que V x sea menor que cero,entonces el valor del contador es igual al valor digitalizado de la seal de entrada V in. Fase (II): amplitud de tiempo variable, T 2 el contador se pone a cero el interruptor S 1 se conecta a V ref, Rampa V x constante decreciente.
  • Diapositiva 6
  • 1. Convertidores integradores (4) Desventajas: El tiempo de conversin no es fijo, depende del nivel de la seal de entrada V in la velocidad de conversin es muy lenta Utilizacin: realizacin de medidores de panel digitales voltmetros de continua Eleccin de T 1 : los componentes superpuestos a esta frecuencia a la seal de entrada significa atenuacin
  • Diapositiva 7
  • 2. Convertidores de aproximaciones sucesivas Algoritmo de bsqueda binaria Inicio Muestreo V in, V D/A = 0, i = 1 V in > V D/A b i = 1b i = 0 V D/A V D/A + V ref / 2 i+1 V D/A V D/A (V ref / 2 i+1 ) i i + 1 i N Parar S No S
  • Diapositiva 8
  • 2.1Aproximaciones sucesivas basados en un DAC Al final de la conversin, el valor digital en el SAR es el voltaje V D/A sin los 0.5 V LSB de la seal de entrada El convertidor D/A determina la precisin y la velocidad del convertidor A/D Se necesita un muestreo y retencin a la entrada SAR: registro digital de aproximaciones sucesivas Control lgico totalmente digital Ejecutan la bsqueda binaria
  • Diapositiva 9
  • 2.2. A/D de redistribucin de carga unipolar 1. Modo muestreo: capacidades estn cargadas a V in el comparador se pone al voltaje umbral 2. Modo mantenimiento: se abre S 2,todas las C se unen a tierra. V x, cambia a V in, con lo cual se lleva V in al array de condensadores. V ref se aplica al array de capacidades durante un ciclo 3. Ciclo de bit: la capacidad ms grande se conmuta a V ref. y V x pasa a valer (- V in + V ref /2) Si V x V in > V ref /2 el C MSB se conecta a V ref.. b 1 se considera que es 1 Si V x > 0 C MSB se conecta a tierra y b 1 pasa a ser 0 1 1 1
  • Diapositiva 10
  • 2.3. A/D de redistribucin de carga de signo con un voltaje de referencia simple 1.Modo muestreo: todas las C se cargan a V in mientras el comparador se pone a la V umbral. La C mayor se conecta a V ref /2 2.Modo mantenimiento: el comparador primero se resetea, y las C se unen a tierra. V x, cambia a V in /2 3.Ciclo de bit: la C mayor se conecta a tierra si V x > 0 Si V x V in > 0, b 1 = 1, la conversin procede como en el caso unipolar Si V x > 0, b 1 = 0, la C mayor cambia a tierra, V x llega a V in /2 V ref /4 y en la conversin se procede como en el caso unipolar
  • Diapositiva 11
  • Convertidores flash o paralelos Son de muy alta velocidad Vin se compara con diferentes niveles de tensin. Si Vin > Vref => Salida comparador = 0, si no = 1 Ej: Si Vin = (6/8) x R x Vref entonces entrada al encoder 0001111
  • Diapositiva 12
  • Convertidores flash o paralelos 1 Carga de C 2 Si Vin Salida inversor = 1 (descarga de C) Si Vin > Vri => Salida inversor = 0 (carga de C) Vri Vin
  • Diapositiva 13
  • Convertidores flash o paralelos Agunas cuestiones de diseo de convertidores flash Carga de la capacidad de entrada Bowing (Inclinacin) de la cadena de resistencias Retardo latch-to-track en el comparador Retardo de la seal y/o del reloj Supresin del error de burbuja
  • Diapositiva 14
  • Convertidores flash o paralelos Carga de la capacidad de entrada - El gran nmero de comparadores conectados a Vin provoca un gran carga parsita en el nudo Vin. - La carga de una gran capacidad a menudo limita la velocidad del convertidor Flash - Normalmente requiere un fuerte y poderoso buffer para conducir Vin.
  • Diapositiva 15
  • Convertidores flash o paralelos Bowing (Inclinacin) de la cadena de resistencias - Las corrientes de entrada de los comparadores bipolares, producen errores en las tensiones de los nodos de la cadena de resistencias. - Su correccin puede ser obtenida usando circuitera adicional para forzar a que su tensin central sea correcta.
  • Diapositiva 16
  • Convertidores flash o paralelos Retardo latch-to-track en el comparador - Tiempo que tarda un latch del comparador en en pasar de modo latch a modo track cuando se presenta una pequea seal de entrada de la polaridad opuesta a la del periodo anterior. - Esto se puede minimizar manteniendo las constantes de tiempo pequeas. Esto se consigue a veces manteniendo la ganancia de los latches pequea.
  • Diapositiva 17
  • Convertidores flash o paralelos Retardo de la seal y/o del reloj - Incluso muy pequeas diferencias en la llegada del reloj o de las seales de entrada a los diferentes comparadores pueden causar errores - Una de las formas de solucionar esto es preceder al convertidor de un circuito de muestreo y retencin (S/H = Sample and Hold).
  • Diapositiva 18
  • Convertidores flash o paralelos Ruido de alimentacin y de sustrato Se acoplan fcilmente a travs de la circuitera o el sustrato produciendo errores. Para minimizar este problema: - el reloj debe ser protegido del sustrato y de la circuitera analgica. - relojes diferenciales juntos: se previene que las seales se acoplen en el sustrato o a travs del aire. - fuentes de alimentacin analgicas separadas de las digitales.
  • Diapositiva 19
  • Convertidores flash o paralelos Supresin del error de burbuja - A veces un slo '1' aparece dentro de la cadena de '0s' (o un '0' dentro de una cadena de '1s') debido a la metaestabilidad del comparador, ruido, cross-talk, ancho de banda limitado, etc. - Estas burbujas normalmente ocurren cerca del punto de transicin del cdigo termomtrico. - Afortunadamente, estas burbujas, pueden eliminarse con una pequea complejidad extra reemplazando las puertas NAND de 2 entradas con puertas NAND de 3 entradas.
  • Diapositiva 20
  • Convertidores flash o paralelos - Ahora debe haber dos errores seguidos para producir error. - Pero este circuito no elimina el problema del todo.
  • Diapositiva 21
  • Convertidores A/D de dos pasos (o de subrango) Convertidores A/D de dos pasos Son los ms populares para alta velocidad y precisin media. Esta popularidad es debida a varias ventajas que tienen sobre los flash. - menor rea de silicio, - menor potencia, - menor carga de capacidad, - voltajes menos estrictos, Aunque: - tienen un retardo mayor, - necesitan CAD ms complejos.
  • Diapositiva 22
  • Convertidores A/D de dos pasos (o de subrango) 1- El A/D MSB de 4 bits determina los primeros 4 MSBs 2- Se halla el error de cuantificacin 3- El error de cuantificacin se multiplica primero por 16 4- y los LSBs se determinan usando el A/D LSB de 4 bits. En lugar de requerir 256 comparadores como en un convertidor flash de 8 bits, slo se necesitan 32 comparadores en un convertidor de dos pasos.
  • Diapositiva 23
  • Convertidores A/D de dos pasos (o de subrango): Correccin digital de errores Razn para la correccin digital de errores: facilitar los requisitos del convertidor A/D MSB de 4 bits. Sin correccin de errores, este primer convertidor A/D necesita una precisin del al menos 8 bits. Con correccin de errores slo necesita 4 bits. Curiosidad: Aunque el segundo S/H no es necesario, su propsito es permitir que el primer S/H muestree una nueva seal de entrada antes de que el amplificador de ganancia haya terminado de amplificar el valor anterior.
  • Diapositiva 24
  • Convertidores A/D de interpolacin - El funcionamiento es muy similar al flash. -El nmero de amplificadores de entrada unidos a Vin se reduce significativamente. Esto produce: 1.una menor capacidad de entrada (que es bastante alta para el convertidor flash), 2.una leve reduccin de la alimentacin 3.y un menor nmero de voltajes de referencia necesarios.
  • Diapositiva 25
  • Convertidores A/D interpolacin
  • Diapositiva 26
  • Convertidores A/D interpolados Los niveles lgicos se asumen 0 y 5 voltios, con los comparadores de entrada teniendo su mxima ganancia en torno a -10. El umbral del latch est cerca del punto medio de los 2 niveles lgicos (en torno a 2.5 V.). A medida que Vin crece, el latch para V 1 se dispara primero, seguido de V 2a y as en adelante hasta V 2. Como resultado, se crean ms niveles de referencia entre V 1 y V 2.
  • Diapositiva 27
  • Convertidores A/D folding (plegables) Aunque el n de amplificadores de entrada puede reducirse a travs del uso de una arquitectura interpolada, el n de comparadores de latch sigue siendo 2N para un convertidor de N bits. Este alto nmero de comparadores puede reducirse considerablemente usando una arquitectura folding. Un convertido