circuitos combinacionales

UNIVERSIDAD CATÓLICA DE SANTA MARÍA

FACULTAD DE CIENCIAS E INGENIERÍAS FÍSICAS Y FORMALES

PROGRAMA PROFESIONAL DE INGENIERÍA MECÁNICA,

MECÁNICA-ELÉCTRICA Y MECATRÓNICA

Página:1/12

Jefe de Prácticas: Ing. Christiam G. Collado Oporto

CIRCUITOS ELECTRÓNICOS II

LÓGICA COMBINACIONAL: Circuitos Combinacionales Discretos Código:

Semestre:

Grupo: FECHA:

Apellidos y Nombres: Lab. Nº: 2

OBJETIVOS

Conocer las características y funcionamiento de las compuertas Exclusivas.

Conocer las principales características de un circuito lógico combinacional.

Escribir la expresión booleana de salida de cualquier circuito lógico combinacional y desarrollar la tabla de verdad a partir de la

misma.

Diseñar circuitos lógicos combinacionales e implementarlos mediante CI’s (puertas lógicas) que proporcionan los fabricantes

haciendo uso de la descripción, tabla de verdad y cronogramas facilitados.

Adquirir destreza en el montaje de aplicaciones con circuitos combinacionales.

MARCO TEÓRICO

Recordemos que existen dos estados lógicos el las sistemas digitales (ya que trabajan en modo binario)

0 LÓGICO 1 LÓGICO

Falso Verdadero

Desactivado Activado

Bajo Alto

No Si

Interruptor Abierto Interruptor Cerrado

Yes (Buffer)

La compuerta BUFFER es la más básica de todas, simplemente toma el valor que se le entrega y lo deja pasar tal cual.

Not

La compuerta NOT es un tanto parecida al buffer salvo por que invierte el valor que se le entrega. También tiene la utilidad de ajustar niveles

pero tomando en cuenta que invierte la señal.

Tabla de verdad

A Salida

0 0

1 1

Tabla de verdad

A Salida

0 1

1 0

T

Tiempo [s]

0.00 2.50m 5.00m 7.50m 10.00m

A

L

H

salida

L

HA Salida

A Salida

T

Tiempo [s]

0.00 2.50m 5.00m 7.50m 10.00m

A

L

H

salida

L

H

CIRCUITOS ELECTRÓNICOS II Página: 2/12

LÓGICA COMBINACIONAL: Circuitos Combinacionales Discretos LAB N° 2 Lab. CE II

JP: Ing. Christiam G. Collado Oporto

T

Tiempo [s]

0.00 2.50m 5.00m 7.50m 10.00m

A

L

H

B

L

H

salida

L

H

AND

La compuerta AND hace la función de multiplicación lógica. Es decir toma los valores que le aplicamos a sus entradas y los multiplica.

OR

La compuerta OR realiza la función de suma lógica.

NAND

La compuerta NAND también hace la función de multiplicación, pero entrega el valor negado.

Tabla de verdad

A B Salida

0 0 0

0 1 0

1 0 0

1 1 1

Tabla de verdad

A B Salida

0 0 0

0 1 1

1 0 1

1 1 1

Tabla de verdad

A B Salida

0 0 1

0 1 1

1 0 1

1 1 0

A

Salida

B

T

Tiempo [s]

0.00 2.50m 5.00m 7.50m 10.00m

A

L

H

B

L

H

salida

L

H

A

Salida

B

T

Tiempo [s]

0.00 2.50m 5.00m 7.50m 10.00m

A

L

H

B

L

H

salida

L

H

A

Salida

B




T

Tiempo [s]

0.00 2.50m 5.00m 7.50m 10.00m

A

L

H

B

L

H

salida

L

H

NOR

La compuerta NAND también hace la función de multiplicación, pero entrega el valor negado.

XOR (OR Exclusiva)

La compuerta OR vista anteriormente realiza la operación lógica correspondiente al O inclusivo, es decir, una o ambas de las entradas deben

estar en 1 para que la salida sea 1. Ejemplo de esta compuerta en lenguaje seria “Mañana iré de compras o al cine”. Basta con que vaya de

compras o al cine para que la afirmación sea verdadera. En caso de que realice ambas cosas, la afirmación también es verdadera. Aquí es

donde la función XOR difiere de la OR: en una compuerta XOR la salida será 0 siempre que las entradas sean distintas entre si. En el ejemplo

anterior, si se tratase de la operación XOR, la salida seria 1 solamente si fuimos de compras o si fuimos al cine, pero 0 si no fuimos a ninguno

de esos lugares, o si fuimos a ambos.

XNOR (NOR Exclusiva)

No hay mucho para decir de esta compuerta. Como se puede deducir de los casos anteriores, una compuerta NXOR no es más que una XOR

con su salida negada, por lo que su salida estará en estado alto solamente cuando sus entradas son iguales, y en estado bajo para las demás

combinaciones posibles.

Tabla de verdad

A B Salida

0 0 1

0 1 0

1 0 0

1 1 0

Tabla de verdad

A B Salida

0 0 0

0 1 1

1 0 1

1 0

Tabla de verdad

A B Salida

0 0 1

0 1 0

1 0 0

1 1 1

A

Salida

B

T

Tiempo [s]

0.00 2.50m 5.00m 7.50m 10.00m

A

L

H

B

L

H

salida

L

H

A

Salida B

T

Time (s)

0.00 2.50m 5.00m 7.50m 10.00m

A

L

H

B

L

H

Salida

L

H

A Salida

B




Familias lógicas.

Existen varias familias lógicas en el mercado, cada una con unas determinadas características. Así dependiendo de cada aplicación habrá que

seleccionar la que mejor se adapte a cada caso, ya sea en velocidad, requisitos de consumo o que sea inmune al ruido que exista en una

fábrica.

Debido a los requisitos de la industria actual las dos familias lógicas que más han proliferado son la CMOS y la TTL, sobre todo la TTL ya que

presenta una mayor combinación de circuitos lógicos en sus integrados.

Familia lógica TTL

Es la familia lógica más extendida del mercado y por ello es la que mayor combinación de circuitos lógicos digitales presenta. Su

alimentación es de +5V con una tolerancia de ± 5V, un fanout de 10 y buena inmunidad al ruido. Su nombre viene de Lógica

Transistor - Transistor (TTL), que es la tecnología con la que está construida.

Dentro de esta familia existen diversas subfamilias que presentan distintas características en cuanto a velocidad y consumo, estas

son:

TTL Standard: Se identifica como SN74xx. El consumo por puerta es de 10mW y funciona hasta frecuencias de 35MHz. El

retraso por puerta es de 10nS.

TTL de baja potencia: Se identifica como SN74Lxx. Se caracteriza por lo poco que consumen. El consumo por puerta es de

1mW y funciona hasta frecuencias de 3Mhz. El retraso por puerta es de 33nS.

TTL de alta velocidad: Se identifica como SN74Hxx. Se caracteriza por su velocidad. El consumo por puerta es de 22mW y

funciona hasta frecuencias de 50MHz. El retraso por puerta es de 6nS.

TTL Schottky: Se identifica como SN74Sxx. Es el más rápido de la familia TTL. El consumo por puerta es de 19mW y

funciona hasta frecuencias de 125MHz. El retraso por puerta es de 3nS.

TTL Schottky de bajo consumo: Se identifica como SN74LS. Se caracteriza por su combinación de bajo consumo y alta

velocidad, que de cómo resultado puertas con las siguientes características: el consumo por puerta es de 2mW,

funcionando hasta frecuencias de 35MHz, siendo el retraso por puerta de 10nS.

Familia lógica CMOS

Es la segunda familia lógica más vendida en el mercado. Se caracteriza por el bajo consumo de energía que necesita para funcionar,

aunque éste depende de la frecuencia de trabajo del circuito en cuestión.

Al igual que en la familia anterior hay varias versiones o subfamilias lógicas dentro de esta tecnología, dependiendo de las

aplicaciones en las que se vallan a utilizar.

Como características básicas hay que señalar que se pueden alimentar con un rango de tensiones entre 3 y 15V, presentando un

fanout mucho mayor que el que presenta la familia TTL, en este caso de 50. También presenta una fabulosa inmunidad al ruido, con

lo que no presenta ningún inconveniente de uso en ambientes muy ruidosos, como son las fábricas.

Las principales desventajas que presenta esta familia son su baja velocidad y un cuidado mayor en la manipulación de estos

componentes, ya que se pueden romper de forma muy fácil en presencia de electricidad estática. Las subfamilias de la familia lógica

CMOS son:

CMOS standard: Está formado por la serie de circuitos integrados de la serie 4000. Esta serie tiene un consumo por puerta

de 2,5nW y un tiempo de respuesta de 40nS.

HCMOS: Es la familia CMOS de alta velocidad, identificándose por la serie 74HCxx. Su alimentación debe ser en entre 2 y

6V, tiene un retardo de 9nS y un consumo por puerta de 2,5nW.

HCMOS compatible con la familia TTL. Pertenece a la serie 74HCTxx. Su tensión de alimentación es de 5V, siendo las

demás características similares a las de los casos anteriores.

TTL CMOS

INDETERMINADO

INDETERMINADO

5V

3.5V

1.5V

2V

0.8V

5V

0V 0V




Ejemplo de análisis

T

Time (s)

0.00 1.00m 2.00m 3.00m 4.00m 5.00m

A

L

H

B

L

H

C

L

H

D

L

H

S

L

H

A

B

C

D

S




Ejemplo de diseño

Se desea controlar dos motores M1 y M2 por medio de tres interruptores A, B y C, de forma que se cumplan las

siguientes condiciones:

1. Si A está pulsado y los otros dos no, se activa M1.

2. Si C está pulsado y los otros dos no, se activa M2.

3. Si los tres interruptores están pulsados se activan M1 y M2.

4. En las demás condiciones los dos motores estarán parados.

EQUIPOS Y MATERIALES

Fuente de Alimentación DC.

Multímetro

Punta de Prueba Lógica.

CI-TTL 74LS00, 74LS02, 74LS04, 74LS08, 74LS11, 74LS27, 74LS32, 74HC4075 (o equivalentes) (con sus hojas de datos

Datasheet) (Por lo menos traer dos unidades de cada tipo).

CI-TTl De acuerdo a los diseños del procedimiento.

04 DIP Switch de 4 y 8 contactos.

10 Resistencias de 220 Ohm.

10 Diodos LED de colores variados.

Protoboard

Cables de conexión.

Herramientas (alicate pico de loro, alicate de pinzas, destornillador estrella, destornillador plano)

T

Time (s)

0.00 1.00m 2.00m 3.00m 4.00m

A

L

H

B

L

H

C

L

H

M1

L

H

M2

L

H




PROCEDIMIENTO

1. Implementar el siguiente circuito.

Circuito 01

1.1 Escribir la expresión booleana de salida del circuito lógico combinacional Circuito 01.

1.2 Elaborar la tabla de verdad del Circuito 01.

Tabla de verdad

A B C D Salida

S




1.3 Simplificar si es posible el Circuito 01, escriba la expresión booleana simplificada y dibuje el

diagrama del circuito simplificado y su diagrama de tiempos.




2. Implementar el siguiente circuito.

Circuito 02

2.1 Escribir la expresión booleana de salida del circuito lógico combinacional Circuito 02.

2.2 Elaborar la tabla de verdad del Circuito 02.

Tabla de verdad

A B C Salida

S

A

B

C




2.3 Simplificar si es posible el Circuito 02, escriba la expresión booleana simplificada y dibuje el

diagrama del circuito simplificado y su diagrama de tiempos.




3. Cuatro tanques de gran capacidad de una planta química contiene diferentes líquidos sometidos a calentamientos. Se utilizan sensores de nivel para detectar si el nivel de los tanques A y B excede un nivel predeterminado. Los sensores de temperatura de los tanques C y D detectan cuando la temperatura de estos tanques desciende de un límite prescrito. Suponga que las salidas A y B del sensor de nivel del líquido son BAJOS cuando el nivel es satisfactorio y ALTOS cuando es demasiado alto. Asimismo, las salidas C y D del sensor de la temperatura son BAJAS ciando las temperatura es satisfactoria y ALTAS cuando la temperatura es demasiado baja. Diseñe un circuito lógico que detecte cuando el nivel del tanque A o B es muy alto al mismo tiempo que la temperatura ya sea en el tanque C o D es muy baja.

4. La figura 01 muestra un cruce de dos avenidas principales. Se colocan sensores de detección de vehículos a lo largo de los carriles C y D (camino principal) y en los caminos A y B (camino secundario). Las salidas del sensor son BAJAS (0) cuando no pasa ningún vehículo y ALTAS (1) cuando pasa algún vehículo. El semáforo del cruce se controlará de acuerdo con la siguiente lógica:

El semáforo E-O estará en luz verde siempre que los carriles C y D estén ocupados. El semáforo E-O estará en luz verde siempre que sea C o D estén ocupados pero A y B no lo estén. El semáforo N-S estará en luz verde siempre que los carriles A y b estén ocupados pero C y D no lo

estén. El semáforo N-S también estará en luz verde cuando A o B están ocupados en tanto C y D no lo están. El semáforo E-O estará en luz verde cuando no haya vehículos transitando.

Utilizando las salidas de los sensores A, B, C y D como entradas, diseñe un circuito lógico para controlar el semáforo. Debe haber dos salidas N-S y E-O, que pasen de ALTO cuando la luz correspondiente se pone de color verde. Simplifique el circuito lo más que se pueda.

Figura 01




CUESTIONARIO FINAL

1. Diseñe el circuito 02 SOLO con puertas NAND si es posible.

2. Determine las condiciones de entrada que se necesita para producir salida =1 en la sgte. figura

CONCLUSIONES, OBSERVACIONES Y RECOMENDACIONES

Emita al menos tres conclusiones en torno al trabajo realizado

1. ___________________________________________________________________________________________

___________________________________________________________________________________________

___________________________________________________________________________________________

2. ___________________________________________________________________________________________

___________________________________________________________________________________________

___________________________________________________________________________________________

3. ___________________________________________________________________________________________

___________________________________________________________________________________________

___________________________________________________________________________________________

____________________________________________________________________________________________

____________________________________________________________________________________________

____________________________________________________________________________________________

____________________________________________________________________________________________

BIBLIOGRAFÍA

Tocci Ronald: “SISTEMAS DIGITALES PRINCIPIOS Y APLICACIONES”. Prentice Hall 2002 México

M. Morris Mano: “DISEÑO DIGITAL”. Pearson Educación 2003 México

Floyd Tomas L.: “FUNDAMENTOS DE ELECTRÓNICA DIGITAL” Edit. Mac Graw Hill México 2005

Wakerly Jhon F. “DISEÑO DIGITAL PRINCIPIOS Y PRACTICAS” Marcombo 2005 México

circuitos combinacionales

Documents