CIRCUITOS LOGICOS COMBINACIONALES

Un circuito combinacional consiste en compuertas lgicas cuyas salidas se determinan directamente en cualquier momento de la combinacin presente de entradas sin tener en cuenta las entradas anteriores. Un circuito combinacional realiza una operacin de procesamiento de informacin especifica completamente lgica por medio un conjunto de funciones de Boole. Un circuito combinacional consiste en variables de entrada, compuertas lgicas y variables de salida. Las compuertas lgicas aceptan seales en las entradas y generan seales en las salidas, este proceso transforma informacin binaria de datos de entrada dados a datos de salida requeridos, los datos de salida y de entrada se representan por medio de seales binarias, es decir, existen dos valores posibles (uno lgico y cero lgico). En un circuito combinacional, para n variables de entrada, hay 2n combinaciones posibles de valores de entrada binaria, para cada combinacin de entrada posible hay una y solo una combinacin de salida posible. Un circuito combinacional puede describirse por m funciones de Boole, una para cada variable de salida, cada funcin de salida se expresa en trminos de n variables de entrada.

Diagrama a bloques de un circuito combinacional CODIFICADORES

Un codificador es una funcin digital que produce una operacin inversa a la del decodificador. Un codificador digital que tiene 2n (o menos) lneas de entrada y n lneas de salida, las lneas de salida generan el cdigo binario para las 2n variables de entrada. Se puede decir tambin que un codificador es un circuito que nos convierte informacin no binaria (nmeros, letras, caracteres, etc.) a un cdigo binario.

Codificador decimal a BCDEste codificador convierte una entrada decimal a BCD.

Las entradas y salidas de este codificador son activas bajas. Un C.I. que realiza esta accin es el 74LS147. DECODIFICADORES

El decodificador es un circuito combinacional que convierte la informacin binaria de n lnea de entrada a un mximo de 2n lneas de salida. Si la informacin decodificada de n bits tiene combinaciones no usadas o de no importa, la salida del decodificador tendr menos de 2n salidas. En otras palabras un decodificador nos convierte informacin binaria a informacin no binaria (letras, smbolos, caracteres, etc).

Otras aplicaciones del Decodificador Implementacin de funciones booleanas empleando decodificadores. Un decodificador de 2 a 4 lneas puede generar los cuatro productos de trminos normales de una funcin de dos variables. De manera parecida, un decodificador de 3 a 8 lneas y uno de 4 a 16 lneas pueden generar, respectivamente, los ocho y diecisis trminos de productos normales de una funcin de tres variables. Implementacin de la funcin F = xyz + xyz + xyz + xyz

Decodificador BCD a 7 segmentos. Este circuito combinacional nos convierte el cdigo BCD a salida siete segmentos, que es la que se emplea en los displays.

Un decodificador BCD a 7 segmentos puede ser el C.I. 74LS47 (para display de nodo comn) o el C.I. 74LS48 (para display de ctodo comn).

Decodificador BCD a decimal Este decodificador nos convierte una entrada BCD a un valor decimal posicional.

Observar que este decodificador tiene sus salidas activas bajos, por esta razn los diodos emisores de luz (LED) se encuentran conectados por sus nodos a + Vcc. MULTIPLEXORES

Un multiplexor (MUX) digital es un circuito combinacional que selecciona informacin binaria de una de muchas lneas de entrada para dirigirla a una sola lnea de salida. La seleccin de una lnea de entrada en particular es controlada por un conjunto de lneas de seleccin. Normalmente hay 2n lneas de entrada y n lneas de seleccin cuyas combinaciones de bits determinan cual entrada se selecciona.

Multiplexor 8 x 1.

Este diagrama corresponde al C.I. 74LS151, el cual es un multiplexor/selector de datos de 8 lneas a 1. Las entradas son de D0 a D7, A, B y C son las lneas de seleccin, Y es la salida normal, W es la salida complementada, S es el strobe del multiplexor.DEMULTIPLEXORES

Un demultiplexor (DEMUX) es un circuito que recibe informacin por una sola lnea y transmite esta informacin en una de las 2n lneas posibles de salida. La seleccin de una lnea de salida especifica se controla por los valores de los bits de n lneas de seleccin.

Demultiplexor 8 x 1.

Este diagrama corresponde al C.I. 74LS138, el cual es un decodificador/demultiplexor de 3 lneas a 8. Sus salidas son activo bajo, GA y GB son el enable (habilitar) del multiplexor, G1 es la entrada, A, B y C son las lneas de seleccin, y de Y0 a Y7 son las salidas.CIRCUITO COMPARADOR

Un circuito comparador es aquel que compara la magnitud de dos valores binarios, indicndonos mediante una de sus salidas si ambos valores son iguales o uno es mayor con respecto al otro.

SUMADORES BINARIOS

Medio sumador. Un medio sumador es un circuito combinacional que consta de dos entradas y dos salidas.

Un medio sumador nos realiza la suma de dos bits (A, B), nos entrega el resultado de la suma (S) y nos da el acarreo de la suma (C).

Sumador completo.

Un sumador completo tiene tres entradas y dos salidas.

Un sumador completo nos realiza la suma de dos nmeros binarios (A, B) y el acarreo de entrada (CIN), nos entrega el resultado de la suma (S) y nos da el acarreo de la suma (COUT).

Sumador completo de 4 bits.

Se puede implementar un sumador completo de 4 bits empleando un medio sumador y tres sumadores completos.

donde: (A4 A3 A2 A1) y (B4 B3 B2 B1) son los nmeros binarios de 4 bits a sumar. C4 es el acarreo de salida de la suma. 4 3 2 1 son el resultado de la suma.

Tambin se dispone de un circuito combinacional que realiza la suma de dos nmeros binarios de 4 bits, que es el C.I. 74LS83A.RESTADORES BINARIOS

Medio restador. Un medio restador es un circuito combinacional que tiene solamente dos entradas y dos salidas.

Restador completo.

Un restador completo es un circuito combinacional que tiene tres entradas y dos salidas.

SUMADOR/RESTADOR DE 4 BITS.

El circuito sumador/restador de 4 bits esta constituido de un sumador completo de 4 bits (74LS83A) y 5 compuertas XOR. La seleccin de funcin del circuito (suma o resta), se realiza con el interruptor etiquetado con el nombre de selector de suma o resta (0 = suma, 1 = resta)

Invertidor (NOT) Ejecuta la funcin lgica bsica llamada inversin o complementacin. Su propsito es cambiar de un nivel lgico a su nivel opuesto. En trmino de bits, cambia de 1 a 0 y de 0 a 1. AND Ejecuta la multiplicacin lgica, comnmente llamada la funcin AND. La salida slo es HIGH (1) cuando todas las entradas son HIGH (1), de lo contrario la salida es LOW (0). OR Ejecuta la suma lgica, comnmente llamada la funcin OR. La salida es HIGH (1) si al menos una entrada es HIGH (1), de lo contrario es la salida es LOW (0). NAND Es un elemento lgico muy popular porque se puede utilizar como una funcin universal. La salida slo es LOW (0) cuando todas las entradas son HIGH (1), de lo contrario la salida es HIGH (1). NOR Al igual que el NAND, es de gran utilidad por su propiedad universal. La salida es LOW (0) si al menos hay una entrada HIGH (1). XOR Tiene slo dos entradas. La salida es HIGH (1) slo cuando las entradas tienen niveles opuestos, de lo contrario (entrada del mismo nivel) la salida es LOW (0). XNOR Tiene slo dos entradas. La salida es LOW (0) slo cuando las entradas tienen niveles opuestos, de lo contrario (entrada del mismo nivel) la salida es HIGH (1). Exor Esta puerta lgica , la EXOR, nos da a la salida un 0 siempre que sus entradas tengan igual valor . En el resto de los casos da 1 a la salida.

Circuitos Lgicos Secuenciales Los bloques bsicos para construirlos son los circuitos flip-flops. Los circuitos lgicos secuenciales son extremadamente importantes debido a su caracterstica de memoria. Los flip-flops tambin se denominan "cerrojos", "multivibradores biestables" o "binarios". Los flip-flops pueden construirse a partir de puertas lgicas, como, por ejemplo, puertas NAND, o comprarse en forma de circuitos integrados. Los flipflops se interconectan para formar circuitos lgicos secuenciales que almacenen datos, generen tiempos, cuenten y sigan secuencias. FLIP-FLOPS RS Es el flip-flop bsico

FLIP-FLOP D Tiene solamente una entrada de datos (D) y una entrada de reloj (CK). El flip-flop D, con frecuencia, se denomina flip-flop de retardo (y de datos). Este nombre describe con precisin la operacin que realiza. Cualquier que sea el dato en la entrada (D), ste aparece en la salida normal retardado un pulso de reloj. El dato es transferido a la salida durante la transicin del nivel BAJO al ALTO del pulso de reloj.

FLIP-FLOP JK Este dispositivo puede considerarse como el flip-flop universal; los dems tipos pueden construirse a partir de l.

Mapa de KarnaughUn mapa de Karnaugh (tambin conocido como tabla de Karnaugh o diagrama de Veitch, abreviado como K-Mapa o KV-Mapa) es un diagrama utilizado para la simplificacin de funciones algebraicas booleanas. El mapa de Karnaugh fue inventado en 1950 por Maurice Karnaugh, un fsico y matemtico de los laboratorios Bell. Los mapas K aprovechan la capacidad del cerebro humano de trabajar mejor con patrones que con ecuaciones y otras formas de expresin analtica. Externamente, un mapa de Karnaugh consiste de una serie de cuadrados, cada uno de los cuales representa una lnea de la tabla de verdad. Puesto que la tabla de verdad de una funcin de N variables posee 2N filas, el mapa K correspondiente debe poseer tambin 2N cuadrados. Cada cuadrado alberga un 0 un 1, dependiendo del valor que toma la funcin en cada fila. Las tablas de Karnaugh se pueden utilizar para funciones de hasta 6

variables.

Los Mapas de Karnaugh son una herramienta muy utilizada para la simplificacin de circuitos lgicos. Cuando se tiene una funcin lgica con su tabla de verdad y se desea implementar esa funcin de la manera ms econmica posible se utiliza este mtodo. Ejemplo: Se tiene la siguiente tabla de verdad para tres variables. Se desarrolla la funcin lgica basada en ella. (primera forma cannica). Ver que en la frmula se incluyen solamente las variables (A, B, C) cuando F cuando es igual a "1". Si A en la tabla de verdad es "0" se pone A, si B = "1" se pone B, Si C = "0" se pone C, etc.

Una vez obtenida la funcin lgica, se implementa el mapa de Karnaugh. La primera fila corresponde a A = 0 La segunda fila corresponde a A = 1 La primera columna corresponde a BC = 00 (B=0 y C=0) La segunda columna corresponde a BC = 01 (B=0 y C=1) La tercera columna corresponde a BC = 11 (B=1 y C=1) La cuarta columna corresponde a BC = 10 (B=1 y C=0)

Este mapa tiene 8 casillas que corresponden a 2n, donde n = 3 (nmero de variables (A, B, C))

En el mapa de Karnaugh se han puesto "1" en las casillas que corresponden a los valoresde F = "1" en la tabla de verdad. Tomar en cuenta la numeracin de las filas de la tabla de verdad y la numeracin de las casillas en el mapa de Karnaugh. Para proceder con la simplificacin, se crean grupos de "1"s que tengan 1, 2, 4, 8, 16, etc. (slo potencias de 2). Los "1"s deben estar adyacentes (no en diagonal) y mientras ms "1"s tenga el grupo, mejor. La funcin mejor simplificada es aquella que tiene el menor nmero de grupos con el mayor nmero de "1"s en cada grupo.

La nueva expresin de la funcin boolena simplificada se deduce del mapa de Karnaugh. - Para el primer grupo (rojo): la simplificacin da B (los "1"s de la tercera y cuarta columna) corresponden a B sin negar) - Para el segundo grupo (azul): la simplificacin da A (los "1"s estn en la fila inferior que corresponde a A sin negar)

Entonces el resultado es F = B + A F = A+B Ejemplo: Una tabla de verdad como la de la derecha da la siguiente funcin booleana: F = ABC + AB C + A B C + ABC Se ve claramente que la funcin es un reflejo del contenido de la tabla de verdad cuando F = "1" Con esta ecuacin se crea el mapa de Karnaugh y se escogen los grupos. Se lograron hacer 3 grupos de

dos "1"s cada uno.

Se puede ver que no es posible hacer grupos de 3, porque 3 no es potencia de 2. Se observa que hay una casilla que es compartida por los tres grupos. La funcin simplificada es: F = AB + A C + B C Grupo en azul: AB, grupo marrn:AC, grupo verde:BC

LICEO CRISTIANO BETH SHALOM JUAN CARLOS ESCOBAR 4TO ELECTRONICA

COMPUERTAS LOGICAS COMBINACIONALES

MARIO DAVID CHINCHILLA ARAGON