circuitos combinacionales

Circuitos Combinacionales

Hemos estado estudiando anteriormente las características generales de los circuitos digitales y hemos presentado un protocolo de actuación para su diseño basándonos en unas determinadas condiciones de funcionamiento, a partir de la definición del problema lógico, su tabla de verdad, su función canónica, su simplificación por métodos algebraicos o por los diagramas de Karnaugh, y su implementación por medio de cualquier tipo de puertas o bien por medio de puertas universales por aplicación de los teoremas de DeMorgan.

Estos circuitos que hemos estado aprendiendo a construir se llaman combinacionales porque el estado se sus salidas depende única y exclusivamente de la combinación que toman sus variables de entrada, sin que importen los estados anteriores de las variables ni el tiempo.

Existen una serie de circuitos combinacionales que son muy comunes y aparecen o bien aisladamente o formando parte de otros circuitos más complejos de aplicación general, que se repiten un número de veces tan considerable que se hace aconsejable su fabricación en serie, que vamos a estudiar en este tema y que son:

1. Codificadores.2. Decodificadores.3. Convertidores de código.4. Multiplexores.5. Demultiplexores.6. Comparadores.7. Sumadores.8. Restadores.9. Detectores/generadores de paridad.10. Otros circuitos lógicos: ALU

1. Codificadores

Un codificador es un circuito combinacional integrado que tiene hasta 2n entradas y n salidas y la función que desempeña es mostrar en la salida la combinación correspondiente al código binario de la entrada activada.

Imagen 01. Elaboración propia

Se entenderá mejor con un ejemplo: En una calculadoracuando pulsamos cualquiera de las diez teclas numéricas de una calculadora estamos marcando un número decimal, pero la calculador opera con número en binario. Para expresar en binario del 1 al 10, necesitamos al menos cuatro bits, ya que con tres solamente podríamos establecer 23 =8 combinaciones posibles (es decir del 0 al 7) y no podríamos codificar los diez dígitos necesarios (faltarían el 8 y el 9).

Por tanto emplearemos 4 salidas. Como con 4 salidas (4 bits) tenemos 16 combinaciones y empleamos 10 (del 0 al 9), o bien dejaremos seis combinaciones sin emplear, o las utilizaremos para codificar cualquier otra función representada en alguna de las teclas de la calculadora (el +, el -, el ·, el ÷, el = y la √; por ejemplo)

La tabla de verdad del codificador será:

A partir de la tabla se deduce que la salida S1 será 1 si lo es la entrada A9, ó la A7, ó la A5, ó la A3, ó la A1, de ahí que la ecuación lógica que corresponde a esta salida sea la

suma de las entradas 1, 3, 5, 7 y 9. Si seguimos analizando la tabla obtendremos, de forma análoga, las ecuaciones que tienen que cumplir las salidas S2, S3 y S4.

En el caso de se activasen más de una entrada estaríamos ante el dilema de ¿qué entrada debería codificarse?, o se produciría una señal de error en la salida, por ello los codificadores pueden ser sin prioridad, (no suelen emplearse), y los codificadores con prioridad, generalmente a la entrada más significativa, en este caso la tabla de verdad sería:

Es decir si por cualquier circunstancia se activase más de una entrada simultáneamente, el codificador presentará en la salida la correspondiente al código de la entrada que tenga asignado un mayor peso, es decir la más significativa, resultando indiferente los valores que tomasen las otras entradas menos significativas.

En la figura adjunta se muestra el circuito integrado combinacional correspondiente a un codificador con prioridad de 9 entradas y cuatro salidas.

Imagen 02. texas instruments. ©Como ya explicamos en el tema anterior las puertas lógicas y los circuitos que explicaremos en este tema se comercializan en circuitos integrados (CI), que son como una "pastilla de plástico" de la que salen unas patillas de conexión llamadas "pines", cada uno de los cuales corresponde a una entrada o salida de datos, alimentación o tierra; y cuya identificación se hace a partir de una pequeña muesca en la cápsula que marca el número de patilla. En las llamadas datasheet de los fabricantes de chips, dibujos como el siguiente indican la y correspondencia entre los pins de CI y las entradas y salidas del circuito, en este caso el codificador.

Este tipo de codificadores se emplean en la codificación de los teclados convencionales, así mismo en los circuitos conversores analógico-digital, y para controlar posibles perturbaciones en los ordenadores.

Aunque la aplicación más significativa de este tipo de circuitos integrados es en la construcción de multiplexadores, que son unos circuitos combinacionales que estudiaremos posteriormente.

Implementar con puertas lógicas de cualquier tipo, de dos entradas, un codificador de 4 líneas a código Binario exceso 3 con prioridad a la entrada de menor peso.

2. Decodificadores

Son circuitos combinacionales integrados que disponen de n entradas y un número de salidas igual o menor a 2n, actúan de modo que según cual sea la combinación de las variables de entrada se activa una única salida, permaneciendo el resto de ellas desactivada.

Suelen disponer de una entrada adicional denominada de inhibición o strobe de modo que cuando esta entrada se encuentra activada, pone todas las salidas a 0.

Por ejemplo un decodificador de 2 entradas y 22=4 salidas, tendría la siguiente tabla de verdad:

Sus ecuaciones lógicas serían:

Que una vez implementado con puertas NOT y AND, quedaría:


Un ejemplo típico es el decodificador BCD a decimal, cuya tabla de verdad será:

Los decodificadores pueden ser de dos tipos:

No Excitadores. Se denominan así a un tipo de decodificadores cuyas salidas solo pueden acoplarse a otros circuitos digitales de la misma familia integrada, ya que dan una corriente muy pequeña en dichas salidas, incapaz de activar ningún otro componente.

Decodificadores Excitadores. Son aquellos cuyas salidas dan suficiente corriente como para atacar, no solo a otros circuitos integrados de la misma familia, sino también a otros dispositivos, tales como displays, lámparas, relés, transductores,...

Un decodificador muy común es el de siete segmentos, este circuito combinacional activa simultáneamente varias salidas, decodifica la información de entrada en BCD a un código de siete segmentos adecuado para que se muestre en un display de siete segmentos, es el procedimiento empleado en todas las calculadoras, los relojes digitales,...


Su tabla de verdad sería:

En las imágenes siguientes puedes ver, qué segmentos están encendidos en dos números, el 6 y el 7. En el 7, como indica la tabla de verdad, están encendidos el a, el b y el c (encendido quiere decir en este caso valor lógico a 1)


En el 6, están apagados el a y el b (apagado quiere decir valor lógico a cero)

Aplicacion de los decodificadores: Implementación de funciones lógicas con decodificadores

Una de las principales aplicaciones de los decodificadores es que permite implementar ecuaciones correspondientes al funcionamiento de una función lógica.

Ejemplo. A partir de la tabla de la verdad siguiente:

La función canónica será

Para implementar la función lógica empleando un decodificador, actuaremos del siguiente modo:

En primer lugar se debe utilizar un decodificador que tenga igual o mayor número de líneas de entrada que el número de variables de la función lógica. En nuestro ejemplo un decodificador de cuatro a diez líneas, con salidas activas a nivel bajo y conectando a masa la entrada de mayor peso

Luego, miramos las salidas del decodificador que hacen que la salida de la función sea 1, según la tabla de verdad, corresponde a las salidas:

S1=001, S3=011, S4=100 y S7=111

Ahora debemos sumar estos términos para conseguir la función lógica deseada, para lo que emplearemos el tipo de puertas adecuado que podrán ser:

Puertas OR, si hemos utilizado decodificadores con salidas activas en nivel alto, ya que la función se debe activar cuando sea 1, uno o varios de los términos que constituyen la función.

Puertas NAND, si hemos utilizado decodificadores con salidas activas en nivel bajo, ya que la función se debe activar cuando sea 0 uno o varios de los términos que constituyen la función.

En caso de que alguna combinación de la tabla de verdad que provocan 1 en la salida de la función no tuviera correspondencia con las salidas del decodificador, se confeccionarán mediante puertas lógicas la combinación correspondiente, llevándose la salida de esta combinación junto a la del circuito, a una puerta OR final.

Te proponemos dos ejemplos para intentar mostrar el uso de decodificadores como dispositivos para impelmentar funciones lógicas.

Ejemplo 1

Implementar utilizando un decodificador el circuito correspondiente a una función lógica F(A,B,C), que debe cumplir que será cero cuando las tres variables de entrada estén a nivel bajo, o cuando la variable B se encuentre en estado alto si A no lo está. En los demás casos la función dará un 1 en la salida.

Ejemplo 2

Se desea implementar empleando un decodificador, un circuito correspondiente a una función lógica en la que mediante tres sensores (A,B,C) controlen el estado de tres avisadores (X,Y,Z), de modo que se cumplan las siguientes premisas.

cuando se active únicamente el sensor A, no habrá indicación alguna.

cuando se active únicamente el sensor B, actuara el indicador Z. cuando se active únicamente el sensor C, actuaran los indicadores X

e Y. cuando se activen únicamente A y B, actuara X. cuando se activen únicamente B y C, actuaran X y Z. cuando se activen únicamente A y C, actuara Y. cuando se activen simultáneamente A, B y C, los tres actuadores

estarán a 0. En caso de inactividad de los sensores, la indicación será nula.

Un último ejemplo: Control de lámparas de un semáforo

Con 2 elementos para transmitir órdenes, se pueden conseguir 4 (22) instrucciones distintas, a esto es a lo que llamamos, información codificada en binario.

Un semáforo debe tener tres salidas que serán cada una de las tres lámparas, (se podría añadir una cuarta salida que indicase avería), este lo podemos conseguir con un decodificador de dos entradas y cuatro salidas, con lo que en cada instante solamente puede estar activada una única lámpara, y el circuito de control semafórico que diseñemos solamente deberá disponer de dos salidas.


Si el sistema de control envía el número 0 codificado, se activará la luz roja, que está asociada a esa combinación de las variables de entrada, y así sucesivamente.

3. Convertidores de código

Son circuitos combinacionales cuya función es cambiar los datos de un código binario a otro, esto es así porque para determinadas operaciones de transmisión y procesamiento de información son más eficaces unos códigos que otros. Se suelen implementar mediante dispositivos lógicos programables.

Vamos a ver un ejemplo de un cambiador de código de BCD (8421) a binario exceso 3.

La tabla de verdad será:

Las funciones canónicas serían:

Ahora deberíamos simplificar e implementar la función, pero en este caso es un proceso largo que no vamos a hacer aquí y que la razón por la que estos circuitos se implementan en circuitos combinacionales integrados

4. Multiplexores

El multiplexor es el circuito lógico combinacional equivalente a un interruptor mecánico giratorio de varias posiciones, tal como el componente que sirve para seleccionar las bandas de un receptor de radio.

Permite dirigir la información binaria procedente de diversas fuentes a una única línea de salida, para ser transmitida a través de ella, a un destino común.

Disponen de: hasta 2n líneas de entrada de datos, una única de salida y n entradas de selección; que habilitan y ponen en contacto uno de los terminales de entrada de datos con el de salida.

El circuito combinacional integrado multiplexor, suele tener: 8 entradas de datos (bits), 3 entradas de selección (address) y una única salida e datos.

Por ejemplo cuando en las entradas de selección está activa la combinación 010 Equivalente a la entrada de información número 2, en la salida aparecerá el bit que en ese momento haya en la entrada 2 es decir un 1, ya que esta es la entrada que hemos seleccionado para comunicarla con la salida.

Imagen 09. Elaboración propia Imagen 10. Elaboración propia

Multimedia 01. Elaboración propia

Se puede observar el conexionado en la figura siguiente , obtenida de su data sheet, del multiplexor 74151, con las tres entradas de selección (S2, S1 y S0), las ocho entradas de datos (I7, I6, I5, I4, I3, I2, I1 e I0), Una entrada de inhibición ( ) una salida ( ) y otra salida más que es la negada de la anterior ( )

Imagen 11. datasheetcatalogue. ©

El encapsulado de este circuito, es decir la forma comercial del circuito integrado que lo aloja, es la de la imagen siguiente:

Imagen 12. datasheetcatalogue. ©

El multiplexor más sencillo es el biplexer, utilizado en la transmisión-recepción por radar, para conectar alternativamente una única antena al circuito emisor de ondas y al receptor de ondas reflejadas, como se muestra en la figura.


Son muy utilizados los multiplexores en los displays de calculadoras y relojes electrónicos, ya que consumen mucha menos potencia, lográndose disminuir el consumo de corriente y reduciéndose el número de pins que deben llegar hasta el circuito activador.

Imagen 14. toxikcore. Creative

commons

Aplicaciones de los multiplexores: Implementación de funciones lógicas con multiplexores

Una de las principales aplicaciones de los multiplexores es que permite implementar ecuaciones correspondientes al funcionamiento de una función lógica, reemplazando con un solo chip gran cantidad de cableado y de circuitos integrados.

Para lo que se debe seguir el siguiente protocolo:

Se conectan a las entradas de selección las variables de entrada del problema.

Se conectan las entradas de dato a 1 o a 0, según convenga a la configuración escogida con la entrada de selección.

Cuando no disponemos de suficientes entradas de selección en un multiplexor para conectar con las entradas del problema, podemos continuar empleándolos, estableciendo en las entradas de dato los valores adecuados correspondientes con ayuda de lógica adicional y en función de la variable que no conectamos a la entrada de selección.

Ejemplo: Empleo de multiplexores de igual número de entradas de control que de variables a implementar.

Supongamos, por ejemplo, que queremos implementar la siguiente función:

La función tiene cuatro variables de entradas, A, B, C, D, con lo que existen combinadas, dan lugar a 16 combinaciones posibles. Empleando un multiplexor de 4 entradas de control, se dispondrán de 16 canales de datos, por lo tanto uno por cada posible combinación de las variables de entrada de la función lógica.

Cada término que constituye la función corresponde a las de cada combinación de las variables de entrada que hacen 1 dicha función, por lo que si aplicamos las variables de la función a las entradas de selección y conectamos a 1 los canales de entrada que se corresponden con las combinaciones que intervienen en la función, poniendo a 0 el resto de los canales, tendremos la función implementada.

Ejemplo: Empleo de multiplexores en funciones con un número de entradas de control inferior en una unidad al de variables de la función a implementar.

Es posible implementar funciones lógicas de n variables con multiplexores de n-1 entradas de control, lo que producirá el consiguiente ahorro económico.

Con el ejemplo del apartado anterior, confeccionamos la siguiente tabla, donde se agrupan por columnas todas las posibles combinaciones de tres de las variables de entrada B, C y D, dejando en las filas las posibilidades de la variable que resta A.

Por tanto, la implementación del circuito se consigue aplicando las variables b, c y d a las tres entradas de selección del multiplexor y conectando las entradas de los canales de la siguiente forma:

Canales 0 y 2 conectado a 0. Canales 1, 4 y 6 conectado a 1. Canales 3, 5 y 7 a través de un inversor a la variable a, ya que su

valor es siempre el contrario del de dicha variable.

Abre los siguientes enlaces, en los que podrás ver cuatro ejercicios resueltos para acabar de explicar la implementación de funciones lógicas con multiplexores.

Multiplexores. Ejercicio resuelto 1


5. Demultiplexores Son circuitos integrados combinacionales que realizan la función opuesta a un

multiplexor. Es decir tiene una única entrada de datos, n entradas de selección y un números de salidas <2n, de modo que según introduzcamos una combinación u

otra por las entradas de selección, así conseguimos comunicar la entrada de datos con la salida seleccionada.


Los demultiplexores se pueden utilizar como decodificadores, de binario a decimal o a hexadecimal. Si se coloca en las entradas de selección (address) un número binario, se obtiene en la salida seleccionada el estado correspondiente que tengamos en la entrada de datos

En el siguiente vídeo, se muestra el funcionamiento del demultiplexor.

Funcionamiento del demultiplexorMultimedia 02. Elaboración propia

¿Sabías qué ...? Los demultiplexores junto con los multiplexores se emplean para

poder llevar varias conversaciones telefónicas simultaneas por una misma línea, por lo que se reducen significativamente los costes, y se simplifican muy sensiblemente el cableado de conexiones.

Cada persona escucha únicamente una fracción de lo que le dice la otra, pero debido a características fisiológicas del oído

humano, se consigue tener la sensación de que la comunicación es continua cuando se hace rotar el equipo multiplexor-demultiplexor con una cadencia adecuada por encima de los 20 ciclos por segundo


Multiplexor y demultiplexor son circuitos, que operando juntos

pueden siplificar la transmisión de datos (como te hemos mostrado en la "curiosidad" anterior, respecto a las líneas telefónicas)

En el siguiente vídeo vamos a ver cómo "unir" el multiplexor y demultiplexor que hemos explicado en anteriores vídeos.

Multiplexor y demultiplexor conectados

Multimedia 03. Elaboración propia

6. Comparadores

Son circuitos integrados combinacionales con uno o más pares de entradas que tienen como función comparar dos magnitudes binarias para determinar su relación.

El comparador más básico, que determina si dos números son iguales, se consigue mediante una puerta XOR (or exclusiva), ya que su salida es 1 si los dos bits de entrada son diferentes y 0 si son iguales.

Muchos comparadores poseen además de la salida de igualdad, dos salidas más que indican cual de los números colocados a la entrada es mayor (M) que el otro, o bien es menor (m) que el otro.

Vamos a implementar un circuito comparador de dos bits empleando puertas elementales, para lo que, en primer lugar escribiremos su tabla de verdad.

Entradas

A B

Salidas

I M m

0 0 1 0 0

0 1 0 0 1

1 0 0 1 0

1 1 1 0 0

Con lo que las funciones canónicas serán:

O bien como I=1 solo cuando M=m=0

Que equivale a leer los 0 de la tabla de verdad de I.

Con lo que al implementar la función lógica quedará el siguiente circuito:


Generalmente estos circuitos combinacionales no suelen cablearse, vienen en circuitos integrados como por ejemplo el CI 7485, que es un comparador de 4 bits. Posee 3 entradas en cascada que permiten utilizar varios comparadores para comparar números binarios de más de 4 bits:

Imagen 18. Elaboración propia Imagen 19. mercado libre. ©Se usa un comparador para los 4 bits menos significativos de los 2 números y se aplica su salida a la entrada en cascada del siguiente que compara los bits de mayor significación, proporcionando el resultado final.

7. Sumadores

Un sumador es un circuito que realiza la suma de dos palabras binarias. Es distinta de la operación OR, con la que no nos debemos confundir. La operación suma de números binarios tiene la misma mecánica que la de números decimales.

Por lo que en la suma de números binarios con dos o más bits, puede ocurrir el mismo caso que podemos encontrar en la suma de números decimales con varias cifras: cuando al sumar los dos primeros dígitos se obtiene una cantidad mayor de 9, se da como resultado el dígito de menor peso y “me llevo" el anterior a la siguiente columna, para sumarlo allí.

En la suma binaria de los dígitos 1 + 1, el resultado es 0 y me llevo 1, que debo sumar en la columna siguiente y pudiéndose escribir 10, solamente cuando sea la última columna a sumar. A este bit más

significativo de la operación de sumar, se le conoce en inglés como carry (acarreo), equivalente al “me llevo una” de la suma decimal.

Semisumador. Es un dispositivo capaz de sumar dos bits y dar como resultado la suma de ambos y el acarreo. La tabla de verdad correspondiente a esta operación sería:

Entradas

Salidas

A B C S

0 0 0 0

0 1 0 1

1 0 0 1

1 1 1 0

Con lo que sus funciones canónicas serán:

Que una vez implementado con puertas lógicas, un semisumador tendría el circuito:


Sumador completo. Presenta tres entradas, dos correspondientes a los dos bits que se van a sumar y una tercera con el acarreo de la suma anterior. Y tiene dos salidas, el resultado de la suma y el acarreo producido. Su tabla de verdad será:

Entradas Salidas

A B C-1 C S

0 0 0 0 0

0 0 1 0 1

0 1 0 0 1

0 1 1 1 0

1 0 0 0 1

1 0 1 1 0

1 1 0 1 0

1 1 1 1 0

Sus funciones canónicas serán:

Que una vez simplificadas quedarían:

O bien:

Una vez implementado con puertas lógicas el sumador presentaría cualquiera de los siguientes circuitos:

Imagen 21. Elaboración propia Imagen 22. Elaboración propia

Aunque, como ya hemos dicho en otros casos, en realidad estos circuitos no se cablean con puertas lógicas, si no que forman parte de circuitos integrados como el CI 7483, que es un sumador de cuatro bits.


El esquema


El esquema mostrado en la figura es el conexionado interno que presenta dicho sumador de 4 bits, configurado dentro del CI 7483.

Imagen 25. alldatasheet. ©

Características del sumador de 4 bits 7483:

Es un sumador completo que ejecuta la suma de dos números binarios de cuatro bits. Hay salida de suma por cada bit y el acarreo resultante (C4), se obtiene del cuarto bit.

Está diseñado para velocidades medias-altas de funcionamiento, con bits múltiples de suma en paralelo y acarreo en serie.

Tensión de alimentación.......................4,5V a 5,25V.

Temperatura de funcionamiento.............0 a 70ºC. Cargabilidad de salida normalizada C4......5 U.L. Cargabilidad de las salidas de suma.........10 U.L. Tensión de entrada alta mínima..............2V. Tensión de entrada de alta máxima.........0,8V.

Para sumar números de más de un bit, también se recurre al conexionado de sumadores binarios en paralelo, donde el acarreo de la suma de dos dígitos será una entrada a sumar en el paso siguiente. En este caso se precisan tantos semisumadores como bits tengamos que sumar. El montaje de la figura posterior tiene un funcionamiento idéntico al del CI 7483, aunque presenta incompatibilidades a nivel de pines.


8. Restadores

De modo similar a lo comentado con el sumador, podríamos construir un semi-restador en el que las entradas serán M = minuendo, S = sustraendo, y las salidas D = diferencia, P = cifra prestada. Debe cumplir la siguiente tabla de verdad:

Entradas

Salidas

M S D P

0 0 0 0

0 1 1 1

1 0 1 0

1 1 0 0

Con lo que sus funciones canónicas serán:

Cuya posible implementación se muestra en la figura:


En realidad este circuito no existe ya que para realizar restas se emplean sumadores, puesto que una resta de dos números es igual a la suma de uno con el negativo del otro. Para lo que se utiliza el método de complemento a uno (invertir todos los bits uno a uno, es decir cambiando 1 por 0 y 0 por 1), o bien el método de complemento a dos, añadiéndole un bit de signo. Pero no vamos a explicar este método de operar

Ni restadores, ni multiplicadores, ni divisores... con sumadores hago de todo!!

Como ya hemos comentado antes, es lo mismo restar, que sumar número de signo opuesto, por lo que no hace falta un restador para la operación resta. Pero, ¿y para multiplicar y dividir?

Lo vemos en un ejemplo muy sencillo,

Es decir, con números Reales, podemos sumar, restar, multiplicar y dividir con una sola operación, la suma. Por tanto en cuanto tenemos un sumador, podemos hacer cualquier otra operación sin problemas.

9. Detectores/generadores de paridad

Los circuitos electrónicos digitales se basan en la transmisión y el procesamiento de información, lo que hace necesario verificar que la información recibida es igual a la emitida; no suelen producirse errores, por lo que cuando ocurren en la mayoría de los casos el error en la transmisión se produce en un único bit.

El método más sencillo y eficaz de comprobación de la transmisión de datos consiste en añadir a la información transmitida un bit más, con la misión de que el número de 1 transmitidos en total sea par (paridad par), o impar (paridad impar).

Detectores/generadores de paridad

Los generadores de paridad par son aquellos circuitos que generan un 0 cuando el número de 1 en la entrada es par y un 1 cuando es impar, en el caso de dos bit, sería como se muestra en la tabla de verdad:

Entradas

Salidas

A B P I

0 0 0 1

0 1 1 0

1 0 1 0

1 1 0 1

P = paridad par, es decir un número de 1 par.

I = paridad impar, es decir un número de 1 impar.

Las funciones canónicas serán:

Cuya posible implementación se muestra en la figura:


Como venimos comentando a lo largo de todo el tema estos circuitos no se suelen cablear, sino que se presentan como circuitos integrados, un ejemplo de generadores de paridad sería el CI 74180.

10. Otros circuitos lógicos: ALU

ALU son las siglas de Aritmethic Logic Unit, es decir, Unidad Lógico Aritmética.

Se trata de un circuito integrado con la capacidad de realizar diferentes operaciones aritméticas y lógicas (es decir, del álgebra de Boole), con dos palabras de n bits Se pueden encontrar como circuitos independientes, y también como bloque funcional dentro de los microprocesadores y microcontroladores.

En general, las operaciones matemáticas están codificadas en binario natural y en complemento a 2 para las restas, pero se pueden codificar en otros códigos, como por ejemplo BCD natural.

El más conocido es 74LS181, que es una ALU de 4 bits, que puede realizar hasta 32 funciones diferentes (16 lógicas y 16 aritméticas), trabaja con números binarios de 4 bits, aunque se pueden conectar en cascada para aumentar el número de bits. Este circuito integrado tiene como entradas:

Los cuatro bits del operando A. Los cuatro bits del operando B. Entradas de selección (para seleccionar la operación a realizar, entre

16). Entrada de acarreo, por si viene de un integrado con el resultado de

menor peso. Entrada de control, para seleccionar si la operación a realizar deber

ser aritmética o lógica.

Como salidas tiene los 4 bits del resultado, más una salida comparador (A = B) y salidas de acarreo.

Como curiosidad decir que este circuito integrado trabaja con lógica inversa en las entradas de datos y en las salidas, es decir, que para estos pines se invierte el significado de los 1 y los 0. Aunque es posible hacerlo trabajar con lógica directa.

Configuración de pines del CI 74LS181


Tabla con las funciones que pueden realizarse con el 74LS181

Ejercicios Resueltos

A lo largo del tema hemos ido dando algunos ejemplos de cada uno de los circuitos que íbamos estudiando.

Para acabar el tema y con el objetivo, por un lado de afianzar conceptos y por otro de ver que cada circuito no es un "compartimento estanco", más bien todo lo contrario, por lo que se utilizan en combinación con otros para conseguir un objetivo (objetivo que es la función o funciones correspondientes a implementar), te proponemos practiques con los ejercicios resueltos que te proponemos a continuación.

ProbResueltosT3

2. DECODIFICADORES Y CODIFICADORES Los sistemas digitales contienen datos o información que está en alguna forma de código binario, los cuales se operan de alguna manera. En esta parte se examinan circuitos combinatorios, cuyas aplicaciones incluyen:

1. Cambio de datos de una forma a otra.

2. Tomar datos y enrutarlos a uno de varios destinos.

3. Decodificación de datos para despliegues visuales.

Muchos de los circuitos lógicos que cumplen estas funciones están ahora como circuitos integrados en la categoría de Mediana Escala de Integración (MSI - Medium ScaleIntegration). Por esta razón, no nos concentraremos en el diseño de estos circuitos, sino que investigaremos cómo se usan solos o en combinación, para cumplir varias operaciones

sobre datos digitales. Las operaciones que se discuten son: Decodificación y codificación. Al final se

presentan EJERCICIOS.

2.1 DECODIFICADORES

Un decodificador es un circuito lógico combinacional, que convierte un código de entrada binario de N bits en M líneas de salida (N puede ser cualquier entero y M es un entero menor o igual a 2N), tales que cada línea de salida será activada para una sola de

las combinaciones posibles de entrada. La Figura 1, muestra el diagrama general de un decodificador de Nentradas y M salidas. Puesto que cada una de las entradas puede ser 1 o 0, hay 2N combinaciones o códigos de entrada. Para cada una de estas combinaciones de entrada sólo una de la M salidas estará activada 1, para lógica positiva; todas las otras salidas estarán en 0. Muchos decodificadores se diseñan para producir salidas 0 activas, lógica negativa, donde la salida seleccionada es 0 mientras que las otras son 1. Esto último se indica siempre por la presencia de pequeños círculos en las líneas de salida del diagrama del decodificador.

Algunos decodificadores no usan todos los 2N códigos posibles de entrada, sino sólo algunos de ellos. Por ejemplo, undecodificador BCD a DECIMAL, tiene un código de entrada de 4 bits, el cual sólo usa diez grupos codificados BCD, 0000hasta 1001. Algunos de estos decodificadores se diseñan de tal manera, que si cualquiera de los códigos no usados se aplican a la entrada, ninguna de las salidas se activará.

La Figura 2, muestra la circuitería para un decodificador con 3entradas y 23=8 salidas. Como sólo usan compuertas Y, las salidas activadas son 1. Para tener salidas activadas 0, deberían usarse compuertas NO Y.

Puede hacerse referencia a este decodificador de distintas maneras, todas ellas válidas y usuales. Pude llamarse undecodificador de 3 líneas a 8 líneas (3x8), porque tiene treslíneas de entrada y ocho de salida. También recibe el nombre deconvertidor o decodificador de binario a octal, porque toma un código de entrada binario de tres entradas y produce un 1 en una de las ocho (octal) salidas correspondientes a ese código. A veces se hace referencia al circuito como como un decodificador1 de 8, porque una de las 8 salidas se activa a la vez.

A continuación se muestra la tabla funcional para estedecodificador (74138).

DEC A B C O0 O1 O2 O3 O4 O5 O6 O7

01234567

00001111

00110011

01010101

10000000

01000000

00100000

00010000

00001000

00000100

00000010

00000001

El logigrama correspondiente es:

Si se tiene una función reducida, deberá primero obtenerse su función canónica para poderla realizar con un decodificador.

La mayoría de estos circuitos tienen sólo dos niveles de conmutación. La tabla funcional queda en función de minitérminos por utilizarse lógica positiva.

EJEMPLO 1. Diseñar

un decodificador BCD a DECIMAL.

SOLUCIÓN

Un decodificador que toma un código BCD de 4 bits en la entrada y produce 10 salidas correspondientes a los dígitos decimales, se denomina un decodificador (o convertidor) BCD a decimal. La Figura 3, muestra el arreglo lógico básico que usa compuertas Y. Cada salida se hace 1 cuando ocurre su grupo codificado BCD correspondiente. Por ejemplo, O5 es1 sólo cuando cuando 0101 (5 en BCD) ocurra en las entradas ABCD, respectivamente. Este decodificador se llama también un decodificador de 4 por 10 líneas (4x10) o un decodificador 1 de 10.

A continuación se presenta la tabla funcional correspondiente:

DEC A B C D O0 O1 O2 O3 O4 O5 O6 O7 O8 O9

0123456789

0000000011

0000111100

0011001100

0101010101

1000000000

0100000000

0010000000

0001000000

0000100000

0000010000

0000001000

0000000100

0000000010

0000000001

101112131415

111111

001111

110011

010101

todas las salidas = 0

Este decodificador es un ejemplo de uno que no usa todas las combinaciones de entrada. Los grupos codificados 1010 hasta 1111 son inválidos para BCD y no producen ninguna salida activa. En la familia TTL, el circuito integrado 7442 (mediana escala de integración) es un decodificador BCD a decimal con salidas activas 0.

Sin embargo, hemos visto que cuando se tienen códigos de entrada que no se presentan, como es el caso, se pueden usar dichos códigos como términos indiferentes. Por tanto, de la tabla se obtienen las funciones de conmutación siguientes:

D0 = 3m (0) + 3x (10-15) ; D5 = 3m (5) + 3x (10-15)

D1 = 3m (1) + 3x (10-15) ; D6 = 3m (6) + 3x (10-15)

D2 = 3m (2) + 3x (10-15) ; D7 = 3m (7) + 3x (10-15)

D3 = 3m (3) + 3x (10-15) ; D8 = 3m (8) + 3x (10-15)

D4 = 3m (4) + 3x(10-15) ; D9 = 3m (9) + 3x (10-15)

Las funciones de conmutación, se reducen utilizando un solo mapa de Karnaugh, en el cual se colocan las funciones D0 a D9 en lugar del minitérmino correspondiente. Losenlaces se realizan considerando cada una de las funciones con los términos indiferentes. El mapa se presenta en la siguientes figura:

Del mapa se obtienen las funciones reducidas siguientes:

D0(A,B,C,D) = A'B'C'D' D5(A,B,C,D) = BC'D

D0(A,B,C,D) = A'B'C'D' D5(A,B,C,D) = BC'D

D1(A,B,C,D) = A'B'C'D D6(A,B,C,D) = BCD'

D2(A,B,C,D) = B'CD' D7(A,B,C,D) = BCD

D3(A,B,C,D) = B'CD D8(A,B,C,D) = AD'

D4(A,B,C,D) = BC'D' D8(A,B,C,D) = AD

El logigrama se presenta en la figura adjunta.

Puede observarse de ambos logigramas que se reducen el número de entradas en algunas de la compuertas Y. Esto es válido siempre y cuando no ocurran los códigos de entrada de 10 al 15.

EJEMPLO 2. Diseñar un sumador completo de 2 bits, con un decodificador y compuertas externas.

SOLUCIÓN

Las expresiones para la suma y el acarreo para el sumador completo de 2 bits, son:

S(A, B, C) = 3m (1,2,4,7)

C0(A, B, C) = 3m (3,5,6,7)

El logigrama correspondiente se presenta en la figura anexa. Puede observarse que las funciones S y C0 se generan utilizando una compuerta NO-Y para cada una de ellas, debido a que el decodificador entrega maxitérminos (lógicanegativa).

El circuito integrado 7420, contiene dos compuertas NO- Y con cuatro entradas cada una.

EJEMPLO 3. Diseñar un decodificador BCD a 7 segmentos.

SOLUCIÓN

Algunos despliegues numéricos usan una configuración

de 7 segmentos, Figura 4a, para producir los caracteres decimales 0-9. Cada segmento puede ser un diodo emisor de luz (LED - Light Emisor Diode). La Figura 4b, muestra los patrones de los segmentos que se usan para desplegar los diferentes dígitos. Por ejemplo, para desplegar el número 6, los segmentos c, d, e, f y g se activan mientras los segmentos a y b no lo están.

Un decodificador/manejador BCD a 7 segmentos, se usa para tomar una entrada BCD de 4 bits y desplegar el dígito decimal, después de pasar corriente por los segmentos apropiados. La lógica para este decodificador es más complicada que aquellas examinadas previamente, porque cada salida se activa para más de una combinación de entrada. Por ejemplo, el segmento e debe activarse para cualesquiera de los dígitos 0, 2, 6 y 8, lo que ocurre en cualesquiera de los códigos 0000, 0010, 0110 o 1000. La siguiente tabla funcional, presenta la relación de entrada en BCD y la activación de los segmentos desplegados.

DECCÓDIGO BCD EXHIBIDOR DE 7 SEGMENTOS

A B C D a b c d e f g

012345

000000

000011

001100

010101

101101

111110

110111

101101

101000

100011

001111

6789

0011

1100

1100

0101

0111

0111

1111

1010

1010

1011

1011

10

15

x

x

x

x

x

x

x

x

x

x

x

x

x

x

Una vez establecida la tabla funcional, se obtienen las expresiones booleanas para cada salida y luego se simplifican e implementan usando las técnicas vistas anteriormente. Este procedimiento se deja como ejercicio.

La Figura 5, muestra

un decodificador BCD a 7 segmentos (TTL 7446 o 7447) que se usa para manejar una lectura condiodos emisores de luz de 7 segmentos. Cada segmento consiste de uno o dos diodos emisores de luz. Los ánodos de los diodos están todos conectados a Vcc (+5 volts). Los cátodos de los mismos están conectados a través de resistencias limitadoras de corriente a las salidas apropiadas del decodificador. Este último tiene salidas activas 0 (bajas), las cuales son transistores de manejo con colector abierto, que pueden absorber corrientes bastante altas. Esto es porque las lecturas con diodos emisores de luz pueden requerir entre 10 y 40 mA por segmento, dependiendo del tipo y tamaño.

Para ilustrar la operación de este circuito, supóngase que la entrada BCD es A=0, B=1, C=0 y D=1, que es 5 en BCD. Con estas entradas las salidas del decodificador a', f', g', c' y d' serán conducidas

a 0 (conectadas a tierra), permitiendo que la corriente fluya a través de los segmentos a, f, g, c y d desplegando por consiguiente el numeral 5. Las salidas b' y e'estarán en 1 (abiertas), así que los segmentos del diodo b y e no pueden conducir.

EJEMPLO

4. Decodificador de 2 a 4 líneas con entrada de habilitación (enable), como se muestra en el diagrama a bloques adjunto.

SOLUCIÓN

La tabla funcional para este decodificador es:

E A B D0 D1 D2 D3

10000

x0011

x0101

10111

11011

11101

11110

De la tabla se observa que cuando E=1, sin importar que valores tomen A y B, las salidas son 1. El logigrama se muestra en la siguiente figura:

EJEMPLO 5. Diseñar un decodificador de 4x16 con 2 decodificadores de 3x8, con entrada E de habilitación.

SOLUCIÓN

La figura adjunta muestra el diagrama correspondiente

al decodificador de 4x16.

2.2 CODIFICADORES

Un decodificador acepta un código de entrada de N bits y produce un 1 o 0 en una y sólo una línea de salida. En otras palabras, se puede decir que un decodificador identifica, reconoce o detecta un código particular. El opuesto de este proceso dedecodificación es llamado CODIFICACIÓN y es ejecutado por un circuito lógico llamado CODIFICADOR.

Un codificador tiene un número de líneas de entrada, de las cuales sólo una es activada en un tiempo dado y produce un código de salida de N bits, dependiendo de cuál entrada es activada. La Figura 6, muestra el diagrama general de uncodificador con M entradas y N salidas. Todas las entradas y salidas están en 1 cuando están activadas (Note la ausencia de círculos en el diagrama).

Se vio que un decodificador binario a octal acepta un código binario de entrada de 3 bits y activa una de las 8 líneas de salida.

Un codificador octala binario opera de la manera opuesta. Acepta ocho líneas de entrada y produce un código de 3 bits a la salida. Su logigrama se muestra en laFigura 7, tomando como base la siguiente tabla funcional:

ENTRADACÓDIGOBINARIO

A0 A1 A2 A3 A4 A5 A6 A7 O2 O1 O0

10000000

01000000

00100000

00010000

00001000

00000100

00000010

00000001

00001111

00110011

01010101

Donde las funciones de conmutación son:

O2(A0,A1,A2,A3,A4,A5,A6,A7) = A4+A5+A6+A7

O1(A0,A1,A2,A3,A4,A5,A6,A7) = A2+A3+A6+A7

O0(A0,A1,A2,A3,A4,A5,A6,A7) = A1+A3+A5+A7

Se supone que sólo una de las entradas es 1 cada vez, así que sólo hay 8 condiciones posible de entrada. El circuito está diseñado de tal manera que cuando A0 es 1, se genera a la salida el código binario 000; cuando A1 es 1, se genera el código binario 001, cuando A2 es 1, se genera el código binario 010 y así sucesivamente. El diseño del circuito es muy simple, puesto que involucra analizar cada bit de salida y determinar para cuáles casos de entrada ese bit es 1 y luego pasar los resultados por una compuerta O. Por ejemplo, la tabla funcional muestra que O0 (bit menos significativo del código de salida) debe ser 1 cuando cualesquiera de las entradas A1, A3, A5 o A7 sean 1.

EJEMPLO 6. Describir la estructura y operación de un codificador decimal a BCD con salidas activas 0.

SOLUCIÓN

Este codificador toma 10 líneas de entrada, una sola de las cuales estará en 1 y produce un código de salida de 4 bitsBCD. Puesto que hay 4 salidas, el circuito contiene cuatro compuertas. Las compuertas usadas son NO-O, porque han de ser normalmente 1 e ir a 0, cuando una de las entradas se hace 1. La Figura 8, muestra el diagrama de este codificador. La siguiente tabla funcional muestra las entradas y salidas del codificador.

ENTRADAS CÓDIGO BCD

A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 O3 O2 O1 O0

1000000000

0100000000

0010000000

0001000000

0000100000

0000010000

0000001000

0000000100

0000000010

0000000001

1111100000

1111000011

1100110011

1010101010

2.3 EJERCICIOS

1. Realice las siguientes funciones Booleanas utilizando, para cada caso, un decodificador y compuertas externas.

a) f(A,B,C,D) = 3m (0,4,6,10,11,13)

b) f(w,x,y,z) = JM (3,4,5,7,11,12,14,15)

c) f(a,b,c,d) = 3m(3,5,7,11,15)

d) f(A,B,C,D) = JM (0,1,2,8,9,11,15-19,24,25,29-31)

e) f(A,B,C,D) = 3m (0,2,4,5,7,8,16,18,24,32,36,40,48,56)

2. En uno de los laboratorios de una compañía químico farmacéutica se elaboran 14 distintas soluciones a partir de las componentes W, X, Y y Z. Estas sustancias pesan 800, 400,200 y 100 mg, respectivamente. Las

soluciones depositadas en frascos se transportan por medio de una banda hasta la báscula. Si el peso indicado en la báscula es uno de los siguientes: 200, 500, 700, 800, 1100, 1400 y 1500 mg, entonces un dispositivo electromecánico F, después de agregar al compuesto la sustancia Q, sellará el frasco sobre la báscula y lo apartará de la banda; de otro modo, el frasco permanecerá abierto y la banda lo transporta hacia otra etapa del proceso. Además, por las condiciones previas del proceso, no es posible que lleguen a la báscula ni frascos vacíos, ni frascos que contengan las siguientes sustancias: WY, YZ, WZ y XY; Todas las demás combinaciones sí pueden llegar hasta la báscula.

Determinar la función booleana del circuito combinatorio L que accione el dispositivo F que incluya las condiciones irrelevantes. Realizar el circuito mediante undecodificador y compuertas externas.

3.Un circuito lógico tiene 5 entradas A, B, C, D y E (donde A es la de mayor peso binario). Cuatro de las entradas representan un dígito decimal en BCD (Decimal Codificado en Binario, por sus siglas en inglés). La primera entrada, A, es de control.

Cuando el control está en 0 lógico, la salida Z es igual a 0 si el número decimal es impar y 1 si es par.

Cuando el control está en 1 lógico, la salida Z es igual a 1 cuando la entrada en múltiplo de 3, en caso contrario es 0.

Diseñe un circuito utilizando un decodificador y compuertas externas, considerando lógica negativa.

NOTA: Considere al 0 como un número par.

4. Un posicionador de eje, proporciona una señal de 4 bits que indica la posición de un eje en pasos de 30°. Utilizando el código de Gray, el cual se muestra en la siguiente tabla,diseñe un circuito (realización mínima de suma de productos) que produzca una salida que indique en dónde se encuentra el eje.

POSICIÓN SALIDA DEL POSICIÓN SALIDA DEL

DEL EJE DECODIFICADOR DEL EJE DECODIFICADO

0°<= P <=30°30°< P <=60°60°< P <=90°

90°< P <=120°120°< P <=150°150°< P <=180°

0 0 110 0 1 00 1 1 00 1 1 10 1 0 10 1 0 0

180°< P <=210°210°< P <=240°240°< P <= 270°270°< P <=300°300°< P <=330°330°< P <=360°

1 1 0 01 1 0 11 1 1 11 1 1 01 0 1 01 0 1 1

Obtenga el logigrama utilizando un decodificador y compuertas externas.

5. Obtener el diagrama lógico por medio de

un decodificador y compuertas externas de un circuito de 5 entradas: Dos de datosA y B y tres de control C2, C1 y C0, cuyo diagrama a bloques se muestra en la figura adjunta.

La función de salida depende de los ocho posibles estados de las señales de control, de acuerdo a la siguiente tabla:

CONTROL (DECIMAL) F

0 1

1 A + B

2 (A B)'

3 A OEX B

4 (A OEX B)'

5 A B

6 (A + B)'

7 0

Considere a C2 y A como las variables de mayor peso binario, respectivamente.

6. Textura es la organización es la organización de una superficie como un conjunto de elementos repetidos. En un proceso automático para clasificar texturas artificiales, un sensor de 4 puntos (figura adjunta) envía señales a un circuito combinatorio cuya tarea es discriminar (emitiendo pulsos 1) los siguientes elementos:

En todos los casos que inspecciona el sensor se activan al menos 2 puntos de la rejilla (es decir, no se

presentan casos en los cuales se activa tan solo un punto ni casos en los que no se activa ningún elemento)

Obtener la función booleana f(a,b,c,d) a la salida del circuito discriminador, haciendo uso de las condiciones irrelevantes.Realizar el circuito mediante un decodificador y compuertas externas.

7. Se desea diseñar e instrumentar un circuito combinatorio mínimo de dos entradas con dos bits cada una, sobre las cuales se codifican dos de los cuatro tipos de sangra existentes y a su salida se obtenga una señal que informe sobre la posibilidad o imposibilidad de la transfusión de uno de ellos sobre el otro, dadas las siguientes reglas de compatibilidad entre ellos.

Los tipos de sangre son 4: A, B, AB y O.

El tipo O puede donar a cualquier otro tipo, pero sólo puede recibir de él mismo.

El tipo AB puede recibir de cualquier otro tipo pero sólo puede donar a AB.

La clase A puede donar a A o a AB y recibir de A u O únicamente.

Por último, el tipo B puede donar al mismo B o al tipo AB y recibir de B u O.

La señal de salida deberá ser 1 cuando la transfusión propuesta en las entradas sea permitida.

Realizar el logigrama utilizando un decodificador y compuertas externas.

8. Un robot de juguete -llamado U-2- está diseñado para ser capaz de seguir una trayectoria (previamente programada por medio de controles que el robot tiene en la

espalda) avanzando cuadro por cuadro en una área de5x6 cuadros. El robot U-2 puede realizar una de las cuatro acciones siguientes:

(D) Girar (sobre su eje vertical) 90° a la derecha y luego avanzar al centro del siguiente cuadro si su pequeño cerebro recibe la señal binaria 01.

(I) Girar 90° a la izquierda y luego avanzar al centro del siguiente cuadro si su diminuto cerebro percibe la señal binaria 10.

(F) Avanzar al frente un cuadro si su cerebro recibe la señal 00.

(A) Hacer alto si su cerebro recibe la señal 11.

Programar el robot para que recorra el laberinto de la Figura (a). Determinar las funciones booleanas del par de estímulos binarios que recibe el minicerebro del robot durante este recorrido y realizarlas mediante un decodificadory compuertas externas. (En este problema hay condiciones irrelevantes -parte de la solución consiste en encontrarlas).

Los controles en la espalda del U-2 están localizados en dos áreas: En el área I se indicará el cuadro inicial mediante los controles de dos

posiciones a, b, c, d y e [como se muestra en la Figura (c)]; si el control a se presiona del lado derecho, el peso de la variable a se contabilizará para determinar el número asignado al cuadro inicial (lo mismo ocurrirá para el resto de las variables). En el área II se programa la trayectoria por medio de 30 controles de tres posiciones cada uno.

9. Obtener el diagrama lógico de un sumador completo, de 1 bit, de dos variables A y B, usando un decodificadory compuertas externas.

10. Realizar un circuito convertidor de código de GRAY a BINARIO para 4 bits, por medio de un decodificador y compuertas externas.

circuitos combinacionales

Documents