chapter 1 : number systems - wipawan's blog · 11 10 1 bbi a 0 1 00 01 1 1 1 11 10 a’b bbi...
TRANSCRIPT
บทที่ 6 วงจรดิจิทัล
(Digital Logic Circuits)
Department of Informatics.
Faculty of Science and Technology.
Phuket Rajabhat University.
Phuket, THAILAND.
Page 2
ประเภทของวงจรดิจิตอล
C.Buathong
Digital Logic Circuits
Combinational Logic Circuits Sequential Logic Circuits
Page 3
Combinational Logic Circuits
เป็นวงจรดิจิทัลประเภทหนึ่งที่เม่ือ Input ค่าต่าง ๆ วิ่งผ่านวงจรลอจิกเกตที่เชื่อมต่อกันแล้วได้ Output
Combinational circuit m output variables
n input variables
Block diagram of a combinational circuit
Page 4
Combinational Logic Circuits
ตัวอย่างของวงจรดิจิทัลประเภทนี้ อาทิ
Page 5
วงจรการบวกเลข (Adder)
วงจรบวกเลขแบบไม่มีตัวทดเข้า (Half Adder – H/A)
วงจรบวกเลขแบบมีตัวทดเข้า (Full Adder – F/A)
Page 6
วงจรบวกเลขแบบไม่มีตัวทดเข้า (Half Adder / HA)
ตัวอย่างการออกแบบ Combinational Logic Circuits
x y C S ------------------------------ 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0
Truth table Logic diagram
S = x’y + xy’ = x y C = xy
Intergrated Circuit (IC)
Page 7
ตัวอย่างการออกแบบ Combinational Logic Circuits
Inputs Outputs --------------------- ----------- x y z C S ---------------------------------------- 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1
Truth Table for Full-Adder
วงจรบวกเลขแบบมีตัวทดเข้า (Full Adder : FA)
Page 8
ตัวอย่างการออกแบบ Combinational Logic Circuits
Maps for Full-Adder
S = x’y’z + x’yz’ + xy’z’ + xyz = x y z
C = xy + xz + yz = xy + (x’y + xy’)z = xy + (x y)z
วงจรบวกเลขแบบมีตัวทดเข้า (Full Adder : FA)
Page 9
วงจรบวกเลขแบบมีตัวทดเข้า (Full Adder : FA)
ตัวอย่างการออกแบบ Combinational Logic Circuits
Logic diagram
FA x y z
S C
Block diagram
Page 10
แนวคิด
A2 A1 A0
+ B2 B1 B0
Co S2 S1 S0
Logic Diagram
วงจรบวกเลขแบบขนาน (Parallel Adder)
Page 11
วงจรการลบเลข (Subtractor)
วงจรลบเลขแบบไม่มีตัวยืมเข้า (Half Subtractor – H/S)
วงจรลบเลขแบบมีตัวยืมเข้า (Full Subtractor – F/S)
Page 12
วงจรลบเลขแบบไม่มีตัวยืมเข้า (Half Subtractor)
ตารางความจริง
1
1
B A 0
1
0 1
D = AB’ + A’B = A B
1
B A 0
1
0 1
B0 = A’B
Page 13
Logic Diagram
Block Diagram
วงจรลบเลขแบบไม่มีตัวยืมเข้า (Half Subtractor)
Page 14
วงจรลบเลขแบบมีตัวยมืเข้า (Full Subtractor)
ตารางความจริง
Page 15
K-map
1
1
BBi A 0
1
00 01
1
1 11 10
1
BBi A 0
1
00 01 1
1
1 11 10
A’B
BBi
A’Bi
Bo = A’Bi + A’B + BBi
D = A’B’Bi + A’BBi’ + AB’Bi’ + ABBi D = A B Bi
วงจรลบเลขแบบมีตัวยมืเข้า (Full Subtractor)
Page 16
Logic Diagram
Block Diagram
วงจรลบเลขแบบมีตัวยมืเข้า (Full Subtractor)
Page 17
แนวคิด
A2 A1 A0
- B2 B1 B0
Bo D2 D1 D0
Logic Diagram
วงจรลบเลขแบบขนาน (Parallel Subtractor)
Page 18
Lab 3 Computer Arithmetic
ให้ น.ศ. ออกแบบวงจรส าหรับท าการบวกเลขฐานสองขนาด 4 บิต
ให้ น.ศ. ออกแบบวงจรส าหรับท าการลบเลขฐานสองขนาด 4 บิต
Encoder & Decoder
Page 20
Encoder (วงจรเข้ารหัส)
เป็นวงจรที่ใช้ในการเข้ารหัสข้อมูลเพื่อให้คอมพิวเตอร์เข้าใจและสามารถประมวลผลต่อไปได้
เป็นวงจรดิจิตอลประเภท Combinational
มีจ านวน Input = 2n, n = จ านวน Output
Input จะ ON เพียงเส้นเดียว
Block Diagram
Page 21
Encoder (วงจรเข้ารหัส)
ตารางความจริง
Input Output
D3 D2 D1 D0 A1 A0
0 0 0 1 0 0
0 0 1 0 0 1
0 1 0 0 1 0
1 0 0 0 1 1
Page 22
Encoder (วงจรเข้ารหัส)
สมการลอจิก
– A0 = D1 + D3
– A1 = D2 + D3
วงจรลอจิก
Page 23
Decoder (วงจรถอดรหัส)
เป็นวงจรที่ใช้ในการถอดรหัสข้อมูลเพื่อให้ผู้ใช้หรือคอมพิวเตอร์เข้าใจในความหมายของข้อมูลที่ได้รับ
เป็นวงจรประเภท Combinational
มีจ านวน Input = n, จ านวน Output = 2n
Output จะ ON เพียงเส้นเดียว
Block Diagram
Page 24
ตารางความจริง
Decoder (วงจรถอดรหัส)
Input Output
A1 A0 D3 D2 D1 D0
0 0 0 0 0 1
0 1 0 0 1 0
1 0 0 1 0 0
1 1 1 0 0 0
Page 25
Decoder (วงจรถอดรหัส)
สมการลอจิก
– D0 = A’B’
– D1 = A’B
– D2 = AB’
– D3 = AB
Page 26
Decoder (วงจรถอดรหัส)
วงจรลอจิก
Page 27
Lab 4 : Encoder & Decoder
ให้ น.ศ ออกแบบวงจรเข้ารหัส (Encoder) เลขฐานสิบหกไปเป็นเลขฐานสอง และวงจรถอดรหัสเลขฐานสองไปเป็นเลขฐานสิบหก
Block Diagram
Multiplexer & Demultiplexer
Page 29
Multiplexer (MUX)
เป็นวงจรที่ใช้ในการเลือกข้อมูลจาก Input ส่งไปยัง Output (มีเพียงตัวเดียวเสมอ)
การเลือกจะกระท าผ่านตัวเลือก (Selector)
มีจ านวน Input = 2n, จะต้องมี Selector = n ตัว
ตัวอย่าง MUX ขนาด 2-to-1 line ก็จะมี Input จ านวน 2 input ส่วน Selector จะมี 1 ตัวเนื่องจาก 21=2
Page 30
Multiplexer (MUX)
Block Diagram
2 X 1 MUX
A B
O
S
S O
0 A
1 B
O=AS’ + BS
Page 31
Multiplexer (MUX)
Logic Diagram
Page 32
Multiplexer (MUX)
Block Diagram
4-to-1 MUX
O
A B C D
S1 S2
S1 S2 O
0 0 A
0 1 B
1 0 C
1 1 D
O = AS1’S2’ + BS1’S2 + CS1S2’ + DS1S2
Page 33
Multiplexer (MUX)
Logic Diagram
Page 34
DeMultiplexer (DeMUX)
วงจรที่ท างานตรงกันข้ามกับ MUX
Block Diagram
1-to-2 DeMUX
S
D A
B
S A B
0 D 0
1 0 D
A=DS’ B=DS
Page 35
DeMultiplexer (DeMUX)
Logic Diagram
Page 36
DeMultiplexer (DeMUX)
Block Diagram
1-to-4 DeMUX
D A B C D
S1 S2
S1 S2 A B C D
0 0 D 0 0 0
0 1 0 D 0 0
1 0 0 0 D 0
1 1 0 0 0 D
A=DS1’S2’ B=DS1’S2
C=DS1S2’ D=DS1S2
Page 37
DeMultiplexer (DeMUX)
Logic Diagram