)3

·)4

２０１５!"

２８#"

２$

ＥｌｅｃｔｒｏｎｉｃＳｃｉ＆Ｔｅｃｈ／Ｆｅｂ１５，２０１５

!!!

"#$%&#'()#

*+,

!"#$

：２０１４０６２６)*+,

："9:

（１９８７—），�

，12345

。3467

：

ＦＰＧＡ� Þ < O � ó ¾ x z £

。Ｅｍａｉｌ：ｆａｎｘｉａｏｘｉｎｇ１９８７＠１２６ｃｏｍ

ｄｏｉ：１０１６１８０／ｊｃｎｋｉｉｓｓｎ１００７－７８２０２０１５０２０４３

%a K;H 6Ha|Õ!��j=U� 7> _¸�

ÛÜÝ

，ÞÜß

，Ö

　à

（!"#$%&'( #$Nò��£�*��&uo©oDLVÜ�

，.! !"

　７１００７１）

:

　;

　®¯d'N

ＦＰＧＡó¾xz£Cw¦õänJÈaY�÷C�Ö

ＩＰJ�Þ

。@

Ｘｉｌｉｎｘ8]C

ＩＳＥXY�

NG

，�

ＦＰＧＡÀÊGCLJ

ＲｏｃｋｅｔＩＯ<IJ

ＦＩＦＯ�Þ�ÖRS

；r�ó¾xXY�N

ＥＤＫ»¼vo@

ＦＰＧＡó¾

xz£Gr�C�Ö#Bu

ＩＰJ

，8ЦÑÏK´c«�d�6;CÏTQ

。

<=>

　ＦＰＧＡ；ＥＤＫ；ó¾x

；ＩＰJ

；ＮＰＩà¢

；ＲｏｃｋｅｔＩＯ；ＭＰＭＣ；ＰＬＢà¢

?@ABC

　ＴＰ３３１２　　DEFGH

　Ａ　　DIJC

　１００７－７８２０（２０１５）０２－１６４－０５

ＤｅｓｉｇｎｏｆＨｉｇｈｓｐｅｅｄＤａｔａＴｒａｎｓｃｅｉｖｅｒＥｍｂｅｄｄｅｄＵｓｅｒＩＰＣｏｒｅＢａｓｅｄｏｎＥＤＫ

ＦＡＮＸｉａｏｘｉｎｇ，ＸＩＰｅｎｇｆｅｉ，ＭＥＮＧＱｉ（ＭｉｎｉｓｔｒｙｏｆＥｄｕｃａｔｉｏｎＫｅｙＬａｂｏｒａｔｏｒｙｏｆＥｌｅｃｔｒｏｎｉｃＩｎｆｏｒｍａｔｉｏｎＣｏｕｎｔｅｒｍｅａｓｕｒｅａｎｄＳｉｍｕｌａｔｉｏｎＴｅｃｈｎｏｌｏｇｙＭｉｎｉｓｔｒｙ

ｏｆＥｄｕｃａｔｉｏｎ，ＸｉｄｉａｎＵｎｉｖｅｒｓｉｔｙ，Ｘｉａｎ７１００７１，Ｃｈｉｎａ）Ａｂｓｔｒａｃｔ　ＴｈｉｓｐａｐｅｒｉｎｔｒｏｄｕｃｅｓｔｈｅｕｓｅｒＩＰｃｏｒｅｄｅｓｉｇｎｏｆｍｕｌｔｉｃｈａｎｎｅｌｈｉｇｈｓｐｅｅｄｄａｔａｔｒａｎｓｃｅｉｖｅｒｍｏｄｕｌｅ

ＦＰＧＡｂａｓｅｄｅｍｂｅｄｄｅｄｓｙｓｔｅｍｓ．ＯｆｔｈｅＸｉｌｉｎｘｓＩＳＥｄｅｖｅｌｏｐｍｅｎｔｔｏｏｌｓ，ＦＰＧＡｄｅｖｉｃｅｓｈａｒｄｃｏｒｅａｎｄｓｏｆｔｃｏｒｅＦＩＦＯＲｏｃｋｅｔＩＯｉｓｕｓｅｄｔｏｄｅｓｉｇｎｔｈｅｕｓｅｒｌｏｇｉｃ．ＴｈｅｃｕｓｔｏｍＦＰＧＡＩＰｃｏｒｅｕｓｅｄｉｎｅｍｂｅｄｄｅｄｓｙｓｔｅｍｓｉｓｐａｃｋｅｄｕｓｉｎｇｔｈｅｅｍｂｅｄｄｅｄｄｅｖｅｌｏｐｍｅｎｔｔｏｏｌｓｏｆＥＤＫ．Ｔｈｅｅｆｆｅｃｔｉｖｅｎｅｓｓｏｆｔｈｅｍｅｔｈｏｄｉｓｖｅｒｉｆｉｅｄｂｙａｃｔｕａｌｔｅｓｔ．

Ｋｅｙｗｏｒｄｓ　ＦＰＧＡ；ＥＤＫ；ｅｍｂｅｄｄｅｄ；ＩＰｃｏｒｅ；ＮＰＩｂｕｓ；ＲｏｃｋｅｔＩＯ；ＭＰＭＣ；ＰＬＢｂｕｓ

　　a\�Øh��t¶9~�_wx

，ＦＰＧＡXó

#8�+yw+\DE>a

。ÈÉ

，J6

ＦＰＧＡö|

"Òa9ó#8Pft

ＰｏｗｅｒＰＣ、ＡＲＭnó#s

ＦＰＧＡ£¢y

。P°Ntó#8Pft9

ＦＰＧＡ£¢1S³

?

ＦＰＧＡÈ"

。¡Y�W

ＦＰＧＡó#8È"�Ît�

ÂÌÍ9{ü¹í

，X)¹íy

，�Âò

ＦＰＧＡ£¢ý

�Ît'AåÕ9

ＩＰñ�_��Ð�

，¡|�¶_�

¶�a�lå

。¡Y�Øh9Þ¡¤L

，'íãDt

�+9qw�¥

，wÕ�È"û`aX6ÂYZ

，�F

tÈ"9Ð�3ag

［１］。

U£È"

ＦＰＧＡi,

，Ｘｉｌｉｎｘªy°�t

ＥＤＫ（ＥｍｂｅｄｄｅｄＤｅｖｅｌｏｐｍｅｎｔＫｉｔ），

ÒpaW

ＦＰＧＡKoó

#8Pft

、ñ�¶�Õi,g4

，éêt'A*

ＰｏｗｅｒＰＣi,¿�9

ＩＰ�

，¢a

ＥＤＫ~�i,�I'

í¹}i,�1�ãDqw�p

，�X

ＥＤＫy9

ＩＰ��åûÐÑi,â$Xi,y9¢a

。w

Ｘｉｌｉｎｘª

y9ö��¶qwg4

ＩＳＥ（ＩｎｔｅｇｒａｔｅｄＳｏｆｔｗａｒｅＥｎｖｉｒｏｎｍｅｎｔ）

y45J6

ＥＤＫyÅ59

ＩＰÐ�

。ÈÉ

，�

x�Ît�Yóa

ＩＳＥy9

ＩＰ�¡�X

ＥＤＫ67í

¢a9

ＩＰ�i,

。)i,�{N

ＦＰＧＡ*¢ï9F

:��mN

，VX�ÝKæ9Èû

。

!

　7> 9ê��

/S³aÁ

ＩＰ�%µÞ¡bâ

１H­

。

Ü

１　#Bu�Ö

ＩＰ!BÜ

bâ

１H­

，ＩＰ��W

Ｘｉｌｉｎｘªy

Ｖｉｒｔｅｘ－５ＦＸ�«9

ＰｏｗｅｒＰＣ��ó#8�+i,

。aÁ

ＩＰ�m

^

ＰＬＢ%E-ìX

ＰｏｗｅｒＰＣ�+y

；m^��

ＧＴＸ�

４６１

ÛÜÝ

，X

：78

ＥＤＫ1¿ÍËâ°0áâ;åã

ＩＰÉ�`

)3

·)4

!!!

"#$%&#'()#

*+,

�«w),

，*

ＦＰＧＡïo~���mN

，),ª':

g��

６０Ｇｂｉｔ·ｓ－１；),m^�æKÈ_

ＮＰＩì�

Ý#Kæjkt

ＭＰＭＣ，?0

ＭＰＭＣ��

，�m^

ＭＰＭＣVXKæ�Ý

。

"

　2-DG/37? M<R î_

ＲｏｃｋｅｔＩＯＧＴＸQ

Ｘｉｌｉｎｘªy

ＦＰＧＡy9��

，Q

�Y45ma;

、Ûa;

、¾È,

、¾N�9z1ð�

�«wt

。i,"¢aÉ��{N*

ＦＰＧＡïo9F

:��mNÈû

。

i,\a

Ｖｉｒｔｅｘ－５ＦＸＴ�«

ＦＰＧＡ，P

ＧＴＸ�E

¤;bí

［２］：（１）F:ýrg«w

，�ÂmÕ<=

７５０Ｍｂｉｔ·ｓ－１～６５Ｇｂｉｔ·ｓ－１9),ª':g

。（２）K

ótw)�UÅN_ì«�UÉ3KÈ

，ÚÛtïo

#�

。（３）/Õ��U),w)¹8

。（４）５å�ó

'��A#³

，�Ft�Ú;

。（５）�Øh9w¼G

�D

、ì«E;[@t_\ü�S[@t

，�FNO9

{Î;

。（６）<=°Â_lÂ!�

。（７）�Øh9¢

K�A�â

５０／７５Ω#[

，ÚÛtïì�â#[

。

（８）<=Ko9��_��Ë6c<K8

，¹%ó<

。

（９）８ｂ／１０ｂØ{Ù

，�Øh9Ì0£v�V

（ＣＯＭＭＡ）Ac

，¹8ÌÍ

，<=6Y��mN�ç

。（１０）45

aÁ¸IDÅÀâ�

。

+,i,H�

，X

ＩＳＥy³´

Ｘｉｌｉｎｘ{¹

ＧＴＸ�

�}Ù±F±

［３］�}

ＧＴＸ�

，c<«w),;û

。i

,"

ＧＴＸÅÀ?

１５０ＭＨｚÒa�U

，３０Ｇｂｉｔ·ｓ－１�

�:g

，\a

８ｂ／１０ｂØÙ

，Ko

１６ｂｉｔ),

，Ｋ�V.

/

Ｋ２８５。â

２Ê�t¢a�£

ＧＴＸ«w),9�Z

，â

２?a

Ｃｈｉｐｓｃｏｐｅî×9�Zâ

。

Ü

２　ＧＴＸJÈrÏÄÚÜ

X

Ｖｉｒｔｅｘ－５ＦＰＧＡý�}��mÕ�£

ＧＴＸ�

ｔｉｌｅ０，X

ＦＰＧＡïo"

ｔｉｌｅ０＿０mÕ

ＧＴＸ9w)â*

ｔｉｌｅ０＿１mÕ

ＧＴＸ9ì«â¿-

，ªN

ｔｉｌｅ０＿０mÕw)

),

，ｔｉｌｅ０＿１mÕì«),9mNË�

。m^w)ô

õÙ~�c<

，bâ

２H­

，ｔｉｌｅ０＿１mÕì«s9),

5

３０Â�p9/�

，¡Q.,X×�ý9�¥

。NO

ｔｉｌｅ０＿ｔｘｃｈａｒｉｓｋ０＿ｉ?

“００”，�3

ｔｉｌｅ０＿ｔｘｄａｔａ０＿ｉX×�

ýw)9Q),

；NO

ｔｉｌｅ０＿ｒｘｃｈａｒｉｓｋ１＿ｉ?

“００”，�3

ｔｉｌｅ０＿ｒｘｄａｔａ１＿ｉì«s9Q),

，wåQjk�V

；N

O

ｔｉｌｅ０＿ｒｘｂｙｔｅｉｓａｌｉｇｎｅｄ１＿ｉ?

“１”，�3

ｔｉｌｅ０＿ｒｘｄａｔａ１＿ｉì«s9),¯c£v

［２］。

#

　7}y[! 4>48 V 9>7 Øc

Xì«),�

，"

ＧＴＸì«â«s9),m^F

:),%E

ＮＰＩ%E

［４］Ý#Kæ~��æ

；Xw))

,�

，²"),�#Kæ~��æ

，ＧＴＸw)âm^

ＮＰＩ%E0Kæy×),

，i<w)�ø

。Ｘｉｌｉｎｘªy

X

ＥＤＫqwg4¢�ÎtKæjktñ�

ＭＰＭＣ，£

Kæ9�Ýq>m^óa

ＭＰＭＣ{N

，ÈÉ�F:)

,«waÁ

ＩＰ�E

ＮＰＩì�*

ＭＰＭＣ~�),ª'

。

#

!

　4>48

ＭＰＭＣ（Ｍｕｌｔｉ－ＰｏｒｔＭｅｍｏｒｙＣｏｎｔｒｏｌｌｅｔｒ）Q�Âý

o<=r),ª'K8

（ＤＤＲ_

ＤＤＲ２）_ò),ª'

K8

（ＳＤＲＡＭ）9�)}Kæjkt

［４］。ＭＰＭＣ5

８¿���9â�

，�Ââ�R�I��y~Kæ

，

ＭＰＭＣ9|�t½³�S9TÒ|��üSP²<

。

Õ�

，ＭＰＭＣ9�Ââ�[S5�æ

，HIXÝ#),

�

，),Q²Ý#�æ

，n¡Ââ�×ÍKæÝ#¬<

þ0�æÝ#Kæ

。),Ý#�æþÝ#Kæ9^h

£aÁå�Î

。HI£aÁ9����

，ðE"),

Ý#

ＭＰＭＣ9â�Ø�

。

ＭＰＭＣ9�Ââ�R�ÅÀN�I-ì

ＰｏｗｅｒＰＣPft

、ＭｉｃｒｏＢｌａｚｅ、ＣｏｒｅＣｏｎｎｅｃｔ_

ＭＰＭＣＮＰＩÞ¡9

Â;ì�KÈ

（ＰＩＭｓ）。ＭＰＭＣÃ�Î

ＰＬＢ、ＸＣＬ、ＳＤＭＡ

_

ＮＰＩ４Yì�

。ＸＣＬ�EXPft9

Ｃａｃｈｅ0Kæ�×),�¢a

；ＳＤＭＡXïo),Ea

ＤＭＡ¹8Ý#Kæ�¢a

，P<=

ＳＧＤＭＰ；ＰＬＢì��E

aWPftm^

ＰＬＢ%Ey~Kæ

；ＮＰＩì�QXa

ÁXi,yªa

ＭＰＭＣ¤;9ì�

。i,\ajk

mÕ*),mÕAq9¹8

，åÃa%E

，�F;û

。

Py

，\a

ＰＬＢì�*Pft~�jkNò_HIN

ò9l¨

，\a

ＮＰＩì�y~Kæ

。â

３?X

ＥＤＫ6

7í"

ＭＰＭＣ9â�ÅÀ�

ＰＬＢ_

ＮＰＩì�

。

Ü

３　ＭＰＭＣ½4K7

５６１

)3

·)4

ÛÜÝ

，X

：78

ＥＤＫ1¿ÍËâ°0áâ;åã

ＩＰÉ�`

!!!

"#$%&#'()#

*+,

#

"

　9>7 |ny[!

ＮＰＩì�5Ií¤;

：（１）�Î�¹ò9Kæì

�Iê`åÕ�ç

。（２）�ÎF�E

、),E_jk

NO�~�Kæq>

。（３）Û0Õ�m^

ＦＩＦＯ~�

),9�

／Ý

。（４）�IÅÀN

３２ð?

６４ð9),�

ÖIê`åÕ9�+�z

［４］。

ＮＰＩì�jkt

（ＮＰＩ＿ＣＴＲＬ）aWVX

ＮＰＩì�

�ç

，),�Ö?

６４ð

，<=

ｂｕｒｓｔg>K8

，��

ｂｕｒｓｔ�?ݨ6�Iª'

２５６Ｂｙｔｅ),

，��

ｂｕｒｓｔ<�¶½/¸uÎF�

，Ísí�Â

ｂｕｒｓｔ9��

F�

。

w)),�

，ＮＰＩì�jkt

（ＮＰＩ＿ＣＴＲＬ）+,ì

Þ_ÅÀNò0KæyFS9��F�P�×FS)

A9),sw)),� =

（ｓｅｎｄ＿ｄａｔａ＿ｆｉｆｏ），i<V

ＧＴＸw)s

ＦＰＧＡï

；ì«),�

，ＧＴＸì«s9),

Ý#ì«),� =

（ｒｅｃｅｉｖｅｄ＿ｄａｔａ＿ｆｉｆｏ），i<V

ＮＰＩì�jkt

（ＮＰＩ＿ＣＴＲＬ）+,ìÞ_ÅÀNò"),

Ý#Kæy9FS��F�P

。

â

４_â

５A�Q

ＭＰＭＣy

６４ð

ＮＰＩì�

１２８Ｂｙｔｅ�Ö

ｂｕｒｓｔ�_Ý�Zâ

［４］。ây

，ｓｉｚｅñ­

ｂｕｒｓｔ�

Ö

，ａｄｄｒñ­��F�

。çE~�

ｂｕｒｓｔ�q>�

，²

"

ｓｉｚｅi?

０ｘ０４，ａｄｄｒi?

０ｘ８０，Õ�"

ａｄｄｒＲｅｑÀ

?5:ëzF�|�

，ç

ＡｄｄｒＡｃｋ5:�ñ­F�ë

zÍsÛ0

，ÿ?

２５Â�U�p<

，ＲｄＦＩＦＯ＿ＰｏｐN

O½5:ñ­),¯��

，c^

１Â

、２Â?

３Â�U

�p/4<

，��F�

０ｘ８０P9

１２８Ｂｙｔｅ),=½^

��XX

ＲｄＦＩＦＯ＿Ｄａｔａâ�

。çE~�

ｂｕｒｓｔÝq>

�

，"

ＷｒＦＩＦＯ＿ＰｕｓｈÀ?5:

，X

ＷｒＦＩＦＯ＿Ｐｕｓｈ5:

�Ý#

３２ｗｏｒｄØ

１２８Ｂｙｔｅ),

，ＷｒＦＩＦＯ＿ＢＥ?

０ＸＦＦñ­��Ý#9

６４ð),[5:

，çÝs

３２ｗｏｒｄ9

¨<�Â�

，Ê�Ý#9��F�

ａｄｄｒ_

ｂｕｒｓｔ�Ö

ｓｉｚｅ，Õ�"

ａｄｄｒＲｅｑÀ?5:�ëzF�|�

，ç

ＡｄｄｒＡｃｋ5:�ñ­F�ëzÍsÛ0

，ab

ＭＰＭＣjkt"

ＷｒＦＩＦＯ9),Ý#KæFS��F�P

，

ç

ＷｒＦＩＦＯ9),ýoÝ#Kæ�

ＷｒＦＩＦＯ＿ｅｍｐｔｙÀ

?5:

。

Ü

４　６４ø

ＮＰＩÌ4

ｂｕｒｓｔþ

Ü

５　６４ø

ＮＰＩÌ4

ｂｕｒｓｔû

$

　|ÕÙ}kí

VW¢a9åQòmÕ

ＧＴＸ，ÈÉ),ð�åî

Å

。HISÆQ0Kæy×),V

ＧＴＸw�?"

ＧＴＸì«s9),Ý#Kæ

，R�E~��æPf

。

Xì«),�

，ò�mÕ

ＧＴＸ9),ð�?

１６ｂｉｔ，\a�mÕ~�),ª'

，HIÃ

３２ｂｉｔ),

。ＮＰＩì

�\a9),ð�Q

６４ｂｉｔ，HI�E~�ð�0¨

。

�ì«),Q1¸9

，ÈÉ��

ＧＴＸì«s9),å

�SX�¥ýÕ�

，�û5²<s�9��

，Èɪa

�

ＦＩＦＯ¡��å�æ

［５］，{üð�åîÅ_�¥å

Õ�~�

。4µì«),�æhZÞ¡bâ

６H­

。

Ü

６　ÌaJÈ;W�÷!BÜ

Vâ

６�Ösì«),�æKÈV

３ÂÅ�

ＦＩＦＯ¡N

。Py

Ｆｉｒｓｔ＿ｆｉｆｏ＿１_

Ｆｉｒｓｔ＿ｆｉｆｏ＿２?

１６ｂｉｔ'#

１６ｂｉｔ'�

，¡Nß�å�æ

；Ｒｅｃｅｉｖｅｄ＿ｄａｔａ＿ｆｉｆｏ?

３２ｂｉｔ'#

６４ｂｉｔ'�

，?ß�å�æ

。m^�å�

æ

，"��

ＧＴＸì«s9

３２ｂｉｔåÕ�),0?

６４ｂｉｔÕ�),

，þm^

ＮＰＩì�Ý#Kæ

。ì«),�æ

KÈ9g>�Zm^

Ｃｈｉｐｓｃｏｐｅî×Þ5bâ

７H­

。

Ü

７　ÌaJÈ;W�÷ÄÚÜ

â

７y

，�mÕ

ＧＴＸw)9RQôõÙ

，Ｆｉｔｒｓｔ＿ｆｉｆｏ＿１Ý#),<

Ｆｉｒｓｔ＿ｆｉｆｏ＿２Ý#),o

２０２７Â�U�

６６１

ÛÜÝ

，X

：78

ＥＤＫ1¿ÍËâ°0áâ;åã

ＩＰÉ�`

)3

·)4

!!!

"#$%&#'()#

*+,

p

。Ｒｅｃｅｉｖｅｄ＿ｄａｔａ＿ｆｉｆｏ��Õ�0

Ｆｉｔｒｓｔ＿ｆｉｆｏ＿１_

Ｆｉｔｒｓｔ＿ｆｉｆｏ＿２y�×�S�),

，�0?

６４ｂｉｔ'�

。

m^�å�æ

，NÈ{üt��),åÕ�9~�

。

m^�å�æ

，),0?

６４ｂｉｔ~#

ＮＰＩì�jkK

È

（ＮＰＩ＿ＣＴＲＬ），i<Ý#

ＭＰＭＣ。Xw)),�

，m^

ＮＰＩì�0Kæy�×9),

?

６４ｂｉｔ，��

ＧＴＸ9),ð�?

３２ｂｉｔ，HIFQ�E

~��æI{Nð�0¨

。È?w)),Q�¸9

，H

IåæXw)åÕ�9~�

，ÈÉð�ªaÅ�

ＦＩＦＯ¡��å�æØ�

。4µw)),�æhZÞ¡b

â

８H­

。w)),�æKÈg>�ZV

Ｃｈｉｐｓｃｏｐｅî×Ís

，bâ

９H­

。

Ü

８　YfJÈ�÷!BÜ

Ü

９　YfJÈ;W�÷ÄÚÜ

bâ

９H­

，Ｓｅｎｄ＿ｄａｔａ＿ｆｉｆｏ"0

ＮＰＩì�ì«s

9

６４ｂｉｔ),0¨?

３２ｂｉｔ，�ª'Ê��

ＧＴＸ9w

)â

ｔｉｌｅ０＿ｔｘｄａｔａ０＿ｉ_

ｔｉｌｅ０＿ｔｘｄａｔａ１＿ｉ。

%

　�j=U� 7> _6�½

Iý{N9ëKÈg>RðX

ＩＳＥ67í{N�

�qw

，F�åûX

ＥＤＫ67í°ì>?ó#8

ＩＰ�¢a

，ÈÉ�E~�

ＥＤＫaÁ

ＩＰ�9�;

。ＥＤＫ?i,â$�Ît/¸}i,Ù±

（ＢａｓｅＳｙｓｔｅｍＢｕｉｌｄｅｒ，ＢＳＢ），

�IFùghHE:{Ni,^h

［１］。

m^ÉÙ±

，���W

ＰｏｗｅｒＰＣ9¹òó#8�+

。

P

ＳｙｓｔｅｍＡｓｓｅｍｂｌｙＶｉｅｗâ

，�+Þ¡âA�bâ

１０_â

１１H­

。

Ü

１０　ＳｙｓｔｅｍＡｓｓｅｍｂｌｙＶｉｅｗÜ

Ü

１１　z£!BÜ

aÁ

ＩＰ�m^

ＰＬＢ%E-ìX

ＰｏｗｅｒＰＣPft

ý

。ＰＬＢ%E

［６］Q�YFS�

、¾/4

、F;û9Pf

t%E

，aW-ìF;û

ＣＰＵ、F:æätjkt

、|

�t

、F:9

ＤＭＡjktnF;û

、'S�9¢ýi

»

。VW

ＰＬＢ%E�çNO6

，­34

，?¢aÁu

¹%F¢a

、�Eqw~Ö

，Ｘｉｌｉｎｘªy?aÁqwt

y�aÁ

ＩＰ�Ù±

ＣＩＰ（ＣｒｅａｔｅａｎｄＩｍｐｏｒｔＰｅｒｉｐｈｅｒａｌＷｉｚａｒｄ），

y�aÁ/S³

ＩＰ�

［７］。)Ù±/¸ÅN

ＰＬＢ%E*aÁ���¥9ì�

，Ø

ＩＰＩＦ（ＩＰＩｎｔｅｒｆａｃｅ）。ªa

ＩＰＩＦ{ü

ＰＬＢ%Eì�_aÁ��ì��¥9

0¨

。XaÁ��Ö�

，ＰＬＢì�ñX?¹ò9

ＩＰＩＣ（ＩＰＩｎｔｅｒＣｏｎｎｅｃｔ）

ì�

。aÁ¢a)Ù±F�+,�

E./¿`9KÈ_Èû

［８］。i,y

ＰＬＢ%Eða

WªôÛA9�)_HINò

，ÈÉ

，ＰＬＢKÈÅkN

t0i»

。��KÈ

ＳＬＡＶＥＡｔｔａｃｈｍｅｎｔ�Ît

ＰＬＢ0i»9��Èû

，ÊX

ＰＬＢ%E_

ＩＰＩＣ�¥���

ç_�Z90¨

，ＰＬＢKÈ9Þ¡bâ

１２H­

。

Ü

１２　ＰＬＢＶ４６＿ＳＬＡＶＥ＿ＳＩＮＧＬＥ!BÜ

７６１

)3

·)4

ÛÜÝ

，X

：78

ＥＤＫ1¿ÍËâ°0áâ;åã

ＩＰÉ�`

!!!

"#$%&#'()#

*+,

ＰＬＢKÈy9

Ｕｓｅｒ＿ｌｏｇｉｃ?X

ＩＳＥ67íqw9

��

，ªNbâ

１３H­

。"

ＲｏｃｋｅｔＩＯKÈ

，),�æ

KÈ

，ＮＰＩì�

（ＮＰＩ＿ＣＴＲＬ）jkKÈa Ï-ì

，a

ＩＰＩＣ_

ＩＰＩＦ-ì��

，N?ó#8

ＩＰ�9��

。

Ü

１３　�ÖRS!BÜ

¢a

ＣＩＰÅN9aÁ/S³

ＩＰ�ræX

ＥＤＫg

h$B9

ｐｃｏｒｅx¶�

，aÁ

ＩＰ�$Bbâ

１４H­

。

Ü

１４　�Ö

ＩＰJ,ý!BÜ

x¶�

ｈｄｌaWæäaÁ

ＩＰ9

ＨＤＬ¡Ù

，Ø

ｖ?

ｖｈｄx¶

。i,¢a

ＶＨＤＬ�õ

［９］，HIëKÈ9

ＨＤＬ¡Ùx¶RræX

ｖｈｄｌx¶�í

。x¶�

ｎｅｔｌｉｓｔaWræi,Has9,ñx¶

。�i,¢at

ＩＳＥg49

ＩＰ�

，ＲｏｃｋｅｔＩＯ、ＦＩＦＯ、ｉｃｏｎ�

ｉｌａ，P,ñx¶

RræX

ｎｅｔｌｉｓｔx¶�í

。x¶�

ｄａｔａaWæäaÁ

ＩＰ9ÅÀx¶

［１］。ＭＰＤx¶?ôPftïiTç

（ＭｉｃｒｏｐｒｏｃｅｓｓｏｒＰｅｒｉｐｈｅｒａｌＤｅｆｉｎｉｔｉｏｎ），S³tïiì

�

。X

ＭＰＤx¶y«�t%Eì�â�_Ñ]-ì

，

«�t�)_Ñ]�

。ＰＡＯx¶?ïiABìÞx

¶

（ＰｅｒｉｐｈｅｒａｌＡｎａｌｙｚｅＯｒｄｅｒ），éêt

ｈｄｌx¶9«ñ

，

Qü�_S³ABìÞH�9

。ＢＢＤx¶�7S³

（ＢｌａｃｋＢｏｘＤｅｆｉｎｉｔｉｏｎ）x¶

，ef1|}9�¶,G9

x¶ðÀ

，aWHi,ïi9�7oA

。º�

ＰｏｗｅｒＰＣ¹ò�+gh

，ì«

ＦＰＧＡïo),

，m^��ïO�

�Ý~

ＤＤＲ２y9),

。Vâ

１５�IÖs

，ôõÙ¼

�X8ð*åÕ�~�

，ñ3Hi,�stEz

。

Ü

１５　ø4Â<�

ＤＤＲ２þlJÈ

B

　���

��t�Ya

ＩＳＥ��qwg4y9

ＩＰ��¡

�ó#8qwÈ"

ＥＤＫy

，aÁ/S³

ＩＰ�9¹C

，

���i,{NtF:),«wmN9Èû

。Éï

，

i,\a��

ＧＴＸ，�m^õ�

ＧＴＸmÕ)

，?@Å

À

ＧＴＸ?uFS�

，Iõ��+S�

，45Ô®9�

x;

。i,X-ì

ＰｏｗｅｒＰＣPft9�+í{N

［１０］，

ðE\a

ＰＬＢ%E

，É/S³

ＩＰ�I°ìÆ�s

ＭｉｃｒｏＢｌａｚｅPft�+y

，45Ô®9Æ�;

。

_`DE

［１］　ø}

．¢ý�Øh�+Gf�`a

［Ｍ］．Z[

：ÙN'(

�ST

，２０１０．［２］　Ｘｉｌｉｎｘ．Ｖｉｒｔｅｘ－５ＦＰＧＡＧＴＸｔｒａｎｓｃｅｉｖｅｒｕｓｅｒｇｕｉｄｅ［Ｍ］．

ＵＳＡ：ＸｉｌｉｎｘＣｏｎｐｒａｔｉｏｎ，２００９．［３］　Ｘｉｌｉｎｘ．Ｖｉｒｔｅｘ－５ＦＰＧＡＲｏｃｋｅｔＩＯＧＴＸｔｒａｎｓｃｅｉｖｅｒｗｉｚａｒｄｖ１．

５ｇｅｔｔｉｎｇｓｔａｒｔｅｄｇｕｉｄｅ［Ｍ］．ＵＳＡ：ＸｉｌｉｎｘＣｏｎｐｒａｔｉｏｎ，２００８．［４］　Ｘｉｌｉｎｘ．Ｍｕｌｔｉ－ｐｏｒｔｍｅｍｏｒｙｃｏｎｔｒｏｌｌｅｒ（ＭＰＭＣ）（ｖ．４．０３．ａ）

［Ｍ］．ＵＳＡ：ＸｉｌｉｎｘＣｏｎｐｒａｔｉｏｎ，２００８．［５］　Ｘｉｌｉｎｘ．ＦＩＦＯｇｅｎｅｒａｔｏｒｖ４．４ｕｓｅｒｇｕｉｄｅ［Ｍ］．ＵＳＡ：Ｘｉｌｉｎｘ

Ｃｏｎｐｒａｔｉｏｎ，２００８．［６］　Ｘｉｌｉｎｘ．ＰＬＢｕｓａｇｅｉｎＸｉｌｉｎｘＦＰＧＡｓ［Ｍ］．ＵＳＡ：ＸｉｌｉｎｘＣｏｎ

ｐｒａｔｉｏｎ，２００５．［７］　

©~�

，�ï�

，Wþ

．�*

ＸｉｌｉｎｘＦＰＧＡ¢ýó#8aÁ

ＩＰ�qw

［Ｍ］．!"

：!"#$%&'(�ST

，２００８．［８］　Ｘｉｌｉｎｘ．ＰＬＢＶ４６ｓｌａｖｅｓｉｎｇｌｅ（ｖ１．０１ａ）［Ｍ］．ＵＳＡ：Ｘｉｌｉｎｘ

Ｃｏｎｐｒａｔｉｏｎ，２００８．［９］　

oj�

，�Î

．ＶＨＤＬ�¶¬þ�õ*)���#�i,

［Ｍ］．!"

：!"#$%&'(�ST

，１９９８．［１０］

\¦

，W�Æ

，Xv

，n

．ＦＰＧＡý9ó#8�+i,V�

［Ｍ］．!"

：!"#$%&'(�ST

，２００８．

８６１