tema 5. sistemas combinacionales

7/24/2019 Tema 5. Sistemas Combinacionales

1/27

Tema 5. Sistemas combinacionales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 1

Tema 5. SISTEMAS

COMBINACIONALES


2/27


SISTEMASCOMBINACIONALES

Sistemas combinacionales.

Codificadores

Decodificadores

Multiplexores

DemultiplexoresComparadores

Detectores de paridad


3/27


Sistemas combinacionales (I)

Son aquellos en los que su salida dependede la combinacin aplicada a sus entradas.

A cada combinacin de entrada le

corresponde siempre los mismos niveles de

salida.


4/27


Codificadores (I)

Son circuitos combinacionales que transforman unnmero decimal en un cdigo binario.

Esta formado por N salidas y 2N entradas, una

por cada nmero decimal.

Codificador

M:NM = 2N N


5/27


Codificador (II) Pueden ser:

Codificadores sin prioridad.

Codificadores con prioridad.

Codificador sin prioridad. Solo puede estar activauna entrada.

10

0

0

3

Entradas

01

0

0

2

00

1

0

1

110010

100

001

D0D10

Salidas


6/27


Codificadores (III)

Codificador con prioridad. Cuando hay msde una entrada activa, en la salida se

obtendr la combinacin correspondiente a

la entrada de mayor prioridad.

10

0

0

3

Entradas

X1

0

0

2

XX

1

0

1

11X01X

10X

001

D0D10

Salidas


7/27


Codificadores (IV)

Algunos integrados comerciales: 74148 (Codificador de prioridad 8:3)

74147 (Codificador decimal)


8/27


Decodificadores (I)

Son circuitos combinacionales quetransforman un cdigo binario, en cdigo

decimal.

Esta formado por N entradas y 2N salidas.

Decodificador

N:MM = 2NN


9/27


Decodificadores (II)

Tabla de verdad de un decodificador 2:4

0

1

0

0

D2

1

0

0

0

D3

1

1

0

0

E1

Entradas

1

0

1

0

E0

00

00

01

10

D0D1

Salidas


10/27


Decodificadores (III)

Decodificadores BCD 7 segmentos Es un tipo especial de decodificador,

empleado para la excitar visualizadores de

LED de siete segmentos o displays. Esta formado por 4 entradas y 7 salidas.

El estado de las salidas depender, deldgito decimal que deseemos representar enel display.


11/27


Decodificadores (IV)

Teniendo en cuenta la siguiente distribucin de lossegmentos de un display, obtenemos la tabla de

verdad de un decodificador BCD/7 segmentos:

ab

c d e

gf

comn

p

Vista posterior

a

b

c

d

e

fg

Vista delantera


12/27


Decodificador (V)

00000001111

00011110111

10010111011

01000110011

00110011101

00011010101

11100111001

11111110001

11100001110

00111110110

10110111010

01100110010

11110011100

11011010100

01100001000

11111100000

abcdefgABCD

SALIDASENTRADAS

a

b

c

d

e

fg


13/27


Decodificadores (VI)

Algunos integrados comerciales: 74138 (Decodificador 3:8)

74139 (Decodificador 2:4 Dual)

74154 (Decodificador 4:16) 7442 (Decodificador BCD/decimal)

74141 (Decodificador BCD/decimal)

7447 (Decodificador BCD/7 segmentos)

7448 (Decodificador BCD/7 segmentos)


14/27


Multiplexores (I)

El multiplexor o selector de datos, es uncircuito combinacional formado por N

terminales de seleccin, 2N entradas y una

salida.

Dependiendo de la combinacin binaria

aplicada en los terminales de seleccin,aparecer en la salida el dato

correspondiente a la entrada seleccionada.


15/27


Multiplexores (II)

MUX SalidaEntradas2N

SeleccinN


16/27


Multiplexores (III)

Diseo del MUX 2:1 con puertas lgicas.Tabla de verdad

11S0

11S0

E0 E1E0 E1E0 E1E0 E1

1

0

1

0

Salida (X)

1X1E1

1X0

01XE0

00X

S0E0E1

X = E0 S0 + S0 E1


17/27


Multiplexores (V)

Circuito del MUX 2:1 con puertas lgicas

S0

X = E0 S0 + E1 S0

E0

E1

E0 S0

E1 S0


18/27


Multiplexores (VI)

Aplicaciones: Selector de datos.

Resolucin de ecuaciones lgicas.

Conversin de datos paralelo-serie.

Algunos integrados comerciales:

74151 (Multiplexor 8:1) 74153 (Multiplexor 4:1 Dual)

74157 (Cudruple multiplexor 2:1)


19/27


Demultiplexores (I)

Los demultiplexores o distribuidores dedatos, son circuitos combinacionales

formados por N terminales de seleccin y

2N salidas.

Dependiendo de la combinacin binaria

aplicada a los terminales de seleccin, elnivel de la entrada aparecer en la salida

seleccionada.


20/27


Demultiplexores (II)

DMUXEntrada Salidas2N

SeleccinN


21/27


Demultiplexores (III)

Algunos integrados comerciales: 74138 (Demultiplexor 1:8)

74139 (Demultiplexor 1:4 Dual)

74154 (Demultiplexor 1:16)

74155 (Demultiplexor 1:4)


22/27


Comparador (I)

Es un circuito combinacional capaz decomparar dos combinaciones binariaspresentes en sus entradas.

Permite determinar si las combinacionesson iguales o distintas. Si son distintas, cualde ellas es mayor.

Integrado comercial:

7485


23/27


Comparador (II)

COMP7485

A

A > B

BEntradas A = B Salida

A < B

A > B

A = B

A < B


24/27


Generador-Detector de paridad

(I)

En la transmisin de seales digitales, esposible que debido a agentes externos

(ruido), algn bit pueda ser modificado.

Para detectar esta variacin es necesario el

uso de sistemas de deteccin de errores.

Entre ellos se encuentran losgeneradores-detectores de paridad.


25/27



(II) El generador de paridad aade un bit de paridad al

dato transmitido.

A este bit se le denomina bit de paridad.

Existen dos convenios:Paridad par (even parity). Si el nmero de

unos es par, el bit de paridad es 0. En caso

contrario es 1.Paridad impar (odd parity). Si el nmero de

unos es par, el bit de paridad es 1. En caso

contrario es 0.


26/27



(III)

Decimos que un nmero binario tieneparidad par, si el nmero de unos (1), es par.

Ejemplo: 10001101 (4 unos)

Decimos que un nmero binario tieneparidad impar, si el nmero de unos (1), esimpar.

Ejemplo: 10011011 (5 unos)

El nmero 0 en binario se le considera de

paridad par.


27/27



(IV)

Los detectores de paridad, siguen dosprocesos:

Obtienen la paridad del nmero binario

recibido.

Comparan el bit obtenido por el detector, con el

bit de paridad transmitido.

tema 5. sistemas combinacionales

Documents