Fundamentos de Tecnología de Computadores Departamento de AutomáticaUniversidad de Alcalá

Tema 3. 2 Sistemas Combinacionales

Índice� Circuitos combinacionales:

concepto, análisis y síntesis.� Métodos de simplificación de

funciones lógicas.� Estructuras combinacionales

básicasMultiplexoresDemultiplexores DecodificadoresCodificadoresComparadores

Bibliografía

• Fundamentos de sistemasdigitales.Thomas Floyd. Prentice-Hall.

• Fundamentos de diseño lógicoy computadoras.M. Morris Mano. Prentice-Hall

2T3 Circuitos Combinacionales

Fundamentos de Tecnología de Computadores

Área de Arquitectura y Tecnología de ComputadoresDepartamento de Automática

Universidad de Alcalá

Circuitos combinacionales (I)

� Concepto: son aquellos circuitos cuyas salidas, en un determinado instante, son función exclusivamente del valor de las entradas en ese instante.

� Análisis: Obtención de la función de salida de un circuito, para cada una de las posibles combinaciones de las “n” variables de entrada.

� Síntesis : Obtención del circuito que realiza la función especifícada.

Funciones

Tablas de verdad

Circuito

Lógico

Combinacional

Análisis

Síntesis

3T3 Circuitos Combinacionales

Fundamentos de Tecnología de Computadores

Área de Arquitectura y Tecnología de ComputadoresDepartamento de Automática

Universidad de Alcalá

Los circuitos combinacionales pueden ser:

� Sistemas unifuncionales: tienen una sola función de salida

� Sistemas multifuncionales: tienen varias funciones de salida

Una función puede ser:

� Completa. Su valor está determinado para todas las posibles combinaciones de las variables de entrada.

� Incompleta. Existen algunas combinaciones de entrada para las cuales el valor de la función es indeterminado.

Causas:

� Existencia de combinaciones de las variables que nunca se presentan.

� Existencia de combinaciones de las variables para las que el valor que tome la función sea indiferente.

Circuitos combinacionales (II)

4T3 Circuitos Combinacionales

Fundamentos de Tecnología de Computadores

Área de Arquitectura y Tecnología de ComputadoresDepartamento de Automática

Universidad de Alcalá

Síntesis de circuitos combinacionales

Proceso a seguir para obtener un circuito combinaci onal óptimo:

� Establecer la tabla de verdad, desde el enunciado del problema.

� Obtener la función canónica expresada en minterms o en

maxterms, a partir de la tabla de verdad.

� Simplificar la función canónica, bien en forma algebraica

(aplicando teoremas y postulados del Álgebra de Boole), bien

mediante la aplicación de métodos gráficos sencillos (Karnaugh) o

con el método tabular numérico de Quine-McCluskey.

� Realizar la función simplificada, mediante las oportunas puertas

lógicas.

5T3 Circuitos Combinacionales

Fundamentos de Tecnología de Computadores

Área de Arquitectura y Tecnología de ComputadoresDepartamento de Automática

Universidad de Alcalá

Método algebraico

� Es el método básico de simplificación de funciones y consiste en aplicar directamente la propiedad distributiva a los términos de la función, eliminando variables. Por ejemplo:

f1(d,c,b,a) = d·c·b·a + d·c·b·a = d·c·b·(a+a) = d·c·b·1 = d·c·b

f2 (d,c,b,a) = (d+c+b+a)·(d+c+b+a) = (d+c+b·b+a) = (d+c+a)

� Sin embargo, pocas veces viene expresada la función de forma que sea fácilmente aplicable este método.

Métodos de simplificación de funciones lógicas (I)

6T3 Circuitos Combinacionales

Fundamentos de Tecnología de Computadores

Área de Arquitectura y Tecnología de ComputadoresDepartamento de Automática

Universidad de Alcalá

Método de Karnaugh

� Método tabular gráfico que se basa en los llamados “mapas de Karnaugh”, consistentes en una tabla de cuadros, cada uno de los cuales representa un término canónico.

Estos cuadros están distribuidos de tal modo que dos cualesquiera de ellos, contiguos físicamente, corresponden a términos canónicos adyacentes.

� Términos canónicos adyacentes : son aquellos para los que sus respectivas configuraciones binarias difieren entre sí en un único bit.

Se pueden definir también como aquellos términos a los que se les puede aplicar la propiedad distributiva para simplificar una variable.

Métodos de simplificación de funciones lógicas (II)

7T3 Circuitos Combinacionales

Fundamentos de Tecnología de Computadores

Área de Arquitectura y Tecnología de ComputadoresDepartamento de Automática

Universidad de Alcalá

� Mapa de Karnaugh para funciones de dos variables

Tres variables Cuatro variables

Métodos de simplificación de funciones lógicas (III)

b a 00 01 11 10

0 21 3

ab

0

12 3

0 1

0 1

b a

c

0

14 65 7

00 01 11 10

0 21 3

b a

d c

00

01

114 65 7

10

00 01 11 10

12 1413 15

0 21 3

8 109 11

8T3 Circuitos Combinacionales

Fundamentos de Tecnología de Computadores

Área de Arquitectura y Tecnología de ComputadoresDepartamento de Automática

Universidad de Alcalá

Procedimiento de simplificación mediante los mapas de Karnaugh

1.- Dibujar el mapa adecuado para la función a simplificar (2, 3 ó 4 variables).

2.- Marcar los cuadros correspondientes a los minterms o maxterms (“1”).

3.- Agrupar, mediante una curva cerrada, el máximo número posible de

elementos adyacentes (potencia de 2 �2, 4, 8, 16). A continuación lo

mismo con los que queden y asi, sucesivamente, hasta que no reste

ningún elemento marcado (con adyacente también marcado) sin agrupar.

4.- Escribir la función mediante los términos simplificados obtenidos.

Criterio: en cada grupo desaparece la variable o variables cuyo valor es “0” en la mitad de los cuadros del grupo, y “1” en la otra mitad. Las variables que permanecen son tomadas como “no negadas” si su valor es 1 en todo el grupo de cuadros, y como “negadas” si su valor es 0.

Si algún bit no tiene ningúno adyacente seguirá como término canónico

Métodos de simplificación de funciones lógicas (IV)

9T3 Circuitos Combinacionales

Fundamentos de Tecnología de Computadores

Área de Arquitectura y Tecnología de ComputadoresDepartamento de Automática

Universidad de Alcalá

Estructuras Combinacionales básicas (I)Multiplexores

� Un multiplexor es un circuito que tiene 2n entradas de información (canales), una sola salida y un mecanismo de selección que determina cuál de las entradas es la que se transfiere su información a la única salida. Se comporta como un conmutador de entrada múltiple y salida única, pero cuyo control no es mecánico, sino electrónico.

C1

C0

S

Mul

tiple

xor

4 a

1E3

E2

E1

E0

Salida dedatos

{Selección de datos

Entrada dedatos

Multiplexor

S

E7

E6

E4

E3

E2E1

E5

E0

10T3 Circuitos Combinacionales

Fundamentos de Tecnología de Computadores

Área de Arquitectura y Tecnología de ComputadoresDepartamento de Automática

Universidad de Alcalá

� Realizan la función inversa de un multiplexor, es decir, se comportan como conmutadores de entrada única y salida múltiple, existiendo un mecanismo de control que selecciona la salida hacia la que se envía la información de entrada.

� En general un demultiplexor tiene una única entrada de información, 2n

salidas y “n” entradas de control en las que se introduce el número binario correspondiente a la salida seleccionada.

Estructuras Combinacionales básicas (II)Demultiplexores

C1

C0

S3

S2

S1

S0De

mul

tiple

xor

1 a

4

E

E

11T3 Circuitos Combinacionales

Fundamentos de Tecnología de Computadores

Área de Arquitectura y Tecnología de ComputadoresDepartamento de Automática

Universidad de Alcalá

Aplicaciones básicas

Multiplexor Demultiplexor

Esta entrada

controla la secuencia

de conmutación

Esta entrada

controla la secuencia

de conmutación

Estructuras Combinacionales básicas (III)Multiplexores /Demultiplexores

12T3 Circuitos Combinacionales

Fundamentos de Tecnología de Computadores

Área de Arquitectura y Tecnología de ComputadoresDepartamento de Automática

Universidad de Alcalá

� Son circuitos digitales que tienen como entrada (n bits) la información codificada en binario, y tantas salidas como posibles configuraciones binarias distintas de entrada (2 n), activándose en cada momento una sola de ellas, la correspondiente a la combinación binaria aplicada a la entrada.

Decodificador 2 a 4

I E1 E0 S3 S2 S1 S00 0 0 0 0 0 10 0 1 0 0 1 00 1 0 0 1 0 00 1 1 1 0 0 01 X X 0 0 0 0

E1

E0

I

S3

S2

S1

S0De

co

difi

ca

do

r2

a 4

Estructuras Combinacionales básicas (IV)Decodificadores (1)

13T3 Circuitos Combinacionales

Fundamentos de Tecnología de Computadores

Área de Arquitectura y Tecnología de ComputadoresDepartamento de Automática

Universidad de Alcalá

Decodificador 3 a 8

I E2 E1 E0 S7 S6 S5 S4 S3 S2 S1 S00 0 0 0 1 1 1 1 1 1 1 00 0 0 1 1 1 1 1 1 1 0 10 0 1 0 1 1 1 1 1 0 1 10 0 1 1 1 1 1 1 0 1 1 10 1 0 0 1 1 1 0 1 1 1 10 1 0 1 1 1 0 1 1 1 1 10 1 1 0 1 0 1 1 1 1 1 10 1 1 1 0 1 1 1 1 1 1 11 X X X 1 1 1 1 1 1 1 1

E2

E0

I

S7

S6

S5

S4

De

co

difi

ca

do

r3

a 8

S3

S2

S1

S0

E1

Estructuras Combinacionales básicas (V)Decodificadores (2)

14T3 Circuitos Combinacionales

Fundamentos de Tecnología de Computadores

Área de Arquitectura y Tecnología de ComputadoresDepartamento de Automática

Universidad de Alcalá

� Realizan la función inversa de los decodificadores, es decir, poseen en general N entradas y “n” salidas de código en las que aparece codificado en binario el valor de la entrada que ha sido activada (N≤2 n).

� Codificadores sin prioridad.

� Codificadores con prioridad.

Cod

ific

ador0

1

4

7 8

5

.

2

9

6

3

+/-

9

876543210

Salida

Binaria

Codificada

Estructuras Combinacionales básicas (VI)Codificadores (1)

15T3 Circuitos Combinacionales

Fundamentos de Tecnología de Computadores

Área de Arquitectura y Tecnología de ComputadoresDepartamento de Automática

Universidad de Alcalá

� Codificador 8 a 3 con prioridad

S2

S0

E7

E6

E5

E4

Co

difi

ca

do

r8

a 3

co

np

riorid

ad

E3

E2

E1

E0

S1

I

P1 P0

Estructuras Combinacionales básicas (VII)Codificadores (2)

I E7 E6 E5 E4 E3 E2 E1 E0 S2 S1 S0 P1 P0 1 X X X X X X X X 0 0 0 1 1 0 1 1 1 1 1 1 1 1 0 0 0 1 0 0 X X X X X X X 0 0 0 0 0 1 0 X X X X X X 0 1 0 0 1 0 1 0 X X X X X 0 1 1 0 1 0 0 1 0 X X X X 0 1 1 1 0 1 1 0 1 0 X X X 0 1 1 1 1 1 0 0 0 1 0 X X 0 1 1 1 1 1 1 0 1 0 1 0 X 0 1 1 1 1 1 1 1 1 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 0 1

16T3 Circuitos Combinacionales

Fundamentos de Tecnología de Computadores

Área de Arquitectura y Tecnología de ComputadoresDepartamento de Automática

Universidad de Alcalá

� Un comparador de “n” bits es un circuito combinacional que tiene por entradas dos números binarios de “n” bits cada uno (A,B), determinando a su salida si uno es mayor, menor o igual que el otro. Normalmente dispone de tres salidas: A>B, A=B y A<B

A > B

A3

A2

A1

A0

B3

B2

B1

B0

0

1

0

A = B

A < B

Comparadorde 4 bits

C>

C=

C<

7485

Ay B C> C= C< A>B A=B A<B

A >B X X X 1 0 0A <B X X X 0 0 1A = B 0 0 1 0 0 1A = B 0 1 0 0 1 0A = B 1 0 0 1 0 0

Estructuras Combinacionales básicas (VIII)Comparadores

17T3 Circuitos Combinacionales

Fundamentos de Tecnología de Computadores

Área de Arquitectura y Tecnología de ComputadoresDepartamento de Automática

Universidad de Alcalá

Circuitos sumadores binarios (I)

SemisumadorSuma de dos únicos bits. Proporciona como salidas la suma y el acarreo.

ab

S = a b

C = a·bsalida

Entradas Salidas

Sumando Sumando Suma Acarreoa b S Csalida

0 0 0 00 1 1 01 0 1 01 1 0 1

18T3 Circuitos Combinacionales

Fundamentos de Tecnología de Computadores

Área de Arquitectura y Tecnología de ComputadoresDepartamento de Automática

Universidad de Alcalá

Sumador completoSuma de tres bits: 2 bits i-ésimos más el acarrreo

Circuitos sumadores binarios (II)

Entradas Salidas

Sumando Sumando Acarreo Suma Acarreoa b Centrada S Csalida

0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1

ab

Centrada

a b

S= (a b) Centrada

19T3 Circuitos Combinacionales

Fundamentos de Tecnología de Computadores

Área de Arquitectura y Tecnología de ComputadoresDepartamento de Automática

Universidad de Alcalá

Sumador completo

Circuitos sumadores binarios (III)

Circuito en función de semisumadores

ab

Centrada

a b

S= (a b) Centrada

(a b)·Centrada

a·b

C = a·b + (a b)·Centradasalida

20T3 Circuitos Combinacionales

Fundamentos de Tecnología de Computadores

Área de Arquitectura y Tecnología de ComputadoresDepartamento de Automática

Universidad de Alcalá

El acarreo en los circuitos sumadores• Sumador paralelo con acarreo serie

•Sumador paralelo con acarreo paralelo (acarreo anticipado)C i = A i B i + (A i ⊕ B i) C i-1= G i + P i C i-1

• Generación de acarreo de la propia etapa G i = A i B i • Propagación del acarreo de la etapa anterior P i = A i ⊕ B i

• Sumador en paralelo con acarreo mixto

Circuitos sumadores binarios (IV)

B A C0 0 -1

C0

1 1B A

n-2 n-2B A

n-1 n-1B A

S0

S1

Sn-2

C1

Cn-2

Sn-1

Cn-1

Sumadorcompleto

Sumadorcompleto

Sumadorcompleto

Sumadorcompleto

21T3 Circuitos Combinacionales

Fundamentos de Tecnología de Computadores

Área de Arquitectura y Tecnología de ComputadoresDepartamento de Automática

Universidad de Alcalá

Circuitos sumadores/restadores

Operaciones con signo (Circuito Sumador/Restador)• En complemento a uno• En complemento a dos

Circuito

complementador

Sumador completo de n bits

Suma/resta

n-1 n-2 1 0a a ... a a

n-1 n-2 1 0b b ... b b

Operando a Operando b

Resultado

n-1 n-2 1 0S S ... S S

Cn-1

M

C-1