tema 5. fundamentos de electrónica digital

FUNDAMENTOS FISICOS Y TECNOLOGICOS (FFT) 1

Grado en Ingeniería Informática

Tema 5. Fundamentos de electrónica digital

5.1. Par5.1. Paráámetros caractermetros caracter íísticos de una familia sticos de una familia llóógicagica

5.2. Puertas l5.2. Puertas l óógicas con MOSFETgicas con MOSFET ´́ss



5.1. Características de las familias lógicas

� Símbolo del Inversor lógico digital:

� Para un inversor ideal : la transición desde el estado alto al bajo es

abrupta, VOH representa el 1 lógico y VOL el 0 lógico.

5.2.1. Características de transferencia estáticas

Vi Vo

0 1

1 0



�Característica de transferencia de un inversor real

VOH: Máxima tensión de salida uno lógicoVOL: Mínima tensión de salida cero lógicoVIL: Máxima tensión de entrada cero lógicoVIH: Mínima tensión de entrada uno lógicoVth: Tensión umbral del inversor Vth = Vin =Vout



� Es necesario que VOL < VIL y VIH < VOH para asegurar que el nivel de

salida de una puerta lógica es un nivel de entrada apropiado para

una segunda puerta

Márgenes de ruido:

Margen de ruido alto: NMH= VOH –VIH

Margen de ruido bajo: NML= VIL -VOL



� Número máximo de puertas que se pueden conectar a la entrada

sin estropear el funcionamiento.

� Si se excede este valor la puerta lógica producirá una salida es

un estado indeterminado o incorrecto.

� La señal de entrada puede resultar deteriorada por la carga

excesiva.

� Numero máximo de puertas que se pueden conectar a la salida

de la puerta.

Característica de entrada: FAN IN

Característica de salida: FAN OUT



Características de transferencia dinámicas

� Debido a la no idealidad del inversor básico, las transiciones entre

los estados alto y bajo, cuando la señal de entrada es un pulso, no

son instantáneas, sino graduales debido a las capacidades parásitas

de los dispositivos.

� Se pueden definir algunos tiempos característicos para cuantificar el

retardo producido por dichas capacidades:

• tiempo de caída tf variación del 90% al 10% de la salida

• tiempo de subida tr variación del 10% al 90% de la salida

• tiempo de propagación alto bajo tPHL

• tiempo de propagación bajo alto tPLH

• tiempo de propagación de la puerta tP=0.5 (tPHL + tPLH )



5.2 Tecnologías MOS y CMOS

LLóógica MOSgica MOS

Inversor MOS

Puertas NOR y NAND

Lógica CMOS

Inversor CMOS

Puertas NOR y NAND



� Es una de las cuatro tecnologías más utilizadas para hacer circuitos digitales.

� Permite implementar con una mayor densidad:

• Cada transistor NMOS utilizado ocupa un espacio inferior al

de los bipolares.

• Simplicidad de la topología.

� Para entender el funcionamiento de esta lógica conviene ver el

NMOS como interruptor.

Lógica MOS



Inversor NMOS

G

D

SNMOS

Carga� La carga puede ser:

• Resistencia

• NMOS en deplexión

• NMOS en enriquecimiento

� El NMOS driver funciona como interruptor:

DSoGSi VVVV == ,



⇒≈⇒<⇒/=

0

0

D

tGSi

I

VVV lógico Si1)

lógico1=oV

⇒≠⇒>⇒=

0

1

D

tGSi

I

VVV lógico Si2)

lógico0/=oV

Interruptor abierto

Interruptor cerrado

VDD

Vo

VDD

Vo( )

−−=⇒−< 2

2

1DSDStGSDtGSDS VVVVkIVVV linealSi

( )2

2 tGSDtGSDS VVk

IVVV −=⇒−> sat.Si



� Inversor NMOS con resistencia de carga

G

D

S

RD

⇒≈⇒⇒<=

0D

tGSi

I

VVV OFF NMOS Si1)

OHDDo VVV ==

tGSi VVV >= Si2)

DSoGSi VVVV == ,

Lineal en NMOS 2.b)

Saturación enNMOS2.a)

Análisis del inversor



Sat. NMOSON NMOS

) teinicialmen

que suponiendo y mayor poco un (sólo Si2.a)

⇒

−>−>

⇒⇒

=>=

tGSDS

tio

DDo

tGSi

VVV

VVV

VV

VVV

( ) ⇒−=−=D

oDDtGSD R

VVVV

kI 2

2

−<−<

⇒

−=⇒

tGSDS

tio

tiooi

VVV

VVV

VV VVV

Lineal NMOS instante este en

que hasta disminuye aumenta Si2.b)

( )2

2 tiD

DDo VVRk

VV −⋅−=



( )D

oDDDSDStGSD R

VVVVVVkI

−=

−−= 2

2

1

( ) ( )D

DDDtiD

D

tiDo Rk

VRkVVRk

Rk

VVRkV

⋅⋅⋅⋅−−⋅+

−⋅

−⋅+=211

2

( )DDOHioOL VVVVV ===

nintegració de problema

pequeñas disipadas potencias :grandes Con

pequeño un interesa Nos

⇒

⇒D

OL

R

V

Calculo de la tensión VOLIgualamos la corriente que pasa por la resistencia conla corriente que pasa por el NMOS

Para RD grande VOL pequeño



Función de transferencia NMOS con resistencia de carga

Vi*

Vo*

OFF SAT. LINEAL

VT

Pendiente= -1

Pendiente= -1

VOH=VDD

VO ( Vi=VOH =VDD )= VOL



� Inversor NMOS con carga de enriquecimiento

( )

( )21

1

21

11

2

2

toDD

tGSD

tGSDSDSGS

VVVk

VVk

I

VVVVV

−−=

=−=

−>⇒=

:saturación en

hace lo siempre conduce Si

:M1

iGSoDS VVVV =⇒= :M2

M1

M2



Función de transferencia NMOS con carga en enriquecimi ento

Comparamos con inversor con RD: - Ventaja: ocupa menos área.

- Inconveniente: VOH es menor

IM1 SAT.M2 OFF

IIM1 SAT.M2 SAT.

IIIM1 SAT.M2 LINEAL

VT2

VOH=VDD – Vt1



� Inversor NMOS con carga en deplexión

M1

M2

( )

( )( ) ( )

−−−−=

⇒−<−

−=

⇒>−⇒>=

211

1

21

11

1

1

2

1

2

0

oDDoDDtD

tDS

tD

tDS

tGS

VVVVVI

VV

Vk

I

-VV

VV

:Lineal Si

Saturación Si

ONsiempreM :M 11

oDStDS VVVV =⇒= 2 :M2



DDo VV =

00 122 =⇒=⇒⇒< DDti IIVV OFFM Si I) 2

Análisis del inversor

( )

( ) ( )

⇒=

=

−−−−=

⇒≠−=

I

vVvVVkI

Vk

I

D

ODDODDtD

tD

0

02

22

11

21

11

cumpla se que para

lineal M 0 saturado M Si 11

linealM y disminuye aumenta, si luego-

,saturación enM primero-

ONM Si IV) y III) II)

2

2

2

oi

ti

VV

VV ⇒> 2



III: M2 SAT

M1 SAT

IV: M2 LINEAL

M1 SAT

Función de transferencia NMOS con carga en deplexión

III

I: M2 OFF

M1 LINEAL

II: M2 SAT

M1 LINEAL

Problema lógicas NMOS: Consumo potencia estática



Puertas NOR y NAND

Puerta NAND

� La salida será 0 sólo cuando ambas entradas estén a 1.

� Tabla de verdad:

A B Vo

0 0 1

0 1 1

1 0 1

1 1 0

� Sabiendo la filosofía del interruptor es muy fácil analizar y construir cualquier función lógica con NMOS



Puertas NOR

A B Vo

0 0 1

0 1 0

1 0 0

1 1 0

� REGLA : Vemos cuando queremos la salida a 0 y se coloca la red NMOS adecuada teniendo en cuenta que multiplicar es colocar transistores en serie y sumar es colocarlos en paralelo.

� La salida será 0 sólo cuando ambas entradas estén a 0.

� Tabla de verdad:



Lógica CMOS

Lógica con transistores NMOS y PMOS

Con esta construcción se pretende que el consumo de potencia sea reducido.

Esto se consigue gracias a que cuando el transistor NMOS conduce, el PMOS está en corte y viceversa.

Ventajas : Consumo de potencia estática nuloGran FAN OUTGrandes Márgenes de Ruido VOH=VDD y VOL=0

Desventaja: mayor numero de transistores



Inversor CMOS

M2

M1

GS

D

G

S

D



+≤

+>⇒>−⇒>⇒

⇒

−=−=

tpDDi

tpDDitpDDitpGS

DDoDS

DDiGS

VVV

VVVVVVVV

VVV

VVV

si ON M

si OFF M

:M

2

2

2

( )( ) ( )

( )22

2

2

2

si Saturación M

2

1

si Lineal M

tpDDip

D

tpoitpGSDS

DDoDDotpDDipD

tpoi

tpDDiDDotpGSDS

VVVk

I

VVVVVV

VVVVVVVkI

VVV

VVVVVVVV

−−=

+≥⇒−≤

−−−−−=

+<⇒

⇒−−>−⇒−>



>⇒><⇒<

⇒

==

tnitnGS

tnitnGS

oDS

iGS

VVVV

VVVV

VV

VV

si ON M

si OFF M

:M

2

2

1

( )

( )2

2

2

1

2

si Saturación M

2

1

si Lineal M

tnin

D

tnoitniotnGSDS

ootninD

tnoitniotnGSDS

VVk

I

VVVVVVVVV

VVVVkI

VVVVVVVVV

−=

+≤⇒−≥⇒−≥

−−=

+>⇒−<⇒−<



I: M1 OFF

M2 LINEAL

II: M1 SAT

M2 LINEAL

III: M1 SAT

M2 SAT

IV: M1 LINEAL

M2 SAT

V: M1 LINEAL

M2 OFF

I II IV V

V*i -|Vttp|

tpoi VVV +=

Tnoi VVV +=

thV

III

tnV tpDD VV +

Función de transferencia CMOS



p

n

p

ntntpDD

th

k

k

k

kVVV

V

+

++=

1

Tensión umbral del inversor CMOS

CMOS simétrico Vth=VDD/2 Cuando Vtn = |Vtp| y kn=kp

Igualando las corrientes del NMOS y PMOS, los dos están en saturación:



7.2.2. Puertas NAND y NOR

� La idea es similar a la de la lógica NMOS.

� Cuando queremos sintetizar una función:

• vemos los 0 que tiene e implementamos con la red de NMOS la

NOT de la función que queremos,

• colocar una red de transistores PMOS en la carga con una

topología complementaria a la de los NMOS:

Red NMOS: x: NMOS en serie +: NMOS en paralelo

Red PMOS: x: PMOS en paralelo +: PMOS en serie



� Cuando queremos obtener la función lógica que implementa

un circuito:

• ver los NMOS y los PMOS como interruptores,

• para cada combinación de entradas se ve si hay un

camino hasta tierra o si es hacia la fuente, sabiendo que por

la topología de esta lógica siempre va a sólo uno de los dos.



Puerta NAND

0ONONOFFOFF11

1OFFONONOFF01

1ONOFFOFFON10

1OFFOFFONON00

VoM4M3M2M1BA

BAVo ⋅=



Puerta NOR

BAVo +=

0ONONOFFOFF11

0OFFONONOFF01

0ONOFFOFFON10

1OFFOFFONON00

VoM4M3M2M1BA

tema 5. fundamentos de electrónica digital

Documents