Estimation de la consommation au niveau architectural

pour les circuits d�edi�es au traitement du signal

David SAILLE,Matthieu DENOUAL,Olivier SENTIEYS

LASTI - ENSSAT - Universit�e de Rennes I,6 rue de K�erampont,

BP 447, 22305 Lannion, France

saille@enssat.fr, denoual@enssat.fr, sentieys@enssat.fr

R�esum�e { La consommation des circuits int�egr�es, en particulier dans le domaine du traitement de signal embarqu�e, est devenueune contrainte de conception primordiale. Il est donc n�ecessaire de mettre en �uvre des outils de conception haut-niveau sp�eci�quesau probl�eme de la basse consommation, aussi bien pour les applications portables que pour les applications hautes performances.Dans cet article nous pr�esentons notre outil d'estimation de la consommation au niveau architectural, PowerCheck, int�egr�edans l'environnement BSS (Breizh Synthesis System, http://archi.enssat.fr/bss).PowerCheck est situ�e en aval de la synth�ese architecturale et estime la consommation de l'application �a partir des caract�eristiquesde l'architecture et de l'assignation temporelle de l'algorithme sur ladite architecture. L'int�eret principal de notre approche estla prise en compte des propri�et�es du signal, �a savoir les corr�elations spatiale et temporelle, et de l'architecture compl�ete.Mots cl�es : Consommation - Estimation haut-niveau - Propri�et�es du signal.

Abstract { With the emergence of embedded processing systems, the power dissipation of very large scale integrated circuitsis becoming a critical concern. Therefore power requirements are driving a new breed of computer-aided design tools. Thispaper addresses the problem of modeling power dissipation at a high level of abstraction. A modeling approach is presented thatcaptures the dependence of the circuit modules power dissipation on theirs activities. We also introduce our RT level estimationtool, PowerCheck, part of the BSS framework (Breizh Synthesis System, http://archi.enssat.fr/bss).PowerCheck takes place after the RT synthesis, then it pro�ts by the architecture and its use. The major interest of ourapproach is that we take into account the signal properties in our power dissipation estimates of complete architecture.Key words : Power dissipation - High-level estimation - Signal properties.

1 Introduction

Tr�es tot dans le processus de conception il est utile d'a-voir des estimations de ce que seront la surface, la consom-mation et le timing du circuit que l'on con�coit. Celles-ci sont g�en�eralement obtenues par des analyses simplessur des repr�esentations graphiques du ot de donn�ees, oude controle ou encore sur des esquisses simpli��ees d'ar-chitecture. Ces analyses requi�erent l'extraction d' un cer-tain nombre d'informations cruciales comme les caract�e-ristiques de surface, de consommation, de comportementtemporel des modules de l'architecture [1]. On peut alorsobtenir une estimation de la consommation par exempleen multipliant le nombre estim�e d'acc�es �a un module parla puissance dissip�ee par acc�es �a ce module [1].Cependant, la pr�ecision de ce type d'estimation risque dene pas etre su�sante pour pouvoir faire des choix entre dif-f�erents types d'architectures. Cette impr�ecision provientg�en�eralement des mod�eles utilis�es pour caract�eriser les dif-f�erents modules de l'architecture souvent trop simples oug�en�eraux. D'autre part on ne peut pas envisager de simu-ler chaque module �a bas-niveau �a cause du temps que celaimplique. Pour permettre une estimation pr�ecise et e�cacede la consommation �a haut-niveau il faut donc un certainnombre de pr�e-requis. La n�ecessit�e d'une biblioth�eque demodules caract�eris�es en consommation n'est pas �a d�emon-

trer. D'autre part, pour pouvoir �a tout moment compl�etercette biblioth�eque il faut un certain nombre de techniquesde mod�elisation pour les di��erents types de modules. Fi-nalement il faut une base de travail compl�ete avec �a la foisla repr�esentation du circuit �etudi�e et son fonctionnement.Notre article pr�esente l'outil PowerCheck. Notre outilconstitue un module d'estimation de la consommationhaut-niveau au sein de l'environnement de conception [2] d�eve-lopp�e par notre laboratoire. Il b�en�e�cie de ce fait de l'archi-tecture des circuits et de leur fonctionnement. Sur cettebase de travail, il nous restait �a d�eterminer ou �a choisirdes mod�eles pour la consommation des di��erents modulesou composants. Apr�es un rapide retour sur les notions deconsommation et les m�ethodes d'estimation de cette der-ni�ere, nous pr�esentons les mod�eles retenus pour les di��e-rents modules. Plus en ad�equation avec la r�ealit�e du traite-ment num�erique du signal, leur caract�eristique principalecommune est la prise en compte des propri�et�es des signaux(corr�elation).

2 Consommation et estimation

A�n de permettre d'agir tr�es tot dans le cycle de concep-tion, il est indispensable de poss�eder des outils permet-tant d'estimer �a un haut niveau d'abstraction la consom-

mation du syst�eme (asic ou dsp). Comme le montre la for-mule fondamentale de la consommation P = �:C:V 2

DD:f , acontrario de la surface, la puissance moyenne dissip�ee parun �el�ement ne peut pas etre estim�ee ind�ependamment deson usage (terme �). On a besoin de consid�erer l'activit�edu circuit.Un tel calcul pr�evisionnel de la consommation peut etre

e�ectu�e selon deux approches (voir �gure 1) :- l'estimation statistique n�ecessite une simulation du cir-cuit par un vaste jeu repr�esentatif des vecteurs d'entr�eespour la d�etermination de la consommation moyenne. Lesdi�cult�es majeures d'une telle approche se situent sur lesmots "vaste" et "repr�esentatif". Plus le concepteur simule�a un niveau bas, plus le calcul est pr�ecis et plus le temps desimulation est long. Ce type de m�ethode statistique donnedes r�esultats plus pr�ecis que le second type d'approche.- l'estimation probabiliste n�ecessite, quant �a elle, une seulesimulation. Elle s'appuie pour la logique combinatoire, surla notion de densit�e de probabilit�e, h�elas tr�es sensible auxd�elais des portes, et aux corr�elations spatiales et tempo-relles des donn�ees.

Fig. 1 - Deux approches pour l'estimation

Au niveau architectural, on retrouve les deux memes�etapes qu'au niveau logique pour l'estimation de la consom-mation. Celles-ci sont : la caract�erisation des composantsdes biblioth�eques en terme de consommation et l'estima-tion de la consommationmoyenne du circuit en combinantles informations sur le comportement du circuit avec lescaract�eristiques des composants stock�ees en biblioth�eque.Cependant, �a ce niveau, les composants sont g�en�eralementcaract�eris�es en consommation par des simulations utilisantun bruit blanc [3], car on ne sait pas quel type de donn�eesera e�ectivement utilis�e. Ceci pr�esente l'inconv�enient den�egliger les e�ets de la corr�elation des donn�ees. Il en r�esul-tera des estimations moins pr�ecises qu'au niveau logique,du fait de la perte d'une partie d'un �el�ement essentiel dela consommation: l'activit�e du signal.Voil�a pourquoi dans la m�ethode d'estimation de la consom-mation des architectures que nous avons d�evelopp�ee, nousavons choisi ou d�etermin�e des mod�eles de consommationdes composants d�ependant de l'activit�e du signal.

Outils d'estimation de la consommation:

les estimations peuvent s'e�ectuer �a tous les niveaux d'abs-traction permettant de d�ecrire un circuit. Les outils indus-triels se sont focalis�es sur les niveaux logiques et transis-tors (�gure 2). Seul Watt/Watcher Architect [4] permetactuellement de pr�edire la consommation au niveau RT.Nous avons d�evelopp�e une m�ethode d'estimation de la

consommation des architectures synth�etis�ees par nos ou-tils. La prise en compte de l'ensemble des composants

Fig. 2 - Outils d'estimation de la consommation [DAC97]

de l'architecture : op�erateurs arithm�etiques, arbre d'hor-loge, composants d'interconnexion, bus, registres, unit�esde controle, m�emoires et g�en�erateurs associ�es, donne unevaleur tr�es pr�ecise de la dissipation de puissance. L'ou-til PowerCheck permet �egalement de prendre en comptedivers param�etres technologiques ainsi que des probabili-t�es associ�ees aux signaux (bruit blanc, signal r�eel, DBT,...) (voir �gures 4 et 7). Nous avons en particulier d�eve-lopp�e des m�ethodes originales pour les parties traitement,controle et m�emoire.

3 Mod�eles adopt�es

L'id�ee de base est de dissocier les parties actives desinactives suivant les propri�et�es du signal pour un mememodule. Prenons le cas d'un registre. Il est compos�e debascules qui suivant la valeur pr�esent�ee �a leurs entr�eesvont voir leurs sorties commuter ou non. Quand on saitque la consommation dynamique d'une bascule est direc-tement li�ee �a la commutation de ses sorties, on voit clai-rement le lien qui existe entre les propri�et�es du signal etla consommation d'un registre.

Fig. 3 - Registre avec activit�e des bascules

Ainsi la consommation associ�ee �a un registre n'est paspour nous une consommation moyenne pour un signalal�eatoire, mais la consommation directement li�ee au si-gnal traversant ce registre, par l'intervention d'un termerepr�esentant l'activit�e des bits du registre, introduisantainsi le mod�ele DBT du signal dans notre formule. En ef-fet ce mod�ele de signal d�e�ni par Landman [5] donne pourchaque bit du signal sa probabilit�e de transition, voir �-gure 4. Donc l'expression de la consommation de registressous forme math�ematique est :

Consoreg = dimreg � C1 + �dimreg

basculesPtransi �C2

avec :- dimreg : la dimension du registre- C1 : consommation statique d'une bascule- C2 : consommation dynamique d'une bascule- Ptransi : probabilit�e de transition du iieme bit

LSB

P(0->1)corrélation

Bruit Blanc

MSB Bit14 12 10 8 6 4 2 0

0.00

0.25

0.5-0.99

0

0.99

Fig. 4 - Mod�ele DBT, activit�e de transition en fonctiondes bits

Les probabilit�es de transition de chaque bascule sontrepr�esent�ees sur la �gure 3 par les zones gris�ees. Chaquebascule poss�ede une probabilit�e de transition sp�eci�queselon le mod�ele DBT appliqu�e. �A l'int�erieur du registre (�-gure 3), on distingue une partie al�eatoire �a droite (quatrebascules), et �a gauche des bits de plus en plus corr�el�es.La d�emarche reste la meme pour les chemins de don-

n�ees, bus et multiplexeurs, pour lesquels d'une mani�eresimilaire on peut exprimer la consommation en fonctiondes propri�et�es probabilistes des donn�ees. Un autre int�eretde cette m�ethode, outre la pr�ecision, est la g�en�ericit�e ; ene�et si la dimension des donn�ees varie, il n'est pas n�eces-saire de recaract�eriser en consommation les composantspour les stocker dans un biblioth�eque puisqu'il su�t demodi�er la variable repr�esentant la dimension des compo-sants.Par contre, pour les op�erateurs (additionneurs, multi-

plieurs...) la d�emarche n'est pas si simple, puisqu'on nepeut pas ais�ement d�eterminer les zones actives ou inac-tives suivant les propri�et�es des donn�ees. Dans ce cas, noussommes donc contraints �a reprendre la d�emarche habi-tuelle de caract�erisation en consommation des composantset cr�eer des tables contenant les valeurs de consommationdes op�erateurs pour di��erents types de signaux probabi-listes. Cependant une analyse de ces tables a permis ded�e�nir des formules pour obtenir directement la puissancedissip�ee par les op�erateurs en fonction de leur utilisation(typiquement : P = �1 � �2 � �0+ �1 ��1 + �2 ��2 +�), voir�gure 5.

Fig. 5 - Consommation d'un multiplieur en fonction dela corr�elation de ses entr�ees

Pour la partie controle, nous avons d�evelopp�e pour le re-gistre d'�etats de la FSM, une m�ethode d'estimation de laconsommation par r�esolution des �equations de Chapman-

Kolmogorov d�elivrant les probabilit�es de transitions entre�etats [6]. En ce qui concerne le bloc logique de la FSM nousavons d�evelopp�e une m�ethode originale, applicable �a touttype de bloc logique, permettant d'obtenir la puissancedissip�ee par un bloc �a partir d'un ensemble de crit�eres queles exp�erimentations et les simulations nous ont soulign�escomme primordiaux. Ces crit�eres sont de deux ordres, lesuns li�es �a la taille du bloc logique (nombre de bits d'en-tr�ee, nombre de bits de sortie) et les autres li�es �a l'activit�edu bloc (activit�e des entr�ees, activit�e des sorties). �A ceux-ci, nous avons ajout�e un crit�ere de d�ependance entre lesentr�ees et les sorties. Nous avons ainsi d�etermin�e une m�e-thodologie en 3 �etapes. Premi�erement, on d�etermine unematrice de d�ependance entre les entr�ees et les sorties, enintroduisant par ailleurs des notions de chemins completsou �evanescents dans le bloc logique. Deuxi�emement, on es-time le cout de ces chemins. Finalement, on proc�ede �a uneanalyse transition par transition. Cette m�ethode permetainsi une estimation de la consommation du bloc logiquesans connaissance a priori de la future structure de celui-ciapr�es l'�etape de synth�ese logique.

Cas de la consommation des m�emoires :

l'estimation de la consommation d'une m�emoire est issued'informations qui sont fr�eelle donn�ee par le nombre d'ac-c�es �a cette derni�ere sur un certain laps de temps (fr�eelle =�:f) et l'�energie mise en jeu lors d'un acc�es (C:V 2

dd). Ilest donc indispensable de conna�tre les valeurs des capaci-t�es internes aux di��erentes entit�es (wordline, bitline, dri-vers...) constituant une m�emoire. Des mod�eles d�evelopp�espar S. Wilton et N. Jouppi [7] ou encore S. Schmidt [8]permettent d'acc�eder �a ces valeurs.

Fig. 6 - Mesures de consommation sur une SRAM 8K*8.signal al�eatoire (.), signaux corr�el�es (-. et -)

�A partir de ces informations et en int�egrant di��erentscodages d'adresses et divers mod�eles de signaux de don-n�ees, nous estimons la consommation des m�emoires pourdes applications de traitement du signal. Ainsi, tout d'abord,l'�energie mise en jeu lors d'un acc�es est d�etermin�ee pourles di��erents �el�ements de la m�emoire. Par sommation, onobtient l'�energie par acc�es Eacc�es. Ensuite, connaissant lenombre d'acc�es N et la dur�ee de l'application Tappl (four-nis par l'outil de synth�ese BSS), nous calculons la puis-sance consomm�ee par la formule P = N:Eacc�es=Tappl.L'innovation de la m�ethode se situe dans le fait d'int�egrerdes caract�eristiques sp�eci�ques aux signaux d'adresses etde donn�ees au moment du calcul de Eacc�es. La �gure 6montre bien que la consommation d�epend fortement des

signaux manipul�es. Des valeurs de consommationplus pr�e-cises seront donc trouv�ees en utilisant lors des estimationsdes signaux repr�esentatifs des signaux r�eels.

Il faut remarquer que les sp�eci�cit�es des signaux n'in- uent pas sur la totalit�e des modules constituant une m�e-moire, du fait de la logique compl�ementaire utilis�ee. Ainsiles signaux devront etre pris en compte lors de l'estimationde la consommation du d�ecodage des adresses, de l'�ecri-ture dans les cellules et �egalement des bu�ers de sorties.

Propagation du signal dans l'architecture:

Le fait d'utiliser les propri�et�es du signal pour nos estima-tions de la consommation des modules nous contraint �apropager les caract�eristiques du signal �a travers l'architec-ture. Alors que la propagation du mod�ele DBT �a traversles chemins de donn�ees (registres, bus) est simple, celle �atravers les op�erateurs est moins �evidente. Pour ces der-niers nous avons d�etermin�e des formules math�ematiquesdonnant le mod�ele DBT du signal de sortie d'un op�erateuren fonction des mod�eles DBT des signaux de ses entr�ees.

L'outil PowerCheck :

Il s'agit d'un outil probabiliste d'estimation de la consom-mation au niveau architectural (voir synoptique, �gure 7).Il admet en entr�ee, soit directement un mod�ele probabi-liste des signaux, soit des �chiers de vecteurs test dontseront extraits les mod�eles probabilistes du signal utiles �al'outil. De plus un �chier de param�etres permet de carac-t�eriser la technologie employ�ee pour le circuit.

Fig. 7 - Synoptique de PowerCheck

L'outil s'appuie sur une architecture fournie par BSS.Les r�esultats sont d�elivr�es sous forme de �chier texte oud'histogrammes. Ces derniers donnent les valeurs relativesdes consommations des di��erentes cat�egories de modules(op�erateurs, registres, chemin de donn�ees, m�emoire) ainsique la variation de consommation cycle par cycle au furet �a mesure du d�eroulement de l'algorithme de traitementdu signal sur l'architecture.

4 Conclusion

Nous avons expos�e des m�ethodologies d'estimation dela consommation pour la partie traitement et m�emoire�a partir d'une architecture synth�etis�ee par notre plate-forme BSS. Ces m�ethodes sont int�egr�ees au sein de l'outil

PowerCheck. L'innovation appara�t dans le fait que lescaract�eristiques des signaux sont prises en compte pourl'estimation. Les r�esultats obtenus jusqu'ici montrent bienque la consommation est tr�es sensible aux donn�ees mani-pul�ees.L'outil PowerCheck s'inscrira ensuite dans la concep-

tion d'architectures optimis�ees en consommation. En e�et,�a l'int�erieur du ot de conception de BSS, un rebouclagepermettra d'explorer di��erentes impl�ementations utilisantdes techniques d'optimisation tels que le \gated clock",l'application de di��erents codages et une architecture dif-f�erente de la partie m�emoire (division d'une m�emoire enplusieurs modules, hi�erarchisation). Ces optimisations de-manderont ensuite une r�eestimation de la consommationde toutes les parties composant l'architecture resynth�eti-s�ee par BSS. D'autre part pour rendre les r�esultats pluspr�ecis, une estimation de la consommation des intercon-nexions est pr�evue grace �a une estimation rapide du oor-plan au niveau architectural.Il sera bientot possible d'acc�eder �a PowerCheck par lebiais du frameworkBSS(http://archi.enssat.fr/bss). D'au-tre part des r�esultats seront fournis avec la version �nalede l'article.Par exemple, pour une application FIR 16, en consi-

d�erant les coe�cients al�eatoires, pour di��erentes valeursde la corr�elation des �echantillons d'entr�ee, on obtient desvaleurs di��erentes de consommation.

Tab. 1 - Consommation d'une application FIR 16 enfonction de la corr�elation des �echantillons

FIR 16 corr�elation des �echantillons-0.1 0.99

puissance �laire 38.75 mW 33.7 mWpuissance des cellules 72 mW 60.07 mW

puissance totale 110.75 mW 93.8 mW

R�ef�erences[1] Raghunathan, Jha, and Dey. High-level power analysis and optimi-

zation. Kluwer Academic Publishers, 1998.

[2] J-P. Diguet, O. Sentieys, J-L. Philippe, and E. Martin. Mod�ele uni��epour la conception conjointe logiciel-mat�eriel. Traitement du signal,

Ad�equation Algorithme Architecture, 14(6):579{589, 1994.

[3] S. Gailhard, N. Julien, and E. Martin. Integration de methode d'opti-misation faible consommation dans l'outil de synthese architecturalegaut-w. In AAA'97, Saclay, 29-30, January 1998.

[4] Jerry Frenkil. Tools and methodologies for low-power design. DesignAutomation Conference, 1997.

[5] Paul E. Landman and Jan M. Rabaey. Black-box capacitance modelsfor architectural power analysis. In Proceeding of 1994 Internatio-nal Worshop on Low-Power Design, editor, Black-Box Capacitance

Models for Architectural Power Analysis, avril 1994.

[6] Fornaciari, Gubian, Sciuto, and Siluano. A vhdl-based approach forpower estimation of embedded systems. Journal of systems archi-

tecture, 44:37{61, 1997.

[7] Steven J. E. Wilton and Norman P. Jouppi. An enhanced accessand cycle time model for on-chip caches. Technical report, Digital-Western Research Laboratory, July 1994.

[8] E. Schmidt, L. Kruse, G. Jochens, E. Huijbregts, W. Nieuweboer, E.Seelen and W. Nebel. Power consumption of on-chip roms: Analysisand modeling. PATMOS Workshop, 1998.