instrumentación electrónica tema 9

Instrumentación Electrónica

Tema 9

CONVERSIÓN ANALÓGICO/DIGITAL

Universidad de Burgos. Area de Tecnología Electrónica.

Ignacio Moreno Velasco

Versión 6.3

Ignacio Moreno Velasco Área de Tecnología Electrónica. Universidad de Burgos

Apuntes de Instrumentación electrónica (v6.3) 3º Grado Ing. Electrónica Industrial y Automática 2

INDICE 1.- INTRODUCCIÓN ____________________________________________________________________________ 4

2.- PRINCIPIOS DE LA CONVERSIÓN A/D________________________________________________________ 5

2.1.- FUNCIÓN DE TRANSFERENCIA IDEAL ______________________________________________________________ 5 2.1.1.- Resolución_____________________________________________________________________________ 5

2.2.- CUANTIFICACIÓN ____________________________________________________________________________ 7 2.2.1.- Error de cuantificación___________________________________________________________________ 7

3.- PARÁMETROS ESTÁTICOS __________________________________________________________________ 8

3.1.- ERROR DE OFFSET ____________________________________________________________________________ 8 3.2.- ERROR DE GANANCIA _________________________________________________________________________ 9 3.3.- ALINEALIDAD _______________________________________________________________________________ 9

4.- MUESTREO________________________________________________________________________________ 12

4.1.- MUESTREO IDEAL ___________________________________________________________________________ 12 4.2.- VELOCIDAD DE MUESTREO ____________________________________________________________________ 13 4.3.- MUESTREO-RETENCION (SAMPLE & HOLD)________________________________________________________ 16

4.3.1.- Problema: Máxima frecuencia de muestreo__________________________________________________ 16 4.3.2.- Circuito de muestreo-retención (Sample & Hold) _____________________________________________ 17

4.4.- SUBMUESTREO _____________________________________________________________________________ 18

5.- PARÁMETROS DINÁMICOS ________________________________________________________________ 20

5.1.- RELACIÓN S/N (SNR)________________________________________________________________________ 20 5.1.1.- Relación S/N del ADC ideal: _____________________________________________________________ 20 5.1.2.- SNR del ADC real______________________________________________________________________ 20

5.2.- ENOB (EFFECTIVE NUMBER OF BITS) ___________________________________________________________ 21 5.3.- SINAD___________________________________________________________________________________ 21 5.4.- RANGO DINÁMICO___________________________________________________________________________ 23

5.4.1.- Spurious Free Dynamic Range (SFDR) _____________________________________________________ 24 5.4.2.- Comparación de especificaciones _________________________________________________________ 25

6.- TIPOS DE CONVERTIDORES A/D____________________________________________________________ 27

6.1.- CONVERTIDOR PARALELO (FLASH) ______________________________________________________________ 27 6.2.- APROXIMACIONES SUCESIVAS __________________________________________________________________ 28

6.2.1.- Funcionamiento _______________________________________________________________________ 29 6.2.2.- Características ________________________________________________________________________ 29 6.2.3.- Ejemplo el ADC080X de National Semiconductor_____________________________________________ 30

6.3.- ADC POR INTEGRACIÓN ______________________________________________________________________ 30 6.3.1.- Integración de doble rampa ______________________________________________________________ 30 6.3.2.- ADC de Rampa digital (ADC de seguimiento)________________________________________________ 31



6.4.- CONVERTIDOR TENSIÓN-FRECUENCIA ____________________________________________________________ 32 6.4.1.- Características ________________________________________________________________________ 32

6.5.- COMPARACIÓN DE LOS A/D ___________________________________________________________________ 32 6.5.1.- Aplicaciones __________________________________________________________________________ 33



1.- Introducción

Diagrama de bloques de un sistema genérico con procesamiento digital de señal:

En capítulos anteriores hemos tratado los primeros bloques del diagrama que acondicionan la señal,

en el ejemplo amplificación y filtrado. En este capítulo trataremos los siguientes bloques anteriores al

procesado digital de señal, es decir, Sample & Hold y conversión A/D.



2.- Principios de la conversión A/D

Diagrama de bloques de un sistema de adquisición de datos multicanal conectable a un ordendor.

2.1.- FUNCIÓN DE TRANSFERENCIA IDEAL En la imagen tenemos el caso genérico de un ADC de 3 bits:

Observar como la máxima tensión de entrada medible es 7/8 FS y no FS. (FS: Fondo de escala).

2.1.1.- RESOLUCIÓN

La resolución viene dada por el peso del bit menos significativos (LSB), que corresponde al cambio de

señal analógica que se produce entre dos códigos adyacentes:

bits de nº2escala de fondo delValor

LSB (Ec. 9.1)



En el ejemplo de la imagen, si tenemos un intervalo de 10 voltios:

UNIPOLAR BIPOLAR ADC 3 bits

0 - 10 V -5 V y 5 V

LSB

001 - 000

= FS / 2n = 10/8

= 1,25 V

IDEM

= 1,25 V

Valor máximo

111

= ((2n-1)/ 2n) · FS

= FS – 1 LSB

= 8,75 V

5 V – 1 LSB = 3,75 V

Valor mitad

100 (FS/2) = 10/2 = 5 = 1002 0 V

Valor mínimo

000 0 V -5 V

PROPUESTO 9.1: Realizar una tabla análoga para una resolución de 8 bits.

Resolución en PORCENTAJE:

Si queremos expresar la resolución en porcentaje, debemos referirla al fondo de escala.

100Intervalo

(%)Resolución LSB

Teniendo en cuenta la expresión del LSB

1002

1Intervalo2

Intervalo

(%)Resoluciónbits de Nº

bits de nº

P. ej. Para un ADC de 16 bits obtendríamos: (1/65536) · 100 = 0,0015 %



2.2.- CUANTIFICACIÓN Cuando la tensión analógica a convertir no se corresponde exactamente con los valores de los códigos

disponibles, se debe decidir por aproximar al valor más cercano. Esa diferencia recibe el nombre de

error de cuantificación.

Por ejemplo, si en la imagen tenemos una tensión de entrada de 1’3 V el código de salida será 001, cometiendo un error de +0’3 V.

En la imagen podemos observar el error de cuantificación de forma de gráfica.

2.2.1.- ERROR DE CUANTIFICACIÓN

Observar que el valor medio del error de cuantificación es cero. Sin embargo podemos realizar una

estimación del error hallando su valor cuadrático medio, es decir, su valor eficaz. El valor RMS del

error viene dado por el factor Vp/Vrms de la señal en diente de sierra, que es √3:

LSB 0,28912

1

321

3

LSBLSBvV Pruido

rms (Ec. 9.2)



3.- Parámetros estáticos

Cuando la señal a convertir procede de fenómenos que varían lentamente en el tiempo, y por tanto

puede considerarse DC, la precisión del ADC puede evaluarse analizando sus parámetros estáticos.

Pero cuando la señal a convertir varía rápidamente, debemos considerar otros parámetros para

analizar las prestaciones de un ADC. Las prestaciones en DC serán, en general, mejores que en AC.

3.1.- ERROR DE OFFSET

Es el valor de entrada analógica que hay que aplicar

para que la salida sea el código 0.

En el ejemplo, el error cometido es de 1¼ LSB, que

para un fondo de escala de 10V se corresponde a

1’25 + 1’25/4 = 1,56 V

Este error puede corregirse mediante la

calibración previa al uso.

Supongamos que el ADC del ejemplo es de 12 bits con un intervalo de 2,5 V. El error de offset

sería 1,25 * (2,5 V/4096) = 763 μV. Que expresado en porcentaje es 100 · (1,25/4096) = 0,03 %



3.2.- ERROR DE GANANCIA Gráficamente, cambios en la pendiente de la curva de transferencia.

Es la diferencia entre el valor máximo nominal y el

valor máximo real de la entrada analógica, supuesto

cero el error de offset. Es decir una variación de la

pendiente respecto a su valor ideal.

En el ejemplo:

Error ganancia = valor máx. real - valor máx. nominal

= 6 ¼ LSB – 7 LSB

= –3/4 LSB.

Este error puede corregirse mediante la


PROPUESTO 9.2: ¿Cuál es el fondo de escala del convertidor de la figura anterior?

3.3.- ALINEALIDAD De forma intuitiva podemos decir que la anchura de los “escalones” difiere de la ideal.

Alinealidad integral (INL)

(INL: Integral Non-Linearity) Es la desviación de los

valores reales respecto de la curva de transferencia

ideal.

Se especifica la mayor de ellas, por lo que en la

imagen, el INL es de – ½ LSB.

Este error es difícil corregirlo mediante la




Alinealidad diferencial (DNL)

Es la diferencia entre la anchura del

escalón real y la del ideal.

En la figura el error DNL (Differential

Non-Linearity) es de +½ LSB, y de –½

LSB.

Precisión absoluta – Error

Unifica todos los errores anteriores además del

error de cuantificación.

Se define como la máxima diferencia entre un

valor analógico y el valor central del escalón

ideal.

Ejemplo de especificaciones: MAXIM MAX197 PARAMETER CONDITIONS MIN TYP MAX UNITS

Resolution 12 Bits

Integral Nonlinearity ±1/2 LSB

Differential Nonlinearity ±1 LSB

Offset Error Unipolar ±3 LSB

Bipolar ±5 LSB

Gain Error (Note 2) Unipolar ±7 LSB

Bipolar ±7 LSB

Gain Temperature Coefficient (Note 2) Unipolar 3 ppm/°C

Bipolar 5



Códigos perdidos

En las especificaciones de los fabricantes, es

habitual leer la frase “No missing codes”, es decir

“no hay pérdida de códigos”. En la imagen

podemos observar como un error de linealidad

demasiado grande consigue que el código 100 no

llegue a darse en la salida: es lo que se llama

“missing code”.

Ejemplo: Función de transferencia con un código perdido

En la figura anterior, se puede ver el código perdido

00..0101. En otras palabras, no existe tensión de entrada

que produzca ese código de salida. Esto significa, por

ejemplo que la tarjeta no distingue entre una entrada de

100 V y una de 140 V , a pesar de que los 40 V de

diferencia son mayores que el valor de 1 LSB (i.e. 24 V).

Cada código perdido significa un peldaño menos en la

función de transferencia.



4.- Muestreo

4.1.- MUESTREO IDEAL Supongamos una señal de entrada de banda limitada a f1.

Dominio del tiempo:

El resultado del muestreo es un tren de pulsos cuya amplitud está modulada por la señal de entrada y

que representan la amplitud de la señal de entrada en los instantes de muestreo.

Dominio de la frecuencia:

La multiplicación en el tiempo es equivalente a la operación convolución en frecuencia.

El espectro del tren de pulsos está compuesto de una serie de armónicos situados a múltiplos de la

frecuencia de muestreo.

El resultado es el espectro de la señal de entrada repetido cada fs y reflejado respecto a fs (doble

banda lateral).



4.2.- VELOCIDAD DE MUESTREO

Teorema de Nyquist

Establece que para poder reconstruir una señal muestreada la velocidad de muestreo fs debe ser al

menos el doble de la mayor de las componentes de la señal muestreada:

fs 2 * fmax (Ec. 9.3)

En la práctica se toma al menos entre 3 y 5 veces mayor que la frecuencia máxima. Como

explicaremos en el próximo punto, esto evita que las frecuencias superiores cercanas a la máxima

produzcan aliasing.

Ej.: señales de audio

Las señales de audio recogidas por un micrófono y convertidas a señal eléctrica tienen componentes

de hasta 20 KHz. Para digitalizar esta información y poder reconstruirla después se debe muestrear a

una velocidad mayor de 40 Kmuestras/s. (Los Compact Disc lo hacen a la velocidad normalizada de

44,8 Kmuestras/s)

Aliasing (solapamiento)

EN EL DOMINIO DEL TIEMPO:

Señal muestreada a frecuencia superior a la de Nyquist

.

Señal muestreada a frecuencia inferior a la de Nyquist, aparece el aliasing: Al reconstruir la señal se obtiene otra de frecuencia inferior.

PROPUESTO 9.3: En la imagen anterior, si la señal original fuera de 3 KHz, ¿Qué frecuencia

observaríamos tras reconstruir la señal muestreada?



Solapamient

EN EL DOMINIO DE LA FRECUENCIA:

Supongamos una señal de interés cuyo espectro está centrado en f1 y otra interferente cuyo espectro

está centrado en f2, como puede verse en la siguiente figura:

Como puede apreciarse en la siguiente figura, cuando una señal cuyo espectro está centrado en fx se

muestrea a una velocidad fs, su espectro aparece reflejado en fx-fs/2

En este caso, al muestrear la señal centrada en f1, el espectro reflejado f1-(fs/2) queda a la izquierda

del origen de frecuencias, por lo que no hay problema. Sin embargo al muestrear la señal centrada en

f2 su espectro reflejado f2-(fs/2), se solapa con f1 confundiéndose con él. De esta forma, la señal f2

interfiere con la señal útil f1.



Ejemplo: señal cuadrada de 500 Hz

Únicamente nos fijaremos en un ancho de banda limitado a 2 KHz, por lo que idealmente, además del

fundamental sólo debería existir un armónico a 1500 Hz.

Primera imagen: la señal es muestreada a fs=4KHz y no

se ha filtrado. Observamos aliasing de los armónicos

superiores.

Segunda imagen: fs=4KHz y previamente al muestreo se

realizado un filtrado paso-bajo con frecuencia de corte

de 2 KHz que ha eliminado muchos de los picos

debidos al aliasing.

Tercera imagen: además del filtrado se ha subido fs= 8

KHz eliminando los picos. El armónico de 1000 Hz es

debido a la imperfección de la señal cuadrada.

El filtrado debe ser previo al muestreo (i.e. filtrado analógico). Después del muestreo, el aliasing

no puede eliminarse; la señal alias no puede separarse de la señal útil mediante ningún tipo de

filtro, pués cae en su ancho de banda.



4.3.- MUESTREO-RETENCION (SAMPLE & HOLD) Cuando la señal de entrada no puede considerarse DC, no es deseable que durante el intervalo de

muestreo varíe más de ½ LSB, ya que de ser así el error sería inaceptable. Por lo tanto se hace

necesario un circuito que mantenga estable el valor de la señal mientras dure el muestreo.

Diagrama simplificado del ADC Texas Instruments ADS8342. www.ti.com

4.3.1.- PROBLEMA: MÁXIMA FRECUENCIA DE MUESTREO

Durante un periodo de muestreo (Ts) la señal analógica no debe variar más de ½LSB para evitar la

ambigüedad en la cuantificación y por tanto el error.

∆V

V

t

m = ∆V/Ts

TS

Señal de entrada

Recordando la ec. 9.1, el LSB viene definido por nFSVLSB

2

luego para ½ LSB tenemos que nFSVV22

Máxima frecuencia de señal:

Para averiguar la máxima frecuencia de señal admisible sin caer en ese error partiremos de nuestra

señal patrón, es decir una sinusoide: f(t) = VFS sen ωt

La variación máxima de la señal sinusoidal la averiguamos igualando a cero su derivada segunda:

f ’(t) = ω VFS cos ωt

f ’’(t) = -ω VFS sen ωt

Por tanto igualamos

-ω VFS sen ωt = 0

Esta igualdad se cumple en ωt = 0, π, 2π, ..... (Evidentemente también se cumple en ω = 0 y en t = 0).

En esos instantes (pasos por cero de nuestra señal f(t) = sen ωt) la variación de la señal vale:

f ’(t) = ω VFS (ωt =0, π, 2π, .....)



Si queremos que el error sea menor de ½ LSB, esta variación de la señal debe cumplir:

sFS T

VV

Como esa variación debe ser menor que ½ LSB podemos establecer

ns

FSFS T

VV22

ya que nFSVLSBV222

1

Snn

s

FSFS T

fT

VVf

22

1

222

En conclusión:

2. 2ns

máxff (Ec. 9.4)

Ejemplo: Convertidor A/D AD7820, 8 bits, tiempo de conversión = 2 s

Tconversión = 2 s y por lo tanto fsmáx = 500 kHz

Sin embargo, según lo hallado anteriormente:

HzHzff ns

máx 1552

5000002 282.

4.3.2.- CIRCUITO DE MUESTREO-RETENCIÓN (SAMPLE & HOLD)

Los circuitos de muestreo-retención toman una muestra de la señal (Sample) y mantienen fijo su valor

(hold) hasta que el ADC haya realizado la conversión. Estos circuitos se basan en condensadores para

conseguirlo.

Circuito elemental de muestreo y retención. En la imagen el conmutador se encuentra en posición de retención.



Ejemplo: LF198, LF398

Observar la gráfica del tiempo de adquisición en función del condensador externo y de la precisión

deseada: Se puede conseguir un mínimo de 6 us con una precisión del 0’01%, o de 3 us (1%). Para ello,

el condensador será de 1 nF.

4.4.- SUBMUESTREO

Esta técnica es utilizada en osciloscopios digitales para aumentar el ancho de banda de sus canales,

aunque solo es válida si las señales son repetitivas.

El funcionamiento es similar al utilizado en los osciloscopios convencionales, donde solo pueden verse

señales repetitivas (periódicas). La forma de onda es redibujada en cada barrido, de forma que si su

frecuencia es suficiente se forma una imagen estable al ojo. En el submuestreo, se toman múltiples

muestras y se solapan para formar una imagen.



Restricciones:

No es posible submuestrear señales que estén armónicamente relacionadas con la frecuencia de

muestreo. En la práctica esto supone que si la forma de onda está relacionada con la frecuencia de

muestreo, los puntos muestreados siempre caen en la misma posición relativa de la forma de onda,

quedando las regiones intermedias desconocidas.

Se necesita poder medir al menos la frecuencia fundamental para poder partir el buffer de

muestras en trozos múltiplos del periodo y después solaparlos. Véase la figura anterior.

A la hora de evaluar las prestaciones de un osciloscopio digital, hay que tener cuidado ya que

el fabricante resalta una frecuencia máxima permitida que se alcanza mediante submuestreo.

A la hora de capturar señales no repetitivas (Transitorios, espureos, picos, etc) la especificación

válida es la frecuencia de muestreo real.



5.- Parámetros dinámicos

Cuando la señal a convertir varía rápidamente como sucede, por ejemplo, en el análisis de vibraciones,

la precisión del ADC viene limitada por otros parámetros que no son los estáticos. Como ya se dijo las

prestaciones en DC serán, en general, mejores que en AC.

5.1.- RELACIÓN S/N (SNR)

5.1.1.- RELACIÓN S/N DEL ADC IDEAL:

Aunque el ADC fuera perfecto siempre existiría un

error de cuantificación. Éste error tiene un valor instantáneo aleátorio, y podemos estudiarlo como si

fuera ruido blanco. Para estudiar el ruido de cuantificación, consideramos el ADC ideal y, por tanto, no

afectado por otras fuentes de ruido. La máxima relación S/N que puede obtenerse vendrá dada por:

ruidorms

señalrms

VV

NS )/( cuando inyectemos una sinusoide ajustada al rango, su amplitud, Vp, vendrá dada

por el código mitad del rango = 2N/2.

El valor eficaz será entonces: 2

12

2

12

2

2

1 LSBLSBvV

N

N

Pseñalrms

Dividiendo amba expresiones: dBNLSB

LSB

VV

N

dBruido

rms

señalrms 76,102,6

12

12

12

2

log20

(S/N)máx = (6,02 · nº de bits) + 1’76 dB (Ec. 9.3)

Esca ecuación nos da el valor ideal de la relación S/N en un convertidor A/D de n bits y nos indica

que cada bit de más que tenga nuestro A/D mejorará unos 6 dB la relación S/N.

PROPUESTO 9.4: Comprobar la obtención de la expresión S/N.

PROPUESTO 9.5: ¿Cual será la tensión eficaz del ruido en un ADC de 16 bits cuyo rango de

entrada es ±10 V.?

5.1.2.- SNR DEL ADC REAL

En un ADC real la relación S/N será menor que la máxima teórica expresada en la ecuación anterior:

Un ADC de 12 bits cuya S/N es idealmente de 74 dB, puede no ofrecer realmente más de 68 dB.

Este hecho da lugar a un parámetro que se denomina Efective Number Of Bits (ENOB)…

log an = n · log a



5.2.- ENOB (EFFECTIVE NUMBER OF BITS) Es la resolución de un A/D, expresada en número de bits, teniendo en cuenta la relación S/N real y

no solo la S/N ideal (que solo tiene en cuenta el error de cuantificación).

Si damos la vuelta a la ecuación (Ec. 9.5) para obtener el número efectivo de bits en función de la

relación S/N real, obtenemos:

ENOB = [(S/N)REAL – 1,76 dB) / 6,02] (Ec. 9.6)

En el ejemplo del ADC de 12 bits cuya S/N obtenida de forma experimental era de 68 dBc obtenemos:

ENOB = (68 dBc – 1,76 dB) / 6,02 = 11 bits.

o La precisión máxima ideal sería (1/212) ·100 = 0,024 %

o La precisión máxima real sería (1/211) ·100 = 0,049 %

dBc: Relación de ganacia o atenuación referido al nivel de una portadora (carrier).

Podemos expresar el error relativo al fondo de escala de un ADC en función de su ENOB:

Error (%FS) = 1/(2ENOB) x 100 % FS (Ec. 9.7)

La precisión máxima ideal sería (1/212) · 100 = 0,024 %

La precisión máxima real sería (1/211) · 100 = 0,049 %

Lógicamente, al perder un bit de precisión el error dobla su valor

5.3.- SINAD En la relación S/N, además del ruido, es conveniente tener en cuenta los armónicos que aparecen en

el espectro y que no se corresponden con la señal inyectada al ADC (i.e. distorsión). Esto da lugar a

una variante denominada S/(N+D) o SINAD, donde la “D” representa “Distortion”.

Es inmediato suponer que la relación S/N será mayor que la relación S/(N+D).

En la imagen se observan dos armónicos, además del ruido que suponen una distorsión de la fundamental.

www.maxim-ic.com



El parámetro SINAD es función de la frecuencia de la señal que inyectemos.

A medida que la señal se acerca a la frecuencia de Nyquist (i.e. fs/2) la SINAD decrece.

Si las especificaciones de un ADC vienen dadas para una señal de frecuencia inferior a la que nuestra

aplicación requiere, es de esperar que la SINAD que nos afecta sea peor.

Si observamos el gráfico del ENOB en función de la frecuencia en la hoja de características de

cualquier ADC, observaremos que el ENOB se degrada con la frecuencia, principalmente debido a

que la distorsión aumenta con la frecuencia.

Una vez considerado el efecto de la distorsión, podemos expresar la ec. 9.6 en función del SINAD:

ENOB = (SINAD – 1,76 dB) / 6,02 (Ec. 9.8)

SNR, SINAD y ENOB en función de la frecuencia en el convertidor A/D modelo AD7663 (16 bits). Analog Devices, Inc.

Si observamos el gráfico del ENOB en función de la frecuencia en la hoja de características de

cualquier ADC, observaremos que el ENOB se degrada con la frecuencia, principalmente debido a

que la distorsión aumenta con la frecuencia.

Una vez considerado el efecto de la distorsión, podemos expresar la ec. 9.4 en función del SINAD:

ENOB = (SINAD – 1,76 dB) / 6,02 (Ec. 9.5)

Especificaciones de precisión en AC del modelo ADS8342I (www.maxim-ic.com)

Total haromonic distortion (THD) VIN = ±2,5Vp–p at 10kHz – 89 dB

Spurious-free dynamic range (SFDR) VIN = ±2,5Vp–p at 10kHz 92 dB

Signal-to-noise ratio (SNR) VIN = ±2,5Vp–p at 10kHz 86 dB

Signal-to-noise + distortion (SINAD) VIN = ±2,5Vp–p at 10kHz 84,6 dB

Effective number of bits (ENOB) 14 Bits

La relación SINAD es función de la frecuencia de la señal que inyectemos.

A medida que la señal se acerca a la frecuencia de Nyquist (i.e. fs/2) la SINAD decrece.



Si las especificaciones de un ADC vienen dadas para una señal de frecuencia inferior a la que

nuestra aplicación requiere, es de esperar que la SINAD que nos afecta sea peor.

Analog Devices, Inc. AD7663: 16-Bit, 250 kSPS CMOS ADC

5.4.- RANGO DINÁMICO Expresa la diferencia máxima de magnitud que puede haber entre dos señales de entrada de forma

que ambas puedan medirse. Suele expresarse en decibelios (dB).

Ejemplo: DAQ 12 bits, 10 V

o Máx. tensión medible: 10 V

o Mín. tensión medible: 1 LSB = 10V/212 = 2'44 mV

o Rango dinámico = 20 log10 (10 V/[10V/212]) = 20 log10 (212) = 72 dB Es obvio que se trata de un caso ideal donde no se han tenido en cuenta ruido ni distorsión.

Observar que cada bit de resolución añade 6 dB (teóricos) al rango dinámico (20 log10 2 = 6)

Nº de bits Nº de divisiones Resolución en %,(100/2N) Rango dinámico en dB [20·log(2n)]

8 256 0,4 48

10 1024 0,1 60

12 4096 0,025 72

14 16384 0,006 84

16 65536 0,0015 96

SNR > SINAD



Ejemplo: máquina rotativa

En una máquina rotativa, hay una frecuencia que determina la velocidad de rotación del eje y otras

componentes pequeñas que pueden delatar un deterioro de los cojinetes. La relación entre las

componentes pequeñas y la principal determina el mínimo rango dinámico. Las componentes

pequeñas aumentan con el uso, de forma que un mayor rango dinámico del sistema de medida

puede significar una detección más temprana.

20 · log (1/212) = -72 dB

20 · log (1/215) = -90 dB

En la figura puede verse:

• En trazo claro con un rango dinámico de 72 dB (12 bits) una pequeña componente debida a una vibración de 200 Hz pasa desapercibida.

• En trazo oscuro con un rango dinámico de 90 dB (15 bits) se puede distinguir dicha componente.

5.4.1.- SPURIOUS FREE DYNAMIC RANGE (SFDR)

A veces las componentes espectrales debidas a la distorsión superan en magnitud a las componentes

debidas al ruido, limitando así el rango dinámico. Estos armónicos espúreos no afectan

significativamente a la SNR puesto que suman poca energia respecto a la que suma el ruido, pero sí

limitan el rango dinámico aprovechable.

Es el diferencia (dB) entre el valor RMS de la

señal fundamental y el valor RMS de la mayor

de las señales espúreas.

SFDR se expresa en las siguientes unidades:

dBc: Respecto a la amplitud de la

fundamental

dBFS: Respecto al fondo de escala del ADC.

http://zone.ni.com/devzone/cda/tut/p/i

d/3359#toc4



Ejemplo de SFDR:

ADC ADS7805 de 16 bits: En la imagen puede observarse un tono de 20 kHz muestreado a 100 kSPS. Los 0 dB se refieren al fondo de escala que es ±10 V

Para que nuestra señal pueda distinguirse del resto, debe superar en magnitud a la mayor de las

presentes entre el ruido, es decir, la que está situada por encima de los 37,5 kHz, de amplitud

aproximada –95 dB (El fabricante indica 94 dBFS en la tabla de especificaciones).

20 log (Vx /20 Vpp) = -94 dB log(Vx / 20) = -94/20 (Vx / 20) = 10-94/20

Vx = 20 • 10-4,7 = 399, 05 μVpp

5.4.2.- COMPARACIÓN DE ESPECIFICACIONES

Cuando se comparan ADCs, hay que tener en cuenta la frecuencia de la señal de prueba que se utiliza

para hallar los parámetros SFDR, SINAD, THD, ENOB, SNR.

No puede compararse el SFDR de un ADC obtenido con una sinusoide de 100 kHz con otro SFDR

obtenido inyectando una señal de 300 kHz.

Ejemplo de especificaciones: ADC LTC1408 de 14 bits y fsmáx = 600 kS/s

Observar la variación de ambos parámetros según la frecuencia de la señal de prueba.

PARAMETER CONDITIONS TYP UNITS

THD 100kHz First 5 Harmonics 300kHz First 5 Harmonics

-90 -86

dB dB

SFDR 100kHz Input Signal 300kHz Input Signal

90 86

dB dB

Observar que el THD se especifica para los primeros 5 armónicos. Esta es una forma habitual de

calcular el THD de la hoja de especificaciones, despreciando el escaso efecto del resto de armónicos.

En otras ocasiones, el THD se calcula con los armónicos presentes en el ancho de banda (fs/2)que no

tienen por que ser cinco.



Ejemplo de especificaciones: Convertidor A/D ADS8342I

Especificaciones de precisión en AC del modelo ADS8342I de 16 bits

Total harmonic distortion (THD) VIN = ±2,5Vp–p at 10kHz – 89 dB

Spurious-free dynamic range (SFDR) VIN = ±2,5Vp–p at 10kHz 92 dB

Signal-to-noise ratio (SNR) VIN = ±2,5Vp–p at 10kHz 86 dB

Signal-to-noise + distortion (SINAD) VIN = ±2,5Vp–p at 10kHz 84,6 dB

Effective number of bits (ENOB) 14 Bits

Observar:

La poca diferencia entre el SNR y el SINAD, debido a la escasa contribución de los armónicos

presentes en el ancho de banda respecto al valor RMS del ruido.

Para hallar el ENOB, el fabricante ha utilizado el SNR en vez del SINAD. De esta forma obtiene

una cifra más generosa.



6.- Tipos de convertidores A/D

6.1.- CONVERTIDOR PARALELO (FLASH)

PROPUESTO 9.6: Realizar el mismo ejemplo con 3 bits.

La corriente de referencia Iref es constante, pues los comparadores ideales no absorben corriente:

R

VRRRR

VI refrefref

3

22

si generalizamos la expresión para N bits: R

VI Nref

ref

)12(

Tensiones de umbral de los comparadores:

Para el comparador 2:

65

25

3

22

2

2

refref

ref

VRR

VV

RRIV


63

23

3

2

1

1

refref

ref

VRR

VV

RRIV


61

23

2

0

0

refref

ref

VRR

VV

RIV

RESOLUCIÓN:

Como se vió al principio del capítulo, podemos observar que la resolución no equivale a la tensión

umbral de la combinacón 01: oo VVVVV 62VResolución ref112

PROPUESTO 9.7: Realizar el mismo ejemplo con 3 bits.

Partiendo del circuito, rellenar la tabla:

Combinaciones posibles

(Salidas del comparador)

Comparador 2

Comparador 1

Comparador 0

Salida binaria

Codificador

S alidabinaria

Compa radore s

V2

V1

V0

2

1

0

Iref



En general, el convertidor tipo flash:

Está compuesto por 2N -1 comparadores y 2N resistencias donde N es el nº de bits.

Es el más simple en cuanto a su funcionamiento y además el más rápido (Por encima del GHz.),

Con excepciones, es utilizado en sistemas de hasta 8 bits, ya que para más bits se encarece

demasiado.

Su velocidad los hace adecuados en sistemas de captura de transitorios como los

osciloscopios digitales (tipicamente de 8 bits, i.e. 255 comparadores) que además deben

medir señales de alta frecuencia.

PROPUESTO 9.8: Analizar el siguiente circuito:

6.2.- APROXIMACIONES SUCESIVAS

Se utiliza un convertidor Digital/Analógico y un

comparador.

La lógica de control incluye entre otras cosas un

contador.



6.2.1.- FUNCIONAMIENTO

Realiza una búsqueda binomial, de forma similar al algoritmo que usamos en el juego de acertar un

número dentro de un rango: Primero intentamos con el valor ½ del rango. Si nos contestan que es

menor, lo intentamos con el valor ¼ del rango; y así sucesivamente vamos acotando el número hasta

acertar.

Supongamos una entrada analógica correspondiente a la combinación de 4 bits “1011”:

1.- El contador comienza generando la combinación intermedia, es decir MSB = 1 y el resto de bits son

0. En nuestro ejemplo “1000”

1.1.- El convertidor DAC genera la tensión correspondiente a dicha combinación (1/2 FS).

1.2.- A continuación se realiza la comparación entre esta tensión y la de entrada (Vinput):

Si la entrada es mayor significa que el MSB debe permanecer a 1, en caso contrario se pone

a 0. En nuestro ejemplo MSB permanecería a 1.

2.- El contador genera una combinación que mantiene el MSB al valor hallado anteriormente y con el

siguiente bit a 1. En el ejemplo “1100”

2.1- El convertidor genera la tensión analógica correspondiente a dicha combinación. Se vuelve a

realizar la comparación. En el ejemplo el resultado es que la tensión de entrada es menor que

la tensión probada (i.e. 1011 < 1100), por lo que el 2º bit queda fijado a “0”.

3.- La siguiente combinación a probar sería la “1010”, y así sucesivamente.

Debe esperarse entre cada paso hasta que el DAC genere la combinación y ésta se estabilice.

6.2.2.- CARACTERÍSTICAS

Es más lento que el convertidor flash, pero es habitual conseguir velocidades superiores a 200

kS/s.

Es relativamente barato para implementar sistemas de 12-16 bits y es usado habitualmente en

sistemas DAQ basados en PC.



6.2.3.- EJEMPLO EL ADC080X DE NATIONAL SEMICONDUCTOR

Resolución 8 bits

Error total ± 1 ⁄4 LSB, ± 1 ⁄2 LSB y ±1 LSB para el 0801, 0802, y el 0803 respectivamente.

¡Ojo!, Estas especificaciones son estáticas y, por tanto, aplicables a señales DC o muy baja frecuencia.

Tiempo de conversion 100 µs

Tensión de entrada analógica diferencial

Generador de reloj incluido

No requiere ajuste del cero

El rango de entrada puede ser función de la señal de entrada, ser fijo de 5 VDC , 2’5 VDC, o ajustarse

mediante una tensión de referencia. P. ej. Rango de entrada de 0V a 5V con una fuente única de 5V

De cara a su conexión con un microprocesador, este A/D aparece como una posición de memoria o

un puerto I/O. Por lo que no requiere circuito de interfaz.

6.3.- ADC POR INTEGRACIÓN

6.3.1.- INTEGRACIÓN DE DOBLE RAMPA



Se carga el condensador mediante una corriente proporcional a la tensión de entrada Vinput,

durante un tiempo fijo Ti

Se descarga a corriente constante (Pendiente fija) midiendo el tiempo de descarga mediante un

contador digital.

La tensión de entrada se determina midiendo el tiempo de carga o descarga del condensador.

Según la figura, vendrá dada por la expresión: Vinput = Vref (Ti/Td)

Ventajas

Reduce el ruido recogido de la linea eléctrica si tomamos un tiempo de integración múltiplo del

periodo de la red: Ti = n · 20 ms (20 ms = 1/50 Hz). Esto hace que se utilice en multímetros

digitales de precisión.

Son comunes resoluciones de 20 bits

Coste relativamente bajo pues no requiere de componentes adicionales como un DAC o un VCO

(Voltage Control Oscilator, Oscilador Controlado por Tensión).

Desventajas

Tiempo de conversión lento (máximo entorno a 60 Hz. Más lento si se integra sobre varios ciclos de

linea).

6.3.2.- ADC DE RAMPA DIGITAL (ADC DE SEGUIMIENTO)

Utiliza un contador ascendente/descendente para reducir este tiempo desperdiciado, el contador

reemplaza al contador ascendente que proporciona las entradas al DAC

Es relativamente lento debido a que el contador tiene que volver a ponerse en cero al inicio de cada

conversión.



6.4.- CONVERTIDOR TENSIÓN-FRECUENCIA

La tensión de entrada es convertida a frecuencia, es decir, se genera un tren de pulsos cuya frecuencia

es proporcional a la tensión de entrada Vin.

El bloque Pulse counter cuenta los pulsos sobre un intervalo fijo de tiempo.

Se deduce la tensión de salida a partir de una relación conocida

6.4.1.- CARACTERÍSTICAS

Alto rechazo de ruido ya que la tensión de entrada es integrada sobre el intervalo de conteo.

Indicado para señales lentas y ruidosas.

6.5.- COMPARACIÓN DE LOS A/D La siguiente tabla resume la comparación en cuanto a resolución y velocidad de varios tipos de ADC.



6.5.1.- APLICACIONES

Conexión del A/D con microcontrolador

Ejemplo: ADC MAX186: 12 bit, 8 canales (4 en modo diferencial), salida de datos en serie (Bus SPI).

Ejemplo: ADC Texas Instruments ADS5122 (8 Canales diferenciales, 10 bit, 65 MSPS, 1.8V)

PROPUESTO 9.9: Según el cronograma anterior, ¿Cuál sería la frecuencia de la señal de reloj?

instrumentación electrónica tema 9

Documents