caracteristicas jessica miercoles

caractersticas del PIC16F84AEn esta parte estudiaremos la estructura del PIC16F84A con el fin de entender mejor su funcionamiento. Empezaremos con una relacin de sus principales caractersticas: Repertorio de 35 Instrucciones. Todas las instrucciones se ejecutan en un solo ciclo excepto las de salto que necesitan dos. Versiones para bajo consumo (16LF84A), de 4 MHz (PIC16F84A-04) y 20 MHz (PIC16F84A-20). Un ciclo mquina del PIC son 4 ciclos de reloj, por lo cual si tenemos un PIC con un cristal de 4 MHz, se ejecutarn 1 milln de instrucciones por segundo. Memoria de programa Flash de 1 K x 14 bits. Memoria RAM dividida en 2 reas: 22 registros de propsito especfico (SFR) y 68 de propsito general (GPR) como memoria de datos. 15 registros de funciones especiales. Memoria de datos RAM de 68 bytes (68 registros de proposito general). Memoria de datos EEPROM de 64 bytes. Contador de programa de 13 bit (lo que en teora permitira direccionar 4 KB de memoria, aunque el 16F84 solo dispone de 1KB de memoria implementada). Pila con 8 niveles de profundidad. Modos de direccionamiento directo, indirecto y relativo. ALU de 8 bits y registro deTRABAJOW del que normalmente recibe un operando que puede ser cualquier registro, memoria, puerto de Entrada/Salida o el propio cdigo de instruccin. 4 fuentes de interrupciones: A travs del pin RB0/INT. Desbordamiento del temporizador TMR0. Interrupcin por cambio de estado de los pins 4:7 del Puerto B. Completada la escritura de la memoria EEPROM. 1.000.000 de ciclos de borrado/escritura de la memoria EEPROM. 40 aos de retencin de la memoria EEPROM. 13 pins de E/S con control individual de direccin. PortA de 5 bits . PortB de 8 bits . Contador/Temporizador TMR0 de 8 bits con divisor programable. Power-on Reset (POR). Power-up Timer (PWRT). Oscillator Start-up Timer (OST). Watchdog Timer (WDT). Proteccin de cdigo. Modo de bajo consumo SLEEP. Puede operar bajo 4 modos diferentes de oscilador. Programacin en serie a travs de dos pins. Tecnologa de baja potencia y alta velocidad CMOS Flash/EEPROM. Caractersticas elctricas mximas (no deben ser superadas y de mantenerse por un tiempo en algn mximo puede daarse al PIC) Temperatura ambiente mxima para funcionamiento de -55C to +125C. Tensin mxima de VDD respecto a VSS de -0,3 a +7,5V. Tensin de cualquier patilla con respecto a VSS (excepto VDD, MCLR, y RA4) de -0,3V a (VDD + 0.3V). Tensin en MCLR con respecto a VSS -0,3 a +14V. Tensin en RA4 con respecto a VSS -0,3 a +8,5V. Disipacin de potencia total de 800 mW. Mxima corriente de salida a VSS 150 mA. Mxima corriente de salida de VDD 100 mA. Mxima corriente del puerto "A" como fuente, 50 mA. Mxima corriente del puerto "A" como sumidero, 80 mA. Mxima corriente del puerto "B" como fuente, 100 mA. Mxima corriente del puerto "B" como sumidero, 150 mA. Mxima corriente que puede suministrar una sla salida como fuente o sumidero, 25 mA. Rango de alimentacin: 16LF84A: de 2 a 5,5 V en configuracin de oscilador XT, RC y LP. 16F84A: de 4 a 5,5 v en configuracin de oscilador XT, RC y LP. de 4,5 a 5.5 v en configuracin de oscilador HS. Consumo tpico: 16LF84A: de 1 a 4 mA en configuracin de oscilador RC y XT (FOSC=2 MHz, VDD=5,5V). de 15 a 45 A en configuracin de oscilador LP (FOSC=32kHz, VDD=2V, WDT deshabilitado). 16F84A: de 1,8 a 4.5 mA en configuracin de oscilador RC y XT (FOSC=4 MHz, VDD=5,5V). de 3 a 10 mA en configuracin de oscilador RC y XT durante la programacin de la FLASH (FOSC=4MHz, VDD=5,5V). 16F84A-20: de 10 a 20 mA en configuracin de oscilador HS (FOSC=20 MHz, VDD=5,5V).Para mantener la informacin sobre PIC actualizada es necesario obtener el archivo en PDF que se puede encontrar enwww.microchip.com. Tambin puede encontrarse como anexo 3 el archivopic16f84a.pdf, en ingls.

DISPOSITIVOS LGICOS MICROPROGRAMABLESEl PIC16F84A5.3

Disposicin y descripcin de patillasDisposicin de patillasDisposicin de patillas para encapsulado DIL 18:

Descripcin de patillasNombreNTipoDescripcin

OSC1/CLKIN16IEntrada del oscilador a cristal/Entrada de la fuente de reloj externa

OSC2/CLKOUT15OSalida del oscilador a cristal. En el modo RC, es una salida con una frecuencia de OSC1

MCLR4I/PReset/Entrada del voltaje de programacin.

RA017I/OPuerto A bidireccional, bit 0




RA4/T0CKI3I/OTambin se utiliza para la entra de reloj para el TMR0

RB0/INT6I/OPuerto B bidireccional, bit 0Puede seleccionarse para entrada de interrupcin externa

RB17I/OPuerto B bidireccional, bit 1



RB410I/OPuerto B bidireccional, bit 4Interrupcin por cambio de estado




Vss5PTierra de referencia

Vdd14PAlimentacin


Arquitectura internaLas altas prestaciones de los microcontroladores PIC derivan de las caractersticas de su arquitectura. Estn basados en una arquitectura tipo Harvard que posee buses y espacios de memoria por separado para el programa y los datos, lo que hace que sean ms rpidos que los microcontroladores basados en la arquitectura tradicional de Von Neuman.Otra caracterstica es su juego de instrucciones reducido (35 instrucciones) RISC, donde la mayora se ejecutan en un solo ciclo de reloj excepto las instrucciones de salto que necesitan dos.Posee una ALU (Unidad Aritmtico Lgica) de 8 bits capaz de realizar operaciones de desplazamientos, lgicas, sumas y restas. Posee un Registro deTRABAJO(W) no direccionable que usa en operaciones con la ALU.

Dependiendo de la instruccin ejecutada, la ALU puede afectar a los bits de Acarreo , Acarreo Digital (DC) y Cero (Z) del Registro de Estado (STATUS).La pila es de 8 niveles. No existe ninguna bandera que indique que est llena, por lo que ser el programador el que deber controlar que no se produzca su desbordamiento.Este microcontrolador posee caractersitcas especiales para reducir componentes externos con lo que se reducen los costos y se disminuyen los consumos. Posee 4 diferentes modos de oscilador, desde el simple circuito oscilador RC con lo que se disminuyen los costos hasta la utilizacin de un oscilador a cristal.En el modo SLEEP el consumo se reduce significativamente y puede despertarse al microcontrolador utilizando tanto interrupciones internas como externas y seal de reset. Adems posee la funcin Watchdog Timer (Perro Guardian) que protege al micro de cuelgues debido a fallos software que produzcan bucles infinitos.


Memoria de programaLa memoria de programa est organizada con palabras de 14 bits con un total de 1 K, del tipo Flash, que durante el funcionamiento es de solo lectura. Slo se ejecutar el cdigo contenido en esta memoria, pudiendo almacenar en ella una cantidad limitada de datos como parte de la instruccin RETLW. En una sola palabra se agrupa el cdigo de la instruccin y el operando o su direccin.El tipo de memoria utilizada en este microcontrolador, podr ser grabada o borrada elctricamente a nuestro antojo desde el programador. La memoria tipo Flash tiene la caracterstica de poderse borrar en bloques completos y no podrn borrarse posiciones concretas o especficas. Este tipo de memoria no es voltil, es decir, no pierde los datos si se interrumpe la energa.


La memoria para almacenar el programa nos resultar perfecta para realizar pruebas y experimentos, adems de para la programacin "on-board" o "in-circuit", esto es, nos permite la programacin del dispositivo o actualizacin del programa sin necesidad de retirarlo del circuito donde va montado.

La memoria del programa comienza en la posicin 0000h y termina en la posicin 03FFh. Esto es 1Kbyte, es decir, 1024 bytes (210).En la figura tambin se muestra el PC (Contador de Programa o Program Counter). Que apunta a la direccin de memoria de la instruccin en curso y permite que el programa avance cuando se incrementa.Tambin se muestra la pila o stack, de 8 niveles (Nivel Pila 1 a Nivel Pila 8). Se utiliza cuando ejecutamos un subproceso o subrutina, es decir, un conjunto de instrucciones que hemos aislado de las dems para simplificar. En este caso el contador de programa (PC) dejar de incrementarse y apuntar a la posicin de memoria de programa donde empieza la subrutina; en el primer nivel de la pila se almacenar esta llamada, hasta que se acaben de ejecutar las instrucciones que contiene, momento en el cual se seguir con las instrucciones desde donde haba sido llamada. Por eso es necesario saber donde se qued el programa almacenndose la direccin en la pila. Podemos hacer hasta 8 llamadas a subrutinas una dentro de otra, como si de muecas rusas se tratase. A esto se le llaman subrutinas anidadas.El vector de reset se encuentra en la posicin 0000h y el de interrupcin en la 0004h.Debido a que el PIC16F84A tiene un contador de programa de 13 bit puede direccionar un espacio de memoria de 8K x 14, sin embargo slo el primer 1K x 14 (0000h-03FFh) est implementado fsicamente.Tener acceso a una localizacin por encima de la direccin fsicamente implementada producir un solapamiento. Por ejemplo, para las localizaciones 20h, 420h , 820h, C20h, 1020h, 1420h, 1820h, y 1C20h, la direccin real ser la misma, as 20h es 32d y 420h es 1056d, 1056d menos 1024d es igual a 32d, es decir, se direcciona realmente la localizacin 20h, en binario 20h es 100000b y 420h es 10000100000b, 1K se direcciona con 10 bits (210= 1024) de manera que de 10000100000b si slo se tienen en cuenta 10 bits queda 0000100000b que es 20h. Con esto debe quedar claro que despus de 3FF, al incrementarse el PC y pasar a 400, se direccionar de nuevo la posicin 0hExisten varias versiones de memoria de programa para los PIC16f84A: Versin Flash. Se trata de una memoria no voltil, de bajo consumo, que se puede escribir y borrar. A diferencia de las memoria de tipo ROM, la memoria FLASH es programable en el circuito. Es ms rpida y de mayor densidad que la EEPROM. Esta versin es idnea para la enseanza y la Ingeniera de diseo. Versin OTP. ("One Time Programmable") "Programable una sola vez". Slo se puede grabar una vez por el usuario sin la posibilidad de borrar lo que se graba. Resulta mucho ms econmica en la implementacin de prototipos y pequeas series. Versin QTP. Es el propio fabricante el que se encarga de grabar el cdigo en todos los chips que configuran pedidos medianos y grandes. Versin SQTP. El fabricante solo graba unas pocas posiciones de cdigo para labores de identificacin, numero de serie, palabra clave, checksum, etc.Las memorias FLASH han sustituido a las EEPROM y son muy tiles al permitir que los microcontroladores que las incorporan puedan ser reprogramados "en circuito", es decir, sin tener que sacar el circuito integrado de la tarjeta. As, un dispositivo con este tipo de memoria incorporado al control del motor de un automvil permite que pueda modificarse el programa durante la rutina de mantenimiento peridico, compensando los desgastes y otros factores tales como la compresin, la instalacin de nuevas piezas, etc. La reprogramacin del microcontrolador puede convertirse en una labor rutinaria dentro de la puesta a punto.


Memoria de datosEst organizada en dos pginas o bancos de registro, banco 0 y banco 1. Para cambiar de pgina se utiliza un bit del registro STATUS (RP0).Cada banco se divide a su vez en dos reas: RFS (Registros de Funciones Especiales) RGP (Registros de Propsito General)En la figura siguiente nos podemos hacer una idea de cmo estn distribuidos:


La primera es la de RFS (Registros de Funciones Especiales) que controlan el funcionamiento del dispositivo. Estos se emplean para el control del funcionamiento de la CPU y de los perifricos.El segundo rea (68 bytes SRAM) es la de RGP (Registros de Propsito General), y puede accederse a ellos tanto directa como indirectamente haciendo uso del registro FSR.Banco 0: Este banco est formado por 80 bytes, desde la posicin 00 hasta la 4Fh (de la 0 a la 79). El rea RFS consta de 12 registros que sern utilizados por funciones especiales del microcontrolador. Comienza en la direccin 00h y termina en la 0Bh, es decir, de la 0 a la 11. El rea RGP consta de 68 registros de memoria RAM que sern utilizados para almacenar datos temporales requeridos por los programas. Comienza en la direccin 0Ch y termina en la posicin 4Fh (de la 12 a la 79). Esta parte es la memoria de registros de propsito general.Banco 1: Este banco tiene las mismas dimensiones que el anterior, pero su uso es menor, ya que no tiene banco para registros de propsito general. Solamente tiene una seccin de registros especiales que van de la posicin 80h a la 8Bh ( de la 128 a la 139)La memoria RAM as como algunos registros especiales son los mismos en los dos bancos del mapa de memoria del PIC. La anchura de los bytes en la memoria es de 8 bis.Para direccionar la memoria de datos se emplean dos modos de direccionamiento, el directo y el indirecto. En el direccionamiento directo, los 7 bits de menos peso del cdigo OP de la instruccin proporcionan la direccin en la posicin de la pgina, mientras que los bits RP1 y RP0 de STATUS seleccionan la pgina o banco.En el direccionamiento indirecto el operando de la instruccin hace referencia al registro IDNF, que ocupa la posicin 00h del rea de datos. Se accede a la posicin que apunta el registro FSR 04h del banco 0. Los 7 bits de menos peso de FSR seleccionan la posicin y su bit de ms peso, junto con el bit IRP del registro de estado, seleccionan la pgina.Para ms informacin verRegistros del PIC16F84A.El direccionamientoPara el PIC solamente existen 4 modos de direccionamiento, entre los cuales, tres de ellos ya fueron vistos de manera intuitiva cuando vimos las instrucciones. Los modos de direccionamiento tratan sobre la forma de mover los datos de unas posiciones de memoria a otras. Direccionamiento Inmediato Direccionamiento Directo Direccionamiento bit a bit Direccionamiento IndirectoDireccionamiento InmediatoEl dato manipulado por la instruccin se codifica con la propia instruccin. En este caso, el dato en cuestin se denomina literal.MOVLW k ; Coloca el literal k, que es un valor cualquiera codificado con 8 bits, en el registro de trabajo wDireccionamiento DirectoLa memoria interna se direcciona de forma directa por medio de los 8 bits "f" contenidos en las instrucciones que operan sobre registros. De esta manera se puede direccionar cualquier posicin desde la 00 a la FF.En los microcontroladores que tengan ms de un banco, antes de acceder a alguna variable que se encuentre en la zona de los bancos de registros, el programador deber asegurarse de haber programado los bits de seleccin de banco en el registroOPTION.Este es el modo ms utilizado, ya que como hemos visto anteriormente, la memoria RAM est dividida en registros especficos y en un conjunto de registros de propsito general. Este modo consiste en codificar el nombre del o de los registros en cuestin directamente en la instruccin.MOVWF f ; Desplaza el contenido del registro w al registro fDireccionamiento bit a bitMediante este direccionamiento se manipula un bit individual en cualquier registro. Este modo de direccionamiento no se utiliza nunca solo, sino que siempre va emparejado con el modo de direccionamiento directo.BCF f,b ; Pone a cero el bit nmero b del registro fDireccionamiento IndirectoEs el modo ms potente y utiliza los registrosINDFyFSR. En el registroFSRse introduce la direccin del registro que se quiere leer cuando se acceda aINDF.FSRacta como puntero, es decir, el valor que guardemos en este registro ser la direccin de una posicin de memoria. Si aumentamos o disminuimos con cualquier operacin el contenido deFSRnos moveremos entre las posiciones de memoria.


El registroINDFno tiene existencia fsica, solamente est implementado en la posicin 0 como modo de notacin. La utilidad de este registro no es otra que acceder a los datos apuntados por el registroFSR, para poder modificarlos, etc.Esto se ve mucho ms claro en los dos siguientes ejemplos. El primero de ellos es un pseudo-cdigo para acceder a la RAM, y el segundo es un algoritmo para limpiarla.Ejemplo 1: El registro 05 contiene el valor 10 h. El registro 06 contiene el valor 0A h. Cargamos el valor 05 en el registro FSR. Ahora est apuntado el registro 05. Si leemos el registro INDF, este retornar el valor 10 h. Incrementamos el registro FSR (FSR=FSR+1). Ahora apunta a la posicin 06. Si leemos el registro INDF, este retornar el valor 0A h.

INDF10 h

001.

002.

003.

FSR05 h

00510 h

0060A h

007.

008.

009.

00A.

00B.

INDF0A h

001.

002.

003.

FSR06 h

00510 h

0060A h

007.

008.

009.

00A.

00B.

Si leemos del registroINDFde manera indirecta (conFSRapuntndolo), el valor ledo ser 00. Si escribimos en este registro de manera indirecta, obtendremos una no-operacin, aunque el registroestadose ver afectado.Ejemplo 2:Limpiar la memoria RAM desde la posicin 10 h a la 20 h.MOVLW0X10; Inicializamos punteroMOVWFFSRNEXTCLRFINDF; Limpiamos el registro apuntadoINCFFSR; Incrementamos el punteroBTFSSFSR,5; Los registros estan borrados?GOTONEXT; No, limpiar siguienteCONTINUAR; Si, se continua con el programaExiste un quinto modo de direccionamiento llamado direccionamiento relativo que no trataremos por que no est implementado en los PICs.Memoria de datos EEPROMEsta memoria est basada en tecnologa EEPROM, y tiene una longitud de 8 bits, del mismo modo que la memoria de datos. Su tamao es de 64 bytes y est situada en un bloque distinto y aislado de la de datos.Los 64 bytes EEPROM de Memoria de Datos no forman parte del espacio normal direccionable, y slo es accesible en lectura y escritura a travs de dos registros, para los datos el EEDATA que se encuentra en la posicin 0008h del banco de registros RAM y para las direcciones el EEADR en la 0009h. Para definir el modo de funcionamiento de esta memoria se emplean dos registros especiales, el EECON1 en la direccin 0088h y el EECON2 en 0089h.Registros que se utilizan con la EEPROM: Registro EEDATA (08h): Registro de Datos, lectura/escritura 8 bits Registro EEADR (09h): Registro de Direccin, de 0h a 3Fh, 64 bytes Registro EECON1 (88h): Registro de Control 1 Registro EECON2 (89h): Registro de Control 2 (no es un registro fsico)Esta memoria no emplea ningn recurso externo de alimentacin. Puede grabarse desde un programador de PIC al igual que el cdigo de programa.La lectura de una posicin de la memoria se obtiene en el registro EEDATA en el prximo ciclo de reloj, si bien podra tardar algo mas.La escritura es mucho mas lenta, tardandose del orden de unos 8 ms. Esta se controla mediante un temporizador interno.Resumen de caractersticas: Memoria de datos de 64 bytes. Lectura rpida de un byte (en el tiempo de uno o varios ciclos de instruccin). Escritura de un byte en unos 8 ms. Se genera una interrupcin cuando se completa la escritura de la memoria. 1.000.000 de ciclos de borrado/escritura. 40 aos de retencin de datos. Tecnologa de baja potencia y alta velocidad CMOS.Cuando el dispositivo est protegido por cdigo, la CPU puede continuar leyendo y escribiendo en la memoria EEPROM, pero el programador del dispositivo ya no puede acceder esta memoria.


Uso de la EEPROMA continuacin veremos a fondo cuales son los procesos ms usuales de escritura y de lectura en la EEPROM.Lectura de la memoria EEPROMPara leer de la memoria EEPROM han de seguirse los siguientes pasos: Escritura de la direccin que hay que leer en el registroEEADR. Poner a 1 el bitRDdel registroEECON, para habilitar la lectura. Lectura del dato ledo y espera a que termine la operacin. El dato est disponible en el registroEEDATA.Veamos dos ejemplos prctico. El primero (LECTURA1) presupone que el dato en EEDATA estar disponible rpidamente, y el segundo (LECTURA2) espera hasta confirmarlo:LECTURA1BCFSTATUS,RP0; Selecciona banco 0MOVLWMEM1; Direccin a leer deMOVWFEEADR; la EEPROMBSFSTATUS,RP0; Selecciona banco 1BSFEECON1,RD; Activar lecturaBCFSTATUS,RP0; Selecciona banco 0MOVFEEDATA,W; W se carga con el valor; ledo en eeprom

LECTURA2BCFSTATUS,RP0; Selecciona banco 0MOVLWMEM1; Direccin a leer deMOVWFEEADR; la EEPROMBSFSTATUS,RP0; Selecciona banco 1BSFEECON1,RD; Activar lecturaESPERABTFSCEECON1,RD; Espera final de lecturaGOTOESPERA; a que baje la banderaBCFSTATUS,RP0; Selecciona banco 0MOVFEEDATA,W; W se carga con el valor; ledo en eepromLa memoria EEPROM es bastante lenta, por lo cual es importante esperar a que el ciclo de lectura termine, aunque algunas veces se omita. Pero es an ms importante esta espera en el ciclo de escritura, ya que la EEPROM puede tardar en ser escrita hasta 10 ms.Escritura de la memoria EEPROMEl proceso de escritura es an ms complejo ya que deberemos hacer todo lo anterior y adems escribir un cdigo especial de proteccin. Estos pasos los vemos en las siguientes lneas: Poner a 1 (si no lo estaba) el bit WREN del registro EECON1 para habilitar la operacin de escritura. Cargar enEEADRla direccin de la posicin a escribir. Cargar en el registroEEDATAel valor a grabar. Ejecutar la siguiente secuencia que inicia la escritura de cada byte y adems sirve de proteccin frente a errores eventuales. Esta secuencia siempre es la misma y ha de ejecutarse siempre. MOVLW55H MOVWFEECON2 ; Escribe 55h en EECON2 MOVWFAAH MOVWFEECON2 ; Escribe AAh en EECON2 BSFEECON1,WR; Coloca a 1 el bit de escritura Esta ltima instruccin inicia el proceso de escritura. Cuando se termina, el bitEEIFest a 1 y, si ha sido habilitada la interrupcin de EEPROM haciendo uso del bitEEIEdel registroINTCON, esta interrupcin se genera. Mediante software es necesario poner a cero el bitEEIF.


Veamos un ejemplo de escritura tpico que no utiliza interrupciones:ESCRITURA; Establecer EEADR y EEDATAMOVLWDIRMEN1MOVWFEEADR; Escribe la direccin en EEADRMOVLWDATO1MOVWFEEDATA; Se escribe el dato en EEDATA BSFSTATUS,RP0; Selecciona el banco 1BSFEECON1,WREN; Permiso de escritura activado;Comienzo de la secuencia de escrituraMOVLW0x55MOVWFEECON2; Se escribe el dato 55 h en EECON2MOVLW0xAAMOVWFEECON2; Se escribe AA h en EECON2BSFEECON1,WR; Comienza la escrituraBCFEECON1,WREN; Permiso de escritura desactivadoESPERABTFSCEECON1,WR; Espera a que termine la escrituraGOTOESPERABCFSTATUS,R0 ; Selecciona el banco 0La escritura de cada byte no se iniciar si la secuencia de introducir 55 y AA enEECON2, y activar el bitWRno se sigue exactamente.Considerndo lo anterior, es recomendable que durante la secuencia de inicio de escritura se deshabiliten las interrupciones, con el fin de evitar errores no deseados y habilitarlas posteriormente si van a ser utilizadas.Adicionalmente, el bitWRENdeEECON1debe ser activado para habilitar la escritura. Para evitar errores, tambin es recomendable que el bitWRENest desactivado durante todo el programa excepto en el momento de la escritura. Debemos tener en cuenta que este bit no se pone a cero automticamente mediante hardware. Una vez iniciado el ciclo de escritura, si ponemos a ceroWREN, esto no afectar a el ciclo de escritura iniciado. En este caso el bitWRestar inhibido y no se podr poner a uno.Despus del ciclo, el bitWRes puesto a cero por hardware y elEEIFes puesto a uno (siEEIElo est). SiEEIE, est habilitado,EEIFdebe ser puesto a cero por software.Veamos un ejemplo de escritura tpico que utiliza interrupciones:ESCRITURABCFSTATUS,RP0; Selecciona el banco 0; Establecer EEADR y EEDATAMOVLWMEN1MOVWFEEADR; Escribe la direccin en EEADRMOVLWDATO1MOVWFEEDATA; Se escribe el dato en EEDATA BSFSTATUS,RP0; Selecciona el banco 1BSFEECON1,WREN; Permiso de escritura activadoBCFINTCON, GIE; Desabilita interrupciones.;Comienzo de la secuencia de escrituraMOVLW0x55MOVWFEECON2; Se escribe el dato 55 h en EECON2MOVLW0xAAMOVWFEECON2; Se escribe AA h en EECON2BSFEECON1,WR; Comienza la escrituraBSF INTCON,GIE; Habilita las interrupciones.BCFEECON1,WREN; Permiso de escritura desactivadoBCFSTATUS,R0 ; Selecciona el banco 0Verificacin de la escrituraDependiendo de la aplicacin, la experiencia en programacin dice que los datos escritos en la EEPROM deben ser verificados comparndolos con el dato que se acaba de escribir. Esto debe usarse en aplicaciones en las que un bit de la EEPROM sufre ciclos de lectura/escritura hasta rozar el lmite de las especificaciones. Generalmente el fallo de escritura en un bit de la EEPROM ser un bit que se escribe como un 0 lgico pero devuelve un 1 debido a la prdida de ese bit. La siguiente porcin de cdigo es un ejemplo de verificacin del dato escrito:BCFSTATUS,RP0; Nos situamos en el banco 0MOVFEEDATA,W; Debemos estar en el banco 0BSFSTATUS,RP0; Cambiamos al banco 1BSFEECON1,RD ; Leemos el dato que se guarda enBCFSTATUS,RP0; EEDATA, y cambiamos a banco 0; A continuacin se comprueba que los datos en W en EEDATA son los mismosSUBWFEEDATA,W; Restamos ambos valoresBTFSSSTATUS,Z; Si la operacin es cero, son igualesGOTOERR_ESCRIT; Si no son iguales, saltamos a ERR_ESCRIT.....; Si son iguales, seguimos con el programaRutinas EEPROMA continuacin se presentan dos rutinas para escribir y leer en la EEPROM:;**************************************************************; EEPROM_W:; Graba un byte en la EEPROM de datos. La direccin ser la contenida; en EEADR y el dato se le supone previamente introducido en EEDATA;EEPROM_WbsfSTATUS,RP0;Selecciona banco 1bsfEECON1,WREN;Permiso de escrituramovlw b'01010101';Secuencia de escrituramovwfEECON2movlwb'10101010'movwfEECON2bsfEECON1,WR;Orden de escriturabcfEECON1,WREN;Desconecta permiso de escrituraESPERAbtfssEECON1,EEIF;Comprobar bandera de fin de escrituragotoESPERAbcfEECON1,EEIF;Reponer flag de fin de escriturabcfSTATUS,RP0;Seleccin banco 0return;;**************************************************************; EEPROM_R:; Lee un byte de la EEPROM. Se supone al registro EEADR cargado; con la direccin a leer. En EEDATA aparecer el dato ledo.;EEPROM_RbsfSTATUS,RP0;Seleccin de banco 1bsfEECON1,RD;Orden de lecturabcfSTATUS,RP0;Seleccin de banco 0return;**************************************************************Puertos de E/SEl PIC16F84 dispone de dos puertos digitales de E/S paralelos de uso general denominados Puerto A y Puerto B.Puerto AEl puerto A dispone de 5 lneas de la RA0 a la RA4, en la que hay que distinguir la A4 o T0CKI (Timer 0 Clock Input) que est compartida con la entrada para el Timer 0 (TMR0) a travs de un trigger Schmitt y que cuando se configura como salida es de drenador abierto, por lo que debe colocarse una resistencia de polarizacin.

Diagrama de bloques de RA3:RA0Diagrama de bloques de RA4

Puerto BEl puerto B dispone de 8 lneas de E/S que van desde la RB0 a la RB7 (la lnea RB0 o INT es compartida con la entrada de interrupcin externa). Adems, las lneas RB4 a RB7 puede programarse una interrupcin por cambio de estado de cualquiera de estas lneas.

Diagrama de bloques de RB7:RB4Diagrama de bloques de RB3:RB0


Cuando se produce una interrupcin por cambio de estado de cualquiera de las lneas RB4 a RB7, para lo cual las lneas deben estar adems programadas como entradas (ver registro INTCON e Interrupciones) el valor de la patilla en modo entrada es comparado con el valor almacenado en la bscula durante la ltima lectura del Puerto B. Los cambios en las patillas se detectan realizando una operacin OR para la generacin de una interrupcin por cambio de estado. Esta interrupcin puede despertar "wake up" al microcontrolador del modo de reposo SLEEP. El usuario debe borrar la interrupcin en la Rutina de Servicio de Interrupcin RSI de una de las siguientes maneras: Borrando la bandera bit 3 de INTCON (RBIE). Leyendo o escribiendo el PORTB y luego borrando el bit RBIF. Esto finaliza la condicin "mismacht" y permite que se borre RBIF.Una condicin "mismacht" puede producir que el bit RBIF siga a "1". Leyendo el puerto B puede finalizar la condicin de "mismacht" y permitiendo que el bit RBIF sea puesto a "0".Adems, todas las lneas del Puerto B disponen de resistencias internas de polarizacin programables "pull-up" de alto valor. Cada una de las 8 resistencias pueden ser activadas o deshabilitadas haciendo uso del bit RBPU del registro especial OPTION. Estas resistencias se deshabilitan automticamente si una lnea es programada como salida as como durante el proceso de Power On Reset.Configuracin de los puertos de Entrada/SalidaCualquier lnea puede funcionar como entrada o como salida. Sin embargo, si acta como entrada la informacin que se introduce no se memoriza, por lo que la informacin debe ser mantenida hasta que sea leda. Si la lnea acta como salida, el bit que procede del bus de datos se guarda en la bscula, con lo que la informacin que ofrece esta patita permanece invariable hasta que se reescriba este bit.Los bits de cada puerto se configuran mediante los bits correspondientes de dos registros especiales de control : Registro de Datos denominados PORTA PORTB: Se pueden leer o escribir segn que el puerto correspondiente se utilice como entrada o como salida. Registro de Control denominado TRISA TRISB: En los registros de Control se programa el sentido de funcionamiento de cada una de las lneas de E/S. Colocando un "0" en el correspondiente bit del registro TRISA TRISB, la lnea queda programada como salida mientras que colocando un "1" la lnea queda programada como entrada. Por ejemplo, si ponemos un 0 en el bit 3 del registro TRISA la patilla RA3 ser una salida y si ponemos un 1 en el bit 4 del registro TRISB entonces la patilla RB4 ser una entrada.Los Puertos A y B (PORTA y PORTB) se corresponden con las posiciones 5 y 6 del rea de datos.Cuando se produce un reset, todos los bits de los registros TRIS pasan a tener el valor 1 y todas las lneas de E/S actan como entrada por evidentes motivos de seguridad para evitar daos irreparables. Todas las patillas de E/S que no se empleen deben ser llevadas a +5v, regla de las entradas CMOS, preferiblemente a travs de una resistencia para evitar que si por error se configurasen como salidas puedan darse problemas si presentan un estado bajo.Para mas informacin, ver"Registro TRISA y TRISB (85h y 86h)"de "Registros del PIC16F84A" as como"Instrucciones y puertos"de "Tcnicas de programacin".


Limite de corriente para los puertosLos puertos del microcontrolador PIC16F84 son el medio de comunicacin con el mundo exterior, en ellos podremos conectar los perifricos o circuitos necesarios como por ejemplo los mdulos LCD, teclados matriciales, motores elctricos, etc; pero estas conexiones no se podrn realizar arbitrariamente. Existen unas reglas bsicas que debern cumplirse para que el microcontrolador no sufra daos o se destruya. Para ello es necesario conocer los lmites de corriente que puede manejar el microcontrolador.Como anteriormente hemos indicado los puertos A y B del microcontrolador podrn ser programados como entradas salidas indiferentemente. En el caso de que sean programados como salida y presenten un nivel lgico alto actuaran como "fuente" porque suministran corriente y cuando presenten un nivel lgico bajo actuarn como "sumidero" por que reciben corriente. Disipacin de potencia total de 800 mW. Mxima corriente de salida a VSS 150 mA. Mxima corriente de salida de VDD 100 mA. Si utilizamos todas las lneas del puerto "A" como fuente, no deber exceder de 50 mA toda la corriente que suministre este puerto. Si utilizamos todas las lneas del puerto "A" como sumidero, no deber exceder de 80 mA toda la corriente que suministre este puerto. Si utilizamos todas las lneas del puerto "B" como fuente, no deber exceder de 100 mA toda la corriente que suministre este puerto. Si utilizamos todas las lneas del puerto "B" como sumidero, no deber exceder de 150 mA toda la corriente que suministre este puerto. La mxima corriente que puede suministrar una sla salida como fuente o sumidero es de 25 mA.De todas maneras hay que tener en cuenta no superar la disipacin de potencia mxima, que se calcula como sigue:Pdis = VDD x (IDD - IOH) + {(VDD-VOH) x IOH} + (VOL x IOL)VOH suele ser VDD-0,7 v y VOL 0,6 v.El consumo de corriente (IDD) es principalmente funcin de la tensin de alimentacin y de la frecuencia. Otros factores, como cambios en E/S, tipo de oscilador, temperatura y otros tienen influencia en el consumo. La IDD para el PIC16F84A-4 est entre 1,8 a 4.5 mA en configuracin de oscilador RC y XT (FOSC=4 MHz, VDD=5,5V), con las patillas como entradas y unidas a positivo.En caso de que se necesiten utilizar perifricos que manejen mayor cantidad de corriente de la especificada, habr que aplicar un circuito adaptador como por ejemplo buffers o transistores.


En la siguiente figura vemos una configuracin tpica en la que se utilizan buffers de corriente, que proporcionan en su salida el mismo nivel lgico que la entrada pero pueden controlar corrientes relativamente elevadas. En este caso se utiliza el ULN2803, un circuito integrado que consiste en 8 buffers de potencia capaces de suministrar en su salida hasta 1 A, mucho ms de lo que es capaz de soportar un PIC:

Temporizador/Contador TMR0El temporizador/contador TMR0 es un registro de 8 bits, es decir, un particular tipo de registro cuyo contenido es incrementado con una cadencia regular y programable directamente por el hardware del PIC. Como es de 8 bits, el mximo de la cuenta est en 255.El TMR0 tiene las siguientes caractersticas: Temporizador/Contador de 8 bits. Divisor de 8 bits programable por software. Seleccin de reloj interno y externo. Interrupcin por desbordamiento. Seleccin del flanco del reloj externo.Este registro puede usarse para contar eventos externos por medio de un pin de entrada especial (modo contador) o para contar pulsos internos de reloj de frecuencia constante (modo temporizador). Adems, en cualquiera de los dos modos, se puede insertar un prescaler, es decir un divisor de frecuencia programable que puede dividir por 2, 4, 8, 16, 32, 64, 128 o 256. Este divisor puede ser utilizado alternativamente como prescaler o del TMR0 o como postscaler del Watch Dog Timer, segn se lo programe.En la prctica, a diferencia de los otros registros, el TMR0 no mantiene inalterado el valor que tiene memorizado, sino que lo incrementa continuamente.Si por ejemplo escribimos en l el valor 10, despus de un tiempo igual a cuatro ciclos mquina, el contenido del registro comienza a ser incrementado a 11, 12, 13 y as sucesivamente con una cadencia constante y totalmente independiente de la ejecucin del resto del programa.


Una vez alcanzado el valor 255, el registro TMR0 es puesto a cero automticamente comenzando entonces a contar desde cero y no desde el valor originalmente cargado.La frecuencia de conteo es directamente proporcional a la frecuencia de reloj aplicada al PIC y puede ser modificada programando adecuadamente algunos bits de configuracin.El modo temporizador se selecciona colocando a 0 el bit T0CS del registro OPTION. En este modo, el Timer0 se incrementa con cada ciclo de instruccin (con el divisor desactivado).El modo contador se selecciona colocando a 1 el bit T0CS del registro OPTION. En este modo, el contador se incrementar con cada flanco de subida o de bajada del pin RA4/T0CKI. El flanco se selecciona con el bit T0SE del registro OPTION.Se generar una interrupcin cuando el registro TMR0 se desborda de FFh a 00h. Este desbordamiento se indicar el el bit T0IF del registro INTCON.En la siguiente figura est representado el esquema de bloques internos del PIC que determinan el funcionamiento del registro TMR0:

Fosc/4 y T0CKI representan las dos posibles fuentes de seal de reloj, para el contador TMR0.Fosc/4 es una seal generada internamente por el PIC tomada del circuito de reloj y que es igual a la frecuencia del oscilador dividida por cuatro.T0CKI es una seal generada por un posible circuito externo y aplicada al pin T0CKI correspondiente al pin 3 del PIC16F84.Los bloques T0CS y PSA son dos selectores de seal (multiplexores) en cuya salida se presenta una de las dos seales de entrada en funcin del valor de los bits T0CS y PSA del registro OPTION.El bloque PRESCALER Predivisor es un divisor programable cuyo funcin es dividir la frecuencia de conteo, interna externa.


El PrescalerEl PRESCALER consiste en un divisor programable de 8 bits a utilizar en el caso de que la frecuencia de conteo enviada al contador TMR0 sea demasiado elevada para nuestros propsitos. Se configura a travs de los bits PS0, PS1 y PS2 del registro OPTION.La frecuencia Fosc/4 es una cuarta parte de la frecuencia de reloj. Utilizando un cristal de 4Mhz tendremos una Fosc/4 igual a 1 MHz, con lo que la cadencia de conteo que se obtiene provoca en TMR0 1 milln de incrementos por segundo (1/1.000.000 seg. =1MHz), que para muchas aplicaciones podra resultar demasiado elevada.Con el uso del PRESCALER podemos dividir la frecuencia Fosc/4 configurando oportunamente los bits PS0, PS1 y PS2 del registro OPTION segn la siguiente tabla:PS2PS1PS0DIVISORFRECUENCIA DE SALIDA PREESCALER (Hz.)

0002500.000

0014250.000

0108125.000

0111662.500

1003231.250

1016415.625

1101287.812,5

1112563.906,25

Ejemplo prctico:Introducir un retardo igual a un segundo utilizando el registro TMR0.Debemos programar el bit T0CS a 0 para seleccionar como fuente de conteo el reloj del PIC, el bit PSA tambin debe estar a 0 para asignar el PRESCALER al registro TMR0 en lugar de al Watch Dog Timer y los bits de configuracin del PRESCALER a 100 para obtener una frecuencia de divisin igual a 1:32. La frecuencia que obtendremos en TMR0 ser igual a:Fosc = 1Mhz / 32 = 31.250 HzMemorizamos en TMR0 el valor 6 de modo que el registro TMR0 alcanza el cero despus de 250 cuentas (256 - 6 = 250) obteniendo as una frecuencia de paso por cero del TMR0 igual a:31.250 / 250 = 125 HzEl siguiente paso ser memorizar en un registro de 8 bits el valor 125 de tal modo que, decrementando este registro en 1 por cada paso por cero de TMR0, se obtenga una frecuencia de pasos por cero del registro igual a:125/125 = 1Hz (1 segundo).En resumen se trata de controlar si TMR0 ha alcanzado el valor cero, luego de reiniciarlo a 6 y decrementar el valor contenido en un registro con valor 125. Cuando el registro alcance tambin el valor cero, entonces habr trascurrido un segundo.


Encapsulado y marcado del PIC16F84AEl PIC16F84A puede presentarse en varios encapsulados: Encapsulado PDIP tipo DIL ("Dual In Line" Doble En Lnea) de 18 patillas, es el encapsulado tradicional, grande y manejable. Encapsulado SOIC de 18 patillas y SSOP de 20 patillas, para montaje superficial SMD, una tecnologa de mayor integracin que ocupa muy poco espacio, pero con un proceso de soldadura ms difcil.

Marcado del encapsulado:

XXX... -XX X /XX XXX : Informacin especifica del producto: XXX... : Dispositivo (PIC16F84A,PIC16LF84A y PIC16F84AT,PIC16LF84AT): F: Rango de VDD estndar LF: Rango de VDD extendido, a 200KHz T: Suministrados en carrete de cinta (slo SOIC y SSOP) -XX : Rango de frecuencia -04 = 4 MHz -20 = 20 MHz X : Rango de temperatura: Nada = 0oC a +70oC I = -40oC a +85oC /XX : Tipo de encapsulado: P = PDIP SO = SOIC SS = SSOP XXX : Patrn: Nada = OTP y PIC sin ventana Cdigo = Cdigo especifico QTP, SQTP y ROM YY :Ao WW :Semana NNN :Cdigo alfanumrico para rastreoEjemplos: PIC16F84A-04/P = Temp. comercial., PDIP, 4 MHz, VDD normal. PIC16LF84A-04I/SO = Temp. industrial, SOIC, 200 kHz, VDD extendida. PIC16F84A-20I/P 301= Temp. industrial, PDIP, 20 MHz, VDD normal, QTP n 301.

caracteristicas jessica miercoles

Documents