amplificadores com multiplos estagios e diferenciaiscfts/index_arquivos/elet2/apostila/...cadores do...

Capıtulo VI

Amplificadores com Multiplos

Estagios e Diferenciais

Nos capıtulos anteriores, nosso estudo se concentrou exclusivamente nas tres topologias basicas

de amplificadores — emissor comum, base comum e coletor comum para circuitos com transistores

bipolares e fonte comum, porta comum e dreno comum para circuitos com transistores de efeito

de campo —, todas elas compostas por apenas um unico transistor e onde os sinais de entrada e

de saıda sao sinais de tensao medidos em relacao ao referencial de terra. Entretanto, na maioria

das situacoes praticas nao e possıvel atender simultaneamente a todas as especificacoes de projeto

usando um circuito amplificador basico composto por apenas um unico transistor.

Por essa razao, o presente capıtulo tem como objetivo apresentar ao leitor topologias de circuitos

amplificadores mais complexas, que permitem ao projetista atender a especificacoes de projeto bem

mais exigentes. No inıcio do capıtulo, nossa atencao estara voltada para a associacao dos circuitos

amplificadores basicos em uma cascata de multiplos estagios de amplificacao, cujo objetivo e combi-

nar as caracterısticas vantajosas de cada uma das topologias basicas. Com o emprego de multiplos

estagios de amplificacao, veremos que sera viavel obter amplificadores com ganhos bastante eleva-

dos, altas impedancias de entrada e baixas impedancias de saıda, caracterısticas que nao podem ser

atendidas simultaneamente por nenhuma das topologias basicas individualmente.

Alem disso, tambem apresentaremos o bloco basico de circuito utilizado na construcao de am-

plificadores diferenciais, cujo objetivo e amplificar a diferenca de tensao entre dois nos do circuito

e nao apenas a tensao de um no referenciado em relacao a terra. Os amplificadores diferenciais sao

atualmente utilizados nas mais diversas aplicacoes, que vao desde a transmissao de sinais eletricos

em sistemas de comunicacao ate circuitos de instrumentacao industrial e biomedica.

Ao final deste capıtulo, esperamos que o leitor seja capaz de compreender, analisar e projetar

circuitos amplificadores complexos, capazes de atender a uma ampla variedade de especificacoes de

projeto.

VI.1 - Amplificadores com Multiplos Estagios

A principal motivacao para construir um amplificador formado pela combinacao de multiplos

estagios de amplificacao e a possibilidade de se obter um desempenho que seria impossıvel de ser

alcancado por um amplificador utilizando um unico transistor. Em circuitos de comunicacao sem

fio, por exemplo, sinais com 100 µV de amplitude, captados por antenas, precisam ser amplificados

ate atingirem amplitudes da ordem de alguns volts para serem adequadamente processados. No

projeto de amplificadores operacionais, e necessario atender a especificacoes muito exigentes, como

325

Capıtulo VI 326

ganhos de tensao maiores que 105 V/V, impedancias de entrada maiores que 1,0 MΩ e impedancias

de saıda menores que 100 Ω, simultaneamente. Tais especificacoes tao exigentes sao impossıveis de

serem alcancadas com os circuitos amplificadores basicos estudados ate aqui.

Nos capıtulos anteriores vimos que elevados ganhos de tensao podem ser alcancados com amplifi-

cadores do tipo emissor comum ou fonte comum. Entretanto, esses amplificadores nao proporcionam

uma baixa impedancia de saıda e, alem disso, nao e possıvel extrair ganhos de tensao arbitrariamente

altos com apenas um unico transistor.

Observacao

Para ilustrar as dificuldades que aparecem quando tentamos obter ganhos de tensao muito elevados

com apenas um unico estagio de amplificacao, considere o caso em que o sinal captado por uma

antena conta com amplitude de 100 µV e precisa ser amplificado ate atingir uma amplitude de

1,0 V. Para atender a essa especificacao, necessitamos de um amplificador capaz de proporcionar um

ganho de tensao igual a 104 V/V. Para realizar esse projeto, vamos considerar o circuito em Emissor

Comum ilustrado abaixo:

VCC

vs

vo

RC

RE

Q1

R1

R2

- Ganho de Tensão:

AV = - gmRC

- Limites de Excursão de Sinal:

vomáx = IC RC vomín = - (VCE – VCEsat)

Para satisfazer a especificacao de ganho deste projeto, precisamos garantir que:

|AV | = gm ·RC = 104 V/V. (VI.1)

Lembrando que gm = IC/vT no transistor bipolar, se considerarmos que a tensao termica vT =

25 mV na temperatura ambiente, teremos que:

ICvT·RC = 104 V/V ∴ IC RC = 250 V. (VI.2)

Alem da especificacao de ganho, e desejavel que o amplificador proporcione limites de excursao de

sinal simetricos na sua saıda vo. Para garantir a simetria dos limites de excursao, precisamos que:

vomax = −vomin

IC ·RC = VCE − VCEsat(VI.3)

Considerando que a tensao de polarizacao VCE = (VCC − RC IC) − VE , podemos reescrever (VI.3)

de modo a obtermos a mınima tensao de alimentacao VCC que sera necessaria para garantir o ganho

de tensao especificado e tambem a simetria nos limites de excursao de sinal:

VCC = 2 IC RC + VE + VCEsat. (VI.4)

A partir do resultado obtido em (VI.2), a expressao (VI.4) indica que a tensao de alimentacao

necessaria para este projeto devera ser VCC > 500 V. Esse valor de tensao e tao elevado que inviabiliza

a realizacao do projeto em questao.

EEL410 Eletronica II - Prof. Carlos Fernando Teodosio Soares - Poli/UFRJ

Capıtulo VI 327

Alem dos amplificadores em emissor comum e fonte comum, os amplificadores em base comum e

em porta comum tambem podem proporcionar elevados ganhos de tensao, mas sua baixa impedancia

de entrada e a alta impedancia de saıda sao duas grandes desvantagens. Os amplificadores em coletor

comum e em dreno comum, por sua vez, tem como vantagens a alta impedancia de entrada e a baixa

impedancia de saıda, mas deixam a desejar no que diz respeito ao ganho de tensao, que e sempre

estruturalmente inferior a unidade. Nesse sentido, concluımos que e impossıvel obter um amplificador

composto por apenas uma das topologias basicas que seja capaz de proporcionar simultaneamente

um alto ganho de tensao, uma elevada impedancia de entrada e uma baixa impedancia de saıda.

Portanto, na grande maioria dos projetos praticos, e absolutamente necessario combinar as to-

pologias basicas de amplificacao para que o circuito como um todo consiga atender ao conjunto de

especificacoes desejadas.

Observacao

No caso do nosso exemplo acima, onde e necessario obter um ganho de tensao de 104 V/V, uma

solucao viavel e associar dois estagios de amplificacao em emissor comum em cascata, conforme

ilustrado a seguir:

VCC

Emissor

Comum

RS

vs vi

VCC

vo1 RLvoEmissor

Comum

Nessa associacao em cascata, o ganho total de amplificacao proporcionado pelo circuito e dado por:

vovs

=vo1vs· vovo1

= AV 1 ·AV 2. (VI.5)

Ou seja, o ganho total da associacao em cascata e igual ao produto dos ganhos do primeiro (AV 1) e

do segundo (AV 2) estagios. Dessa forma, o ganho desejado de 104 V/V pode ser alcancado atraves

da associacao em cascata de dois amplificadores em emissor comum com ganho de 100 V/V cada

um. Considerando um ganho da ordem de 100 V/V, a expressao (VI.2) exige que cada estagio em

emissor comum tenha:

gm ·RC =ICvT·RC = 100 V/V ∴ IC RC = 2,5 V. (VI.6)

Para alcancar uma excursao de sinal simetrica na saıda de cada estagio em emissor comum, a equacao

(VI.4) exige que a tensao de alimentacao do circuito seja:

VCC = 2 IC RC + VE + VCEsat ∴ VCC > 5,0 V. (VI.7)

Esse valor da tensao de alimentacao VCC e perfeitamente realizavel na pratica. Dessa forma, con-

cluımos que o ganho de tensao de 104 V/V e possıvel de ser alcancado, desde que sejam empregados

dois estagios de amplificacao em cascata.

Na Figura VI.1, sao apresentados dois exemplos de amplificadores construıdos a partir da combi-

nacao em cascata de tres amplificadores basicos. No amplificador da Fig. VI.1(a), o sinal de entrada

vs e aplicado ao primeiro estagio em Emissor Comum, que o pre-amplifica e produz o sinal vo1 em sua

saıda. O sinal vo1 e, entao, aplicado ao segundo estagio em Emissor Comum, que o amplifica ainda


Capıtulo VI 328

VCC

Emissor

Comum

RS

vs vi

VCC

Emissor

Comumvo1

VCC

Coletor

Comumvo2 RLvo

(a)

VCC

Coletor

Comum

RS

vs vi

VCC

Emissor

Comumvo1

VCC

Coletor

Comumvo2 RLvo

(b)

Figura VI.1: Exemplos de Amplificadores construıdos a partir de uma associacao em cascata de tresestagios basicos de amplificacao. Com o amplificador (a) e possıvel alcancar um ganho de tensao

elevadıssimo com uma baixa impedancia de saıda, e com o amplificador (b) e possıvel proporcional um altoganho de tensao, uma alta impedancia de entrada e uma baixa impedancia de saıda.

mais, produzindo o sinal vo2. Finalmente, o sinal vo2 e aplicado ao estagio em Coletor Comum, que

produz o sinal vo na saıda, aplicando-o a carga RL e proporcionando uma baixa impedancia de saıda

ao conjunto. Portanto, nesse esquema, os dois estagios em Emissor Comum sao os responsaveis por

proporcionar um elevadıssimo ganho de tensao ao sinal de entrada vs, e o ultimo estagio em Coletor

Comum tem como unico objetivo proporcionar uma baixa impedancia de saıda para o amplificador

como um todo, ja que esta ultima topologia basica nao e capaz de proporcionar um ganho de tensao

maior que a unidade.

Ja o amplificador da Fig. VI.1(b) emprega um primeiro estagio em Coletor Comum para propor-

cionar uma elevada impedancia de entrada ao conjunto. Tambem ha um segundo estagio em Emissor

Comum para garantir um elevado ganho de tensao, e um ultimo estagio em Coletor Comum para

proporcionar uma baixa impedancia de saıda para a carga RL. Note que este amplificador com tres

estagios e capaz de proporcionar um elevado ganho de tensao, uma alta impedancia de entrada e

uma baixa impedancia de saıda, simultaneamente.

Portanto, a grande motivacao para combinar estagios basicos de amplificacao em cascata e jus-

tamente a possibilidade de alcancar nıveis de desempenho que seriam impossıveis de serem atingidos

pelas configuracoes basicas de amplificacao isoladamente. Entretanto, o emprego de amplificadores

com multiplos estagios tem a desvantagem do aumento na complexidade do circuito em questao, o

que dificulta os calculos de analise e de projeto. Nesse sentido, na proxima secao serao apresentadas

duas tecnicas que facilitam a analise e o projeto de amplificadores com multiplos estagios.

VI.1.1 - Analise de Amplificadores com Multiplos Estagios

Considere o circuito amplificador da Fig. VI.2(a), composto por um primeiro estagio em emissor

comum — para proporcionar um elevado ganho de tensao — e um segundo estagio em coletor comum

— para garantir uma baixa impedancia de saıda. Para calcular o ganho de tensao AV = vo/vs desse

amplificador, a primeira abordagem que pode vir a mente do leitor e realizar a analise do seu

circuito equivalente para pequenos sinais, ilustrado na Fig. VI.2(b). Entretanto, observa-se que a


Capıtulo VI 329

VCC

RS

vsRL

vo

RC1

RE1RE2

Q1

Q2

R1

R2

(a)

R1 R2 rp1

RS

vs gm1vbe1vbe1 RC1 rp2 b ib2

ib2

vo

RLRE2

(b)

Figura VI.2: Amplificador com dois estagios (a) e o seu respectivo modelo para prequenos sinais (b).

analise desse circuito equivalente e consideravelmente mais complexa que a analise de um circuito

amplificador com um unico estagio. Alem disso, essa complexidade pode aumentar bastante com o

aumento no numero de estagios de amplificacao utilizados.

E justamente por causa desse aumento de complexidade que e interessante tracarmos uma estra-

tegia para simplificar a analise de circuitos amplificadores com multiplos estagios. Uma estrategia

muito adotada em engenharia e dividir um problema grande e complexo em problemas menores e

mais simples de resolver. No problema em questao, como a analise de amplificadores com apenas

um unico estagio de amplificacao e mais simples, a estrategia adotada aqui consiste em dividir o

circuito amplificador em seus estagios. Assim, obteremos o resultado global a partir dos resultados

obtidos nas analises de cada estagio separadamente.

Para adotar essa estrategia, e necessario levar em consideracao a interacao eletrica entre os

estagios na associacao em cascata, pois a tensao produzida na saıda de um estagio e afetada pela

corrente eletrica drenada pela entrada do estagio seguinte. Dessa forma, se simplesmente analisarmos

os estagios isoladamente uns dos outros, os resultados obtidos nao corresponderao ao comportamento

desses mesmos estagios quando conectados em cascata. Portanto, nesta secao serao apresentadas

duas estrategias para dividir a analise de um amplificador, levando-se em consideracao a interacao

eletrica entre os seus multiplos estagios.

Estrategia usando Circuitos Equivalentes de Thevenin

O Teorema de Thevenin pode ser usado para substituir os primeiros estagios do amplificador

por um circuito equivalente formado por uma fonte de tensao em serie com uma resistencia, com o

objetivo de permitir a analise de cada estagio separadamente dos demais. Esse procedimento esta

ilustrado na Fig. VI.3(a) para o caso de um amplificador formado por dois estagios.


Capıtulo VI 330

VCC

Primeiro

Estágio

RS

vs v1 vo1

VCC

Segundo

EstágioRLvo

(a)

VCC

Primeiro

Estágio

RS

vs vth1

VCC

Primeiro

Estágio

RS

Rth1

(b)

Rth1

vth1 vo1

VCC

Segundo

EstágioRLvo

(c)

Figura VI.3: Em um amplificador com dois estagios (a), calculam-se os parametros vth1 e Rth1 docircuito equivalente de Thevenin do Primeiro Estagio (b), o qual sera usado para substituir este Primeiro

Estagio (c) e permitir que o Segundo Estagio seja analisado como se fosse um amplificador simples.

O procedimento de analise desse amplificador comeca com o calculo dos parametros vth1 e Rth1

do circuito equivalente de Thevenin do Primeiro Estagio da cascata, conforme mostrado na Fig.

VI.3(b). Observe que esse primeiro passo da analise consiste na analise do Primeiro Estagio, feita

de forma isolada do restante do circuito.

Uma vez calculado o circuito equivalente de Thevenin do Primeiro Estagio, esse mesmo estagio

pode ser substituıdo pelo seu circuito equivalente na analise do Segundo Estagio, conforme mostrado

na Fig. VI.3(c). Note que esse procedimento possibilita a analise em separado de cada um dos

estagios, simplificando a analise do amplificador com multiplos estagios.

Caso o amplificador seja formado por mais de dois estagios, basta repetir recursivamente este pro-

cedimento para cada um dos primeiros estagios ate atingir o ultimo da cascata. Esse procedimento

esta ilustrado na Fig. VI.4.

Para ilustrar a aplicacao desse metodo, considere novamente o amplificador com dois estagios

da Fig. VI.2. Primeiramente, vamos calcular a tensao equivalente de Thevenin vth1 do Primeiro

Estagio do amplificador, conforme mostrado no modelo de pequenos sinais da Fig. VI.5(a), onde a

saıda do primeiro estagio e deixada em aberto. Dessa forma, teremos que:

vth1 = −gm1vbe1 ·RC1

vth1 = −gm1

(R1//R2//rπ1

RS +R1//R2//rπ1· vs)·RC1.

(VI.8)

Ja a resistencia equivalente de Thevenin Rth1 do Primeiro Estagio e calculada conforme ilustrado

na Fig. VI.5(b). Nesse circuito, ao zerarmos o sinal de entrada vs, nao havera circulacao de corrente


Capıtulo VI 331

VCC

Nº

EstágioRLvo

VCC

Nº

EstágioRLvovo2

Rth1

vth1

VCC

Nº

EstágioRLvo

VCC

2º

Estágiovo2

VCC

1º

Estágio

RS

vs v1 vo1

VCC

Nº

EstágioRLvo

VCC

2º

Estágiovo2

vo1

vth2

Rth2

vth(N-1)

Rth(N-1)

vo(N-1)

vo(N-1)

vo(N-1)

vo(N-1)

Figura VI.4: Procedimento de analise usando circuitos equivalentes de Thevenin para o caso de umamplificador com N estagios.

R1 R2 rp1

RS

vs gm1vbe1vbe1 RC1

vth1

(a)

R1 R2 rp1

RS

00 RC1Rth1

(b)

Figura VI.5: Procedimento para o calculo da tensao vth1 (a) e da resistencia Rth1 (b) do circuitoequivalente de Thevenin do primeiro estagio do amplificador da Fig. VI.2.


Capıtulo VI 332

eletrica nos resistores RS , R1, R2 e rπ1. Consequentemente, teremos uma tensao de controle vbe1 = 0

e uma corrente de coletor gm1 vbe1 = 0, de onde se conclui que a resistencia vista a partir da saıda

do amplificador sera:

Rth1 = RC1. (VI.9)

Uma vez calculados os parametros vth1 e Rth1, o Primeiro Estagio pode ser inteiramente substi-

tuıdo pelo seu circuito equivalente de Thevenin na analise de pequenos sinais do Segundo Estagio,

conforme mostrado no circuito da Fig. VI.6.

vth1 rp2 b ib2

ib2

vo

RLRE2

Rth1

Figura VI.6: Analise de pequenos sinais do Segundo Estagio, onde o Primeiro Estagio foi substituıdopelo seu circuito equivalente de Thevenin.

No circuito da Fig. VI.6, a tensao vo na saıda do amplificador e dada por:

vo = (β + 1)ib2 ·RE2//RL. (VI.10)

Para calcular a corrente de base ib2, escrevemos a seguinte equacao de malha:

vth1 −Rth1ib2 − rπ2ib2 −RE2//RL · (β + 1)ib2 = 0

ib2 =vth1

Rth1 + rπ2 + (β + 1)RE2//RL. (VI.11)

Assim, substituindo (VI.11) em (VI.10), obteremos:

vo =(β + 1)RE2//RL

Rth1 + rπ2 + (β + 1)RE2//RL· vth1. (VI.12)

Com a analise do Segundo Estagio concluıda, podemos finalmente obter o ganho global do

amplificador com dois estagios substituindo (VI.8) e (VI.9) em (VI.12), resultando em:

vo =(β + 1)RE2//RL

RC1 + rπ2 + (β + 1)RE2//RL·[−gm1

(R1//R2//rπ1

RS +R1//R2//rπ1· vs)·RC1

]vovs

= −(gm1RC1 ·

R1//R2//rπ1

RS +R1//R2//rπ1

)·(

(β + 1)RE2//RLRC1 + rπ2 + (β + 1)RE2//RL

)(VI.13)

Observe que o ganho global vo/vs e negativo, indicando que o amplificador com dois estagios

em questao e inversor. Isso acontece, porque o Primeiro Estagio em emissor comum possui como

caracterıstica um ganho inversor e o Segundo Estagio em coletor comum nao inverte a fase do sinal.

Consequentemente, o amplificador com dois estagios acabou ficando com um ganho inversor.

Atraves deste exemplo, verificamos que a metodologia apresentada aqui nos permitiu dividir

a analise do amplificador com dois estagios da Fig. VI.2(a) nas analises de um amplificador em

emissor comum e de outro em coletor comum, o que simplificou o esforco de calculo. Entretanto,


Capıtulo VI 333

esse procedimento tem a desvantagem de nao simplificar o calculo da impedancia de entrada do

amplificador.

VCC

Primeiro

Estágiovt vo1

VCC

Segundo

EstágioRLvo

it

(a)

VCC

Primeiro

Estágio

RS

v1 vo1

VCC

Segundo

Estágiovt

it

(b)

Figura VI.7: Procedimento para o calculo da impedancia de entrada Ri = vt/it (a) e da impedancia desaıda Ro = vt/it (b) de um amplificador com multiplos estagios.

A impedancia de entrada de um amplificador com multiplos estagios e obtida da mesma forma que

a impedancia de entrada de um amplificador simples. De acordo com a Fig. VI.7(a), a impedancia

de entrada e obtida aplicando-se uma fonte de tensao de teste vt a entrada do amplificador e a

corrente it e medida para obter Ri = vt/it. Aplicando esse procedimento ao modelo de pequenos

sinais do amplificador da Fig. VI.2, teremos que analisar o circuito da Fig. VI.8.

R1 R2 rp1vt gm1vbe1vbe1 RC1 rp2 b ib2

ib2

vo

RLRE2

it

Figura VI.8: Procedimento para o calculo da impedancia de entrada do amplificador da Fig. VI.2.

No circuito da Fig. VI.8, notamos que a impedancia de entrada do amplificador pode ser obtida

atraves da associacao em paralelo das resistencias R1, R2 e rπ1:

Ri = R1//R2//rπ1. (VI.14)

Como ja era de se esperar, a impedancia de entrada do amplificador e exatamente igual a impedancia

de entrada do Primeiro Estagio em emissor comum.

Para obter a impedancia de saıda do amplificador, emprega-se o esquema ilustrado na Fig.

VI.7(b), onde a carga RL e substituıda por uma fonte de tensao de teste vt e a fonte de sinal vs

na entrada e zerada. Assim, medindo-se a corrente it entregue pela fonte de teste, a impedancia de

saıda sera dada por Ro = vt/it.


Capıtulo VI 334

No caso do amplificador da Fig. VI.2, ao zerarmos a fonte de sinal vs na entrada do circuito, a

tensao equivalente de Thevenin vth1 do primeiro estagio tambem sera nula, de acordo com (VI.8).

Dessa forma, a partir do circuito para pequenos sinais da Fig. VI.6, podemos calcular a impedancia

de saıda do amplificador atraves do circuito da Fig. VI.9.

rp2 b ib2

ib2

vtRE2

Rth1

it

Figura VI.9: Procedimento para o calculo da impedancia de saıda do amplificador da Fig. VI.2.

Escrevendo a equacao do no de saıda do circuito da Fig. VI.9, obtemos:

−it +vtRE2

− (β + 1)ib2 = 0

−it +vtRE2

− (β + 1) ·(

vtRth1 + rπ2

)= 0

Substituindo o valor de Rth1 dado em (VI.9), teremos que a impedancia de saıda do amplificador

sera dada por:

Ro =vtit

=1

1

RE2+

(β + 1)

RC1 + rπ2

Ro = RE2//

(RC1 + rπ2

β + 1

). (VI.15)

Conforme ja era esperado, a impedancia de saıda do amplificador e dada pela impedancia de saıda

do ultimo estagio em coletor comum.

Neste ponto, e importante salientar que a estrategia de substituir o primeiro estagio por seu

circuito equivalente de Thevenin ajudou a simplificar o calculo da impedancia de saıda do amplifi-

cador. Entretanto, no calculo da impedancia de entrada, nao foi possıvel usar a mesma estrategia.

Na proxima secao, sera apresentado outro metodo para a analise de amplificadores com multiplos

estagios que e capaz de simplificar nao apenas a analise do ganho de tensao, mas tambem o calculo

das impedancias de entrada e de saıda.

Estrategia usando a Impedancia de Entrada do Estagio Seguinte como Carga

Outra estrategia que nos permite simplificar a analise de um amplificador com multiplos estagios

consiste em analisar separadamente cada um dos estagios que compoem a cascata, utilizando a

impedancia de entrada do estagio seguinte como resistencia de carga na saıda. Para que o leitor

consiga compreender como essa estrategia funciona, considere o caso de um amplificador com dois

estagios ilustrado na Fig. VI.10(a). Nesse circuito, cada estagio de amplificacao pode ser substituıdo

pelo seu circuito equivalente de quadripolo, conforme mostrado na Fig. VI.10(b).


Capıtulo VI 335

VCC

Primeiro

Estágio

RS

vs v1 vo1

VCC

Segundo

EstágioRLvo

(a)

vs

RS

Ri1v1 A1v1

Ro1

vo1 Ri2 A2v2

Ro2

v2 RL vo

Primeiro Estágio Segundo Estágio

(b)

Figura VI.10: Em um amplificador com dois estagios (a), podemos substituir cada um dos seus estagiospelos seus respectivos circuitos equivalentes de quadripolo (b).

No circuito equivalente da Fig. VI.10(b), a tensao vo1 na saıda do Primeiro Estagio e dada por:

vo1 =Ri2

Ro1 +Ri2·A1 v1. (VI.16)

Dessa forma, calculando a tensao v1 na entrada do Primeiro Estagio:

v1 =Ri1

RS +Ri1· vs, (VI.17)

podemos obter o ganho de tensao proporcionado pelo Primeiro Estagio na cascata, substituindo

(VI.17) em (VI.16):

vo1 =Ri2

Ro1 +Ri2·A1

(Ri1

RS +Ri1· vs)

AV 1 =vo1vs

=Ri2

Ro1 +Ri2·A1 ·

Ri1RS +Ri1

. (VI.18)

De acordo com a expressao (VI.18), observamos que o ganho de tensao proporcionado pelo Primeiro

Estagio de amplificacao tambem depende da impedancia de entrada Ri2 do Segundo Estagio. Isso

ocorre justamente porque a impedancia Ri2 funciona como a impedancia de carga vista pelo terminal

de saıda do Primeiro Estagio. Portanto, o resultado apresentado em (VI.18) nos mostra que o ganho

de tensao de cada estagio pode ser calculado individualmente, desde que utilizemos a impedancia

de entrada do estagio seguinte como carga.

Para calcular o ganho de tensao do ultimo estagio do circuito na Fig. VI.10(b), precisamos

primeiro calcular a tensao na sua saıda:

vo =RL

Ro2 +RL·A2 v2. (VI.19)

Nesse ponto, e interessante que o leitor compare as expressoes (VI.19) e (VI.16), para novamente

verificar que a impedancia Ri2 exerce no Primeiro Estagio o mesmo papel que a impedancia de carga

RL no Segundo Estagio.


Capıtulo VI 336

Como v2 = vo1 no circuito da Fig. VI.10(b), podemos obter o ganho de tensao do ultimo estagio:

AV 2 =vovo1

=RL

Ro2 +RL·A2. (VI.20)

Finalmente, de posse dos ganhos de cada um dos estagios que compoem a cascata, podemos

obter o ganho global proporcionado pelo amplificador da seguinte forma:

vovs

=vo1vs· vovo1

∴ AV = AV 1 ·AV 2. (VI.21)

Portanto, a partir de (VI.18) e (VI.20), obtemos:

AV =

(Ri2

Ro1 +Ri2·A1 ·

Ri1RS +Ri1

)·(

RLRo2 +RL

·A2

). (VI.22)

Como exemplo, vamos aplicar este metodo ao mesmo circuito amplificador da Fig. VI.2. O

modelo de pequenos sinais do Primeiro Estagio desse amplificador esta representado na Fig. VI.11,

onde Ri2 representa a impedancia de entrada do Segundo Estagio em coletor comum.

R1 R2 rp1

RS

vs gm1vbe1vbe1 RC1

vo1

Ri2

Figura VI.11: Circuito equivalente para pequenos sinais do Primeiro Estagio do amplificador da Fig.VI.2, considerando a impedancia de entrada do Segundo Estagio Ri2 como carga.

No circuito da Fig. VI.11, a tensao vo1 na saıda do Primeiro Estagio e dada por:

vo1 = −gm1 vbe1 ·RC1//Ri2, (VI.23)

onde a tensao de controle vbe1 e dada por:

vbe1 =R1//R2//rπ1

RS +R1//R2//rπ1· vs. (VI.24)

Substituindo (VI.24) em (VI.23), obteremos o ganho de tensao do Primeiro Estagio, na configuracao

em Emissor Comum:

vo1 = −gm1

(R1//R2//rπ1

RS +R1//R2//rπ1· vs)·RC1//Ri2

AV 1 =vo1vs

= −gm1RC1//Ri2 ·R1//R2//rπ1

RS +R1//R2//rπ1(VI.25)

Para calcular o ganho de tensao do Segundo Estagio, utilizamos o circuito equivalente para

pequenos sinais representado na Fig. VI.12(a). E importante notar que neste circuito nao estamos

levando em conta a impedancia de saıda do estagio anterior. Como a interacao eletrica entre a

impedancia de saıda Ro1 do Primeiro Estagio e a impedancia de entrada Ri2 do Segundo Estagio ja

foi contabilizada no calculo do ganho do Primeiro Estagio — vide (VI.18) e (VI.25) —, o ganho do

Segundo Estagio nao dependera da impedancia de saıda do estagio anterior — vide (VI.20). Dessa

forma, no circuito da Fig. VI.12(a), usamos o Teorema da Substituicao da Teoria de Circuitos para


Capıtulo VI 337

vo1 rp2 b ib2

ib2

vo

RLRE2

(a)

vt rp2 b ib2

ib2

vo

RLRE2

Ri2

it

(b)

Figura VI.12: Circuito equivalente para pequenos sinais do Segundo Estagio do amplificador representadona Fig. VI.2 usado para calcular seu ganho de tensao AV 2 (a) e sua impedancia de entrada Ri2 (b).

substituir todo o Primeiro Estagio por uma simples fonte de tensao vo1, cujo valor e conhecido e ja

foi calculado em (VI.23).

No circuito da Fig. VI.12(a), a equacao da malha de entrada nos permite calcular a corrente ib2:

vo1 − rπ2 ib2 −RE2//RL · (β + 1) ib2 = 0

ib2 =vo1

rπ2 + (β + 1)RE2//RL. (VI.26)

A partir da corrente eletrica ib2 dada em (VI.26), e possıvel calcular a tensao vo na saıda do

amplificador:

vo = RE2//RL · (β + 1) ib2 (VI.27)

Assim, substituindo (VI.26) em (VI.27), podemos obter o ganho de tensao proporcionado pelo

Segundo Estagio:

vo = RE2//RL · (β + 1) ·(

vo1rπ2 + (β + 1)RE2//RL

)AV 2 =

vovo1

=(β + 1)RE2//RL

rπ2 + (β + 1)RE2//RL. (VI.28)

Finalmente, de posse dos ganhos do Primeiro e do Segundo Estagios obtidos em (VI.25) e (VI.28),

respectivamente, nos podemos obter o ganho global do amplificador com dois estagios da seguinte

forma:vovs

=vo1vs· vovo1

AV =

(− gm1RC1//Ri2 ·

R1//R2//rπ1

RS +R1//R2//rπ1

)·(

(β + 1)RE2//RLrπ2 + (β + 1)RE2//RL

)(VI.29)

Para finalizar o calculo do ganho de tensao, precisamos calcular a impedancia de entrada do

Segundo Estagio Ri2. Para fazer esse calculo, usamos o esquema da Fig. VI.12(b), onde a impedancia

de entrada e obtida a partir da razao vt/it.

Novamente, podemos usar a equacao da malha de entrada para calcular a corrente it, que e

exatamente igual a ib2:

vt − rπ2 ib2 −RE2//RL · (β + 1) ib2 = 0

ib2 = it =vt

rπ2 + (β + 1)RE2//RL. (VI.30)


Capıtulo VI 338

A partir de (VI.30), podemos obter a impedancia de entrada do Segundo Estagio:

Ri2 =vtit

= rπ2 + (β + 1)RE2//RL. (VI.31)

Finalmente, substituindo (VI.31) em (VI.29), obteremos a expressao final para o ganho de tensao

global do amplificador com dois estagios da Fig. VI.2:

AV =

(− gm1RC1//(rπ2 + (β + 1)RE2//RL) · R1//R2//rπ1

RS +R1//R2//rπ1

)·(

(β + 1)RE2//RLrπ2 + (β + 1)RE2//RL

)(VI.32)

Observacao

Neste ponto, o leitor deve estar se perguntando se o resultado obtido em (VI.32) para o ganho de

tensao global do amplificador da Fig. VI.2 nao deveria ser igual a expressao obtida anteriormente

em (VI.13). Evidentemente, ambas as expressoes (VI.13) e (VI.32) sao iguais. Para provar isso,

podemos comecar expandindo a expressao para a associacao em paralelo das resistencias:

RC1//(rπ2 + (β + 1)RE2//RL) =RC1 · (rπ2 + (β + 1)RE2//RL)

RC1 + (rπ2 + (β + 1)RE2//RL).

Substituindo a expressao acima em (VI.32), obteremos:

AV = − gm1RC1 ·

(((((((

(((((rπ2 + (β + 1)RE2//RL)

RC1 + (rπ2 + (β + 1)RE2//RL)· R1//R2//rπ1RS +R1//R2//rπ1

·

((β + 1)RE2//RL

(((((((

(((rπ2 + (β + 1)RE2//RL

)

AV = − gm1RC1 ·R1//R2//rπ1

RS +R1//R2//rπ1·(

(β + 1)RE2//RLRC1 + rπ2 + (β + 1)RE2//RL

)que e exatamente igual a expressao (VI.13) obtida atraves do metodo de analise que empregou o

Teorema de Thevenin. Portanto, como esperado, ambos os metodos de analise apresentados aqui

produzem exatamente o mesmo resultado.

Uma vez calculado o ganho de tensao do amplificador com dois estagios da Fig. VI.2, nosso

proximo passo e obter as impedancias de entrada e de saıda dessa associacao em cascata. Comecando

pelo calculo da impedancia de entrada, utilizamos o esquema da Fig. VI.13, onde a fonte de sinal vs

e a sua respectiva impedancia de saıda RS foram removidas do circuito da Fig. VI.10(b) e, em seu

lugar, foi aplicada uma fonte de teste vt que e usada para obter a impedancia de entrada atraves da

razao vt/it. Esse aparato de teste nos mostra que a impedancia de entrada da cascata e basicamente

igual a impedancia de entrada do Primeiro Estagio, onde a impedancia de entrada Ri2 do Segundo

Estagio esta atuando como carga em seu terminal de saıda.

Aplicando essa estrategia de calculo ao circuito amplificador da Fig. VI.2, teremos o circuito

vt Ri1v1 A1v1

Ro1

vo1 Ri2 A2v2

Ro2

v2 RL vo


it

Figura VI.13: Procedimento para o calculo da impedancia de entrada de um amplificador com multiplosestagios.


Capıtulo VI 339

R1 R2 rp1vt gm1vbe1vbe1 RC1

vo1

Ri2

it

Figura VI.14: Procedimento para o calculo da impedancia de entrada do amplificador da Fig. VI.2.

equivalente para pequenos sinais ilustrado na Fig. VI.14, onde a impedancia de entrada e dada por:

Ri =vtit

= R1//R2//rπ1, (VI.33)

que e exatamente o mesmo resultado obtido anteriormente em (VI.14).

Para obter a impedancia de saıda do amplificador com multiplos estagios, utilizaremos o esquema

representado na Fig. VI.15(a), onde a fonte de sinal na entrada vs foi zerada — ou seja, a fonte de

tensao foi substituıda por um curto-circuito — e a carga RL foi substituıda pela fonte de teste vt.

Nesse esquema, a impedancia de saıda tambem sera obtida atraves da razao vt/it.

No circuito da Fig. VI.15(a), a tensao v1 na entrada do Primeiro Estagio sera nula em virtude

da anulacao da excitacao de entrada vs. Consequentemente, teremos que A1 v1 = 0 e o circuito da

Fig. VI.15(a) acaba se reduzindo ao circuito representado na Fig. VI.15(b). Observe que o circuito

da Fig. VI.15(b) consiste no Segundo Estagio de amplificacao, onde a impedancia de saıda Ro1 do

Primeiro Estagio esta exercendo o papel de “carga” no seu terminal de entrada.

RS

Ri1v1 = 0

Ro1

vo1 Ri2 A2v2

Ro2

v2


vt

it

A1v1

(a)

Ro1 vo1 Ri2 A2v2

Ro2

v2 vt

it

(b)

Figura VI.15: Procedimento para o calculo da impedancia de saıda de um amplificador com multiplosestagios (a). Como vs = 0 e, consequentemente, v1 = 0, o circuito se reduz ao Segundo Estagio com aimpedancia de saıda Ro1 do Primeiro Estagio atuando como uma carga nos terminais de entrada (b).

Para aplicar esse procedimento ao amplificador da Fig. VI.2, nos precisamos inicialmente calcular

a impedancia de saıda Ro1 do Primeiro Estagio. Para fazer esse calculo, usamos o circuito equivalente

para pequenos sinais ilustrado na Fig. VI.16(a). Nesse circuito, como a fonte de excitacao vs foi

zerada, teremos que vbe1 = 0 e, consequentemente, tambem teremos gm1 vbe1 = 0. Nesse cenario, a

impedancia de saıda do Primeiro Estagio sera:

Ro1 =vtit

= RC1. (VI.34)


Capıtulo VI 340

R1 R2 rp1

RS

gm1vbe10 RC1 vt

it

0

(a)

rp2 b ib2

ib2

RE2

Ro1

vt

it

(b)

Figura VI.16: Circuito equivalente para pequenos sinais utilizado para o calculo da impedancia de saıdaRo1 do Primeiro Estagio (a), a qual e utilizada como carga do Segundo Estagio para o calculo da

impedancia de saıda Ro (b) do amplificador da Fig. VI.2.

Uma vez calculada a impedancia de saıda Ro1 do Primeiro Estagio, esta e usada como “carga” no

terminal de entrada do Segundo Estagio para calcularmos a impedancia de saıda do amplificador,

conforme mostrado na Fig. VI.16(b). Nesse circuito, a equacao de corrente do no de saıda resulta

em:

−it +vtRE2

− (β + 1) ib2 = 0.

Como a corrente de base ib2 no circuito da Fig. VI.16(b) e dada por:

ib2 =0− vt

Ro1 + rπ2,

entao, a equacao do no de saıda pode ser reescrita da seguinte forma:

−it +vtRE2

+ (β + 1) · vtRo1 + rπ2

= 0

vt

(1

RE2+

β + 1

Ro1 + rπ2

)= it.

A partir desse resultado, obteremos a impedancia de saıda do amplificador:

Ro =vtit

= RE2//

(Ro1 + rπ2

β + 1

). (VI.35)

Finalmente, substituindo (VI.34) em (VI.35), obteremos:

Ro = RE2//

(RC1 + rπ2

β + 1

), (VI.36)

que e exatamente o mesmo resultado obtido anteriormente em (VI.15).


Capıtulo VI 341

Portanto, podemos concluir que ambas as estrategias apresentadas aqui sao capazes de dividir a

analise de um amplificador com multiplos estagios em tarefas mais simples, que consistem na analise

em separado de cada um dos estagios que compoem a cascata. Das duas estrategias apresentadas

aqui, a segunda e a mais amplamente utilizada em virtude da sua simplicidade. Nesse sentido, esta

sera a estrategia adotada nas demais analises apresentadas neste texto.

VI.1.2 - Exemplos de Amplificadores com Multiplos Estagios

Uma vez compreendidas as estrategias de analise dos amplificadores de multiplos estagios, vamos

agora aplicar essas metodologias na analise de alguns exemplos de amplificadores.

Exemplo vi.1

Calcule o ganho de tensao AV = vo/vs e as impedancias de entrada Ri e de saıda Ro do amplificador com

dois estagios da Fig. VI.2, reproduzido abaixo, onde os ganhos de corrente β dos transistores Q1 e Q2 sao

ambos iguais a 100.

VCC = 12 V

RS

vs RL

vo

RC1

RE1

RE2

Q1

Q2

R1

R2

47 kW5,0 kW

2,0 kW3,0 kW 5,0 kW14 kW

50 W

Solucao:

A analise desse amplificador e realizada atraves da aplicacao do teorema da superposicao, com o objetivo

de separar as analises de polarizacao e de pequenos sinais. Na analise de polarizacao, a fonte de sinal vs e

zerada e apenas a fonte de tensao VCC e aplicada. Dessa forma, podemos calcular as correntes de polarizacao

DC nos transistores Q1 e Q2. A partir desses resultados, obteremos os parametros de pequenos sinais desses

mesmos transistores. Na analise de polarizacao, com o circuito operando exclusivamente com uma fonte de

alimentacao DC, os capacitores de acoplamento passam a operar como circuitos abertos e, entao, o circuito

do amplificador se reduz ao esquematico apresentado a seguir.

Para facilitar a analise de polarizacao, vamos substituir o divisor de tensao formado pelos resistores R1

e R2 pelo seu circuito equivalente de Thevenin, cujos parametros VTH e RTH sao:

VTH =R2

R1 +R2· VCC ∴ VTH =

14

47 + 14· 12 = 2,75 V

RTH = R1//R2 ∴ RTH = 47//14 = 10,8 kΩ

Com o divisor de tensao substituıdo pelo seu circuito equivalente de Thevenin e considerando a operacao

dos transistores no modo ativo, escrevemos a equacao da malha ¬:

VTH −RTHIB1 − 0,6−RE1IE1 = 0


Capıtulo VI 342

VCC

RC1

RE1

RE2

Q1

Q2

R1

R2

VCC

RC1

RE1

RE2

Q1

Q2RTH

VTH0,6 V

0,6 V

IC1 + IB2

IB2

IE2IE1

IB1

1 2

Lembrando que IE1 = (β + 1)IB1, podemos usar a equacao de malha acima para calcular a corrente de

polarizacao IB1:

VTH −RTHIB1 − 0,6−RE1 · (β + 1)IB1 = 0

IB1 =VTH − 0,6

RTH + (β + 1)RE1∴ IB1 =

2,75− 0,6

10,8 + (100 + 1) · 2,0 = 10,1 µA

De posse da corrente de base do transistor Q1, podemos encontrar a corrente de polarizacao no coletor:

IC1 = β · IB1 ∴ IC1 = 1,01 mA

Para calcular o ponto de polarizacao do transistor Q2, escrevemos a equacao da malha :

VCC −RC1(IC1 + IB2)− 0,6−RE2IE2 = 0

Novamente, considerando IE2 = (β + 1)IB2, podemos usar a equacao de malha acima para obter a

corrente de polarizacao IB2:

VCC −RC1(IC1 + IB2)− 0,6−RE2 · (β + 1)IB2 = 0

IB2 =VCC −RC1IC1 − 0,6

RC1 + (β + 1)RE2∴ IB2 =

12− 5,0 · 1,01− 0,6

5,0 + (100 + 1) · 3,0 = 20,6 µA

Com a corrente de base do transistor Q2, podemos finalmente encontrar a corrente de polarizacao no

coletor:

IC2 = β · IB2 ∴ IC2 = 2,06 mA

Uma vez calculadas as correntes de polarizacao IC1 e IC2, podemos obter os parametros dos modelos de

pequenos sinais dos transistores Q1 e Q2:

Q1

gm1 =

IC1

vT=

1,01

0,025= 40,4 mA/V

rπ1 =β

gm1=

100

40,4= 2,48 kΩ

e Q2

gm2 =

IC2

vT=

2,06

0,025= 82,4 mA/V

rπ2 =β

gm2=

100

82,4= 1,21 kΩ

Como o amplificador deste exemplo e exatamente igual ao circuito da Fig. VI.2, sua analise para

pequenos sinais e identica. Assim, usando os resultados obtidos em (VI.13), (VI.14) e (VI.15), teremos que:

vovs

= −(gm1RC1 ·

R1//R2//rπ1RS +R1//R2//rπ1

)·(

(β + 1)RE2//RLRC1 + rπ2 + (β + 1)RE2//RL

)= −190,85 V/V

Ri = R1//R2//rπ1 = 2,02 kΩ

Ro = RE2//

(RC1 + rπ2β + 1

)= 60,25 Ω

Para confirmar os resultados obtidos acima, vamos simular o amplificador deste exemplo usando o

simulador PSPICE. Na figura a seguir e apresentado o diagrama esquematico do amplificador simulado, onde


Capıtulo VI 343

os capacitores de acoplamento foram dimensionados de modo a apresentarem impedancias muito menores

que as demais impedancias do circuito no espectro de frequencias do sinal de entrada.

0 0 0 000

0Rs

50

Rs

50

RL5kRL5k

RE23kRE23k

Q2BC546AQ2BC546A

RC15kRC15k

R214kR214k

R147kR147k

Q1BC546AQ1BC546A

C268uC268u

C3

3.9u

C3

3.9u

C1

10u

C1

10uVs

FREQ = 10kVAMPL = 1mVOFF = 0

Vs


Vcc12VVcc12V

RE12k

RE12k

Nesta simulacao, foi utilizado o transistor bipolar comercial BC546A em Q1 e Q2, cujos parametros do

seu modelo SPICE estao listados abaixo:

.model BC546A NPN(IS=1.533E-14 NF=1.002 ISE=7.932E-16 NE=1.436 BF=100 IKF=0.1216 VAF=500

+ NR=1.004 ISC=8.305E-14 NC=1.207 BR=8.628 IKR=0.1121 VAR=500 RB=1 IRB=1E-06 RBM=1 RE=0.6395

+ RC=0.6508 XTB=0 EG=1.11 XTI=3 CJE=1.61E-11 VJE=0.4209 MJE=0.3071 TF=4.995E-10 XTF=139

+ VTF=3.523 ITF=0.7021 PTF=0 CJC=4.388E-12 VJC=0.2 MJC=0.2793 XCJC=0.6193 TR=1E-32 CJS=0

+ VJS=0.75 MJS=0.333 FC=0.7762)

No que diz respeito a polarizacao, o resultado da simulacao apresentado na figura abaixo esta de acordo

com os calculos da analise de polarizacao realizados acima, onde obtivemos IC1 = 1,01 mA e IC2 = 2,06 mA.

0 0 0 000

0

V

Rs

50

Rs

500A

RL5kRL5k

0A

Q2BC546AQ2BC546A20.82uA

2.061mA

-2.082mA

RE23kRE23k

2.082mA

RC15kRC15k

1.022mA

R214kR214k

189.0uA

R147kR147k

199.0uA

C268uC268u

Q1BC546AQ1BC546A10.05uA

1.002mA

-1.012mA

C3

3.9u

C3

3.9u

C1

10u

C1

10uVs


Vs


0A

Vcc12VVcc12V

3.283mA

RE12k

RE12k

1.012mA

0 , 0 0 0 , 0 5 0 , 1 0 0 , 1 5 0 , 2 0 0 , 2 5 0 , 3 0 0 , 3 5 0 , 4 0 0 , 4 5 0 , 5 0 0 , 5 5 0 , 6 0- 2 0 0- 1 5 0- 1 0 0- 5 0

05 0

1 0 01 5 02 0 0

T e m p o ( m s )


Capıtulo VI 344

Aplicando como excitacao de entrada um sinal senoidal com amplitude de 1,0 mV e frequencia de 10 kHz,

obteve-se como resposta na saıda do amplificador a forma de onda de tensao apresentada no grafico acima. A

partir desse resultado, conclui-se que o ganho de tensao proporcionado pelo amplificador e AV = − 181 V/V.

Dessa forma, temos que o resultado obtido com os calculos teoricos realizados acima nos levaram a um erro

de apenas 5,4%. Tal erro deve-se ao fato de que estamos aproximando o comportamento nao linear dos

transistores por modelos linearizados na analise de pequenos sinais, e tambem ao fato de que desprezamos

o Efeito Early em nossos calculos.

Para medir a impedancia de entrada do amplificador, usamos o aparato de teste apresentado na figura

abaixo, onde a resistencia RS da fonte de sinal foi substituıda por uma resistencia de teste Rt.

0 0 0 000

0

V

Rt2kRt2k

RL5kRL5k

RE23kRE23k

Q2BC546AQ2BC546A

RC15kRC15k

R214kR214k

R147kR147k

Q1BC546AQ1BC546A

C268uC268u

C3

3.9u

C3

3.9u

C1

10u

C1

10uVs


Vs


Vcc12VVcc12V

RE12k

RE12k

0 , 0 0 , 1 0 , 2 0 , 3 0 , 4 0 , 5 0 , 6- 1 , 2- 1 , 0- 0 , 8- 0 , 6- 0 , 4- 0 , 20 , 00 , 20 , 40 , 60 , 81 , 01 , 2

Neste teste, ajustamos o valor da resistencia Rt de modo a produzir no terminal no terminal de entrada

do amplificador uma forma de onda de tensao com metade da amplitude da excitacao fornecida pela fonte de

tensao vs, conforme mostrado no grafico acima. Com esse ajuste de resistencia, concluımos que a resistencia

Rt e a impedancia de entrada Ri do amplificador formam um divisor de tensao com ganho igual a 0,5 V/V, o

que nos leva a conclusao de que Ri = Rt. Portanto, de acordo com esse teste, concluımos que a impedancia

de entrada do amplificador e Ri = 2,0 kΩ, o que esta de acordo com a previsao dos calculos teoricos.

Por fim, usamos o aparato de teste mostrado na figura a seguir para obter a impedancia de saıda do

amplificador. Nesse aparato, a resistencia de carga RL do amplificador foi substituıda por uma resistencia

de teste Rt, com o objetivo de formar um divisor de tensao resistivo entre essa resistencia de teste e a

impedancia de saıda do amplificador. Nesse aparato, primeiramente medimos a amplitude da tensao na

saıda do amplificador com o terminal de saıda em aberto — ou seja, Rt → ∞1. Depois, ajustamos o valor

da resistencia de teste Rt ate que a amplitude da tensao na saıda atinja metade do valor obtido na primeira

medicao, conforme mostrado no grafico a seguir. Nessa situacao, teremos que a impedancia de saıda Ro do

amplificador e a resistencia de teste Rt estarao formando um divisor resistivo onde Rt = Ro. Assim, de

1No caso da simulacao realizada aqui, consideramos que uma resistencia de 10 GΩ e elevada o suficiente para serconsiderada como um circuito aberto.


Capıtulo VI 345

0 0 0 000

0

V

Rs50Rs50

RtRTRtRT

RE23kRE23k

Q2BC546AQ2BC546A

RC15kRC15k

R214kR214k

R147kR147k

C268uC268u

Q1BC546AQ1BC546A

C3

3.9u

C3

3.9u

C1

10u

C1

10uVs


Vs


Vcc12VVcc12V

PARAMETERS:RT = 60PARAMETERS:RT = 60

RE12k

RE12k

0 , 0 0 , 1 0 , 2 0 , 3 0 , 4 0 , 5 0 , 6- 2 0 0- 1 5 0- 1 0 0- 5 0

05 0

1 0 01 5 02 0 0

acordo com os resultados obtidos atraves dessa simulacao, a impedancia de saıda do amplificador e Ro =

60 Ω, o que esta plenamente de acordo com o que foi obtido em nossos calculos.

Portanto, os resultados obtidos com o simulador PSPICE — que emprega modelos matematicos mais

elaborados e mais precisos para descrever o comportamento fısico dos transistores — estao de acordo com

os resultados obtidos atraves da metodologia de analise apresentada aqui.

Neste ponto, e importante chamar a atencao do leitor para os resultados obtidos no Exemplo

VI.1. De acordo com esses resultados, verificamos que o amplificador com dois estagios em questao

proporciona um elevado ganho de tensao, em modulo, uma impedancia de entrada bem maior que a

impedancia de saıda da fonte de sinal RS , e uma impedancia de saıda bem mais baixa que a carga

RL. Tais caracterısticas nao poderiam ser simultaneamente alcancadas se estivessemos utilizando

um amplificador com apenas um unico estagio de amplificacao.

Observacao

Neste ponto e interessante mostrar ao leitor o que aconteceria se o amplificador do Exemplo VI.1

fosse construıdo apenas com o Primeiro Estagio em emissor comum, conforme mostrado no diagrama

esquematico a seguir, onde o Segundo Estagio em coletor comum foi removido e a carga RL foi

conectada diretamente a saıda do Primeiro Estagio. Neste circuito, a corrente de polarizacao IC1 no

coletor de Q1 nao e alterada e continua a ser igual a 1,01 mA, resultando nos mesmos parametros

de pequenos sinais: gm1 = 40,4 mA/V e rπ1 = 2,48 kΩ.


Capıtulo VI 346

VCC = 12 V

RS

vs

RL

vo

RC1

RE1

Q1

R1

R2

47 kW5,0 kW

2,0 kW

5,0 kW

14 kW

50 W

O circuito equivalente para pequenos sinais desse amplificador esta ilustrado na figura abaixo.

R1 R2 rp1

RS

vs gm1vbe1vbe1 RC1

vo

RL

Nesse circuito, a tensao na saıda sera:

vo = − gm1 vbe1 ·RC1//RL,


vbe1 =R1//R2//rπ1

RS +R1//R2//rπ1· vs.

Assim, a partir desses dois resultados, podemos obter o ganho de tensao proporcionado por esse

amplificador em emissor comum:

vo = − gm1

(R1//R2//rπ1

RS +R1//R2//rπ1· vs)·RC1//RL

vovs

= − gm1RC1//RL ·R1//R2//rπ1

RS +R1//R2//rπ1= − 98,6 V/V.

Este resultado talvez deixe o leitor bastante surpreso. Como pode o modulo do ganho de tensao

proporcionado pelo amplificador ter diminuıdo 48,3% em relacao a sua versao com dois estagios, se o

estagio removido estava na configuracao coletor comum, a qual nao proporciona ganho de tensao? Se

o estagio em emissor comum e o responsavel pelo elevado ganho de tensao da associacao em cascata,

por que esse estagio sozinho nao foi capaz de proporcionar o mesmo ganho de tensao observado no

Exemplo VI.1?

A razao para a diferenca entre os ganhos de tensao proporcionados pelos dois amplificadores nao esta

ligada ao ganho de tensao do estagio em coletor comum, mas sim a elevada impedancia de entrada

e a baixa impedancia de saıda desse estagio. Para compreender a influencia dessas impedancias no

ganho de tensao, considere mais uma vez a representacao do amplificador de dois estagios atraves

dos modelos de quadripolo de cada um dos seus estagios:

vs

RS

Ri1v1 A1v1

Ro1

vo1 Ri2 A2v2

Ro2

v2 RL vo



Capıtulo VI 347

De acordo com (VI.22), o ganho de tensao desse amplificador e dado por:

vovs

=Ri1

RS +Ri1·A1 ·

Ri2Ro1 +Ri2

·A2 ·RL

Ro2 +RL.

Nessa expressao, ha tres fatores que contribuem para a reducao do ganho de tensao do amplificador.

O fator Ri1/(RS + Ri1) representa a perda de ganho provocada pelo divisor de tensao formado

pela impedancia de saıda da fonte de sinal RS e a impedancia de entrada do Primeiro Estagio

do amplificador. Ja o fator Ri2/(Ro1 + Ri2) contabiliza a perda provocada pelo divisor de tensao

formado pela impedancia de saıda do Primeiro Estagio Ro1 e a impedancia de entrada do Segundo

Estagio Ri2. Finalmente, o fator RL/(Ro2 + RL) e provocado pelo divisor de tensao formado pela

impedancia de saıda do Segundo Estagio Ro2 e a carga RL. De acordo com os resultados obtidos no

Exemplo VI.1, temos que:

Ri1RS +Ri1

=R1//R2//rπ1

RS +R1//R2//rπ1=

2,02

0,05 + 2,02= 0,976 V/V

Ri2Ro1 +Ri2

=(rπ2 + (β + 1)RE2)

RC1 + (rπ2 + (β + 1)RE2)=

304,2

5,0 + 304,2= 0,984 V/V

RLRo2 +RL

=RL

RE2//(RC1+rπ2β+1

)+RL

=5,0

0,06025 + 5,0= 0,988 V/V

Observe que todos os tres fatores de perda sao muito proximos da unidade, indicando que houve

pouca perda de ganho nos tres divisores resistivos do circuito amplificador com dois estagios. Esses

resultados se devem aos seguintes fatos: a impedancia de entrada Ri1 do Primeiro Estagio e bem

maior que a impedancia de saıda da fonte de sinal RS ; a impedancia de entrada do Segundo Estagio

Ri2 e bem maior que a impedancia de saıda do Primeiro Estagio Ro1; e a impedancia de saıda do

Segundo Estagio Ro2 e bem menor que a impedancia de carga RL. Entre esses tres fatos, os dois

ultimos — Ri2 Ro1 e Ro2 RL — sao consequencia direta do emprego da configuracao coletor

comum como ultimo estagio, pois essa configuracao apresenta elevada impedancia de entrada e baixa

impedancia de saıda.

No caso da versao do amplificador em emissor comum com apenas um unico estagio, o seu circuito

equivalente de quadripolo fica da seguinte forma:

vs

RS

Ri1v1 A1v1

Ro1

RL vo

Nesse circuito, o ganho de tensao e dado por:

vovs

=Ri1

RS +Ri1·A1 ·

RLRo1 +RL

.

Nessa expressao, os fatores que representam as perdas causadas pelos divisores resistivos sao:

Ri1RS +Ri1

=R1//R2//rπ1

RS +R1//R2//rπ1=

2,02

0,05 + 2,02= 0,976 V/V

RLRo1 +RL

=RL

RC1 +RL=

5,0

5,0 + 5,0= 0,50 V/V

De acordo com esses resultados, observamos que o fato de a impedancia de saıda Ro1 do estagio

em emissor comum ser igual a resistencia de carga RL faz com que o divisor de tensao formado por

essas resistencias apresente um ganho de 0,50 V/V. Entao, esse resultado, aliado ao ganho inferior

a unidade do estagio em coletor comum, explica a reducao de 48,3% observada no ganho de tensao

do amplificador quando removemos o estagio em coletor comum do circuito.


Capıtulo VI 348

Portanto, podemos concluir que a presenca do estagio em coletor comum, com a sua elevada im-

pedancia de entrada e a sua baixa impedancia de saıda, contribui com o elevado ganho de tensao

obtido com o amplificador de dois estagios do Exemplo VI.1, mesmo que a configuracao em coletor

comum nao seja capaz de promover a amplificacao de sinal.

Por fim, e muito importante que o leitor nao se esqueca de que a condicao de pequenos sinais do

transistor deve sempre ser satisfeita para obtermos uma amplificacao razoavelmente linear. Ou seja,

em uma cascata de amplificadores, a amplitude do sinal entregue ao estagio seguinte deve sempre ser

suficientemente pequena para que o comportamento dos transistores seja aproximadamente linear

em todos os estagios de amplificacao. Caso a condicao de pequenos sinais nao seja satisfeita, a forma

de onda do sinal na saıda da cascata sera distorcida pelo comportamento nao linear dos transistores.

No circuito amplificador do Exemplo VI.1, o Segundo Estagio em coletor comum recebe em sua

entrada um sinal de tensao pre-amplificado pelo Primeiro Estagio em emissor comum, ou seja, o

Segundo Estagio recebe em sua entrada um sinal que nao pode ser considerado de pequena amplitude.

Entretanto, se recordarmos da Secao III.9, vamos lembrar que a configuracao em coletor comum e a

unica que e capaz de receber em sua entrada um sinal de grandes amplitudes sem que a condicao de

pequenos sinais do transistor bipolar (vbe vT ) seja violada. Portanto, alem da baixa impedancia

de saıda, essa e mais uma caracterıstica da configuracao em coletor comum que a torna bastante

adequada para ser adotada como o estagio de saıda em uma associacao em cascata de amplificadores.

Exemplo vi.2

Calcule o ganho de tensao vo/vs e as impedancias de entrada e de saıda do amplificador com tres estagios

da figura a seguir. Nesse circuito, considere que os MOSFET’s possuem kN = 100 µA/V2, kP = 25 µA/V2 e

|Vth| = 0,5 V para ambos os tipos de transistor. Alem disso, as larguras de canal de cada um dos transistores

sao W1 = 160 µm, W2 = 320 µm e W3 = 240 µm, e todos os transistores apresentam o mesmo comprimento

de canal L = 1,0 µm.

RS

vs

R1

R2

300 kW

100 kW

M1

RD1

VDD = 12 V

2,5 kW

100 W

RF1

1,0 kW

RF2

4,0 kW

M2

RD2

4,0 kW

R3

250 kW

R4

350 kW RL

vo

5,0 kW

M3

RF3

2,0 kW

Solucao:

Neste exemplo, temos um amplificador com tres estagios, onde os dois primeiros estao na configuracao

fonte comum e o ultimo estagio esta na configuracao dreno comum. Neste circuito, os dois primeiros estagios

sao responsaveis por proporcionar ganho de tensao ao sinal de entrada vs, enquanto que o ultimo estagio

tem como objetivo proporcionar uma baixa impedancia de saıda ao conjunto.

A analise desse circuito amplificador tem inıcio com a analise do ponto de polarizacao DC dos transistores


Capıtulo VI 349

M1, M2 e M3. Nessa analise, a fonte de sinal vs e zerada e somente a fonte de alimentacao VDD e mantida.

Assim, com o circuito operando exclusivamente em corrente contınua, todos os capacitores de acoplamento

passam a operar como circuitos abertos. Consequentemente, o circuito amplificador fica conforme mostrado

abaixo.

R1

R2

M1

RD1

VDD

RF1

RF2

M2

RD2

R3

R4

M3

RF3

VDD

0

0

0

VG1

VG2

VG3

ID1

ID2

ID3

1

2

3

Como se trata de um amplificador, vamos considerar que todos os MOSFET’s do circuito estao operando

no modo de saturacao. No caso do transistorM1, a corrente de porta nula faz com que a tensao de polarizacao

VG1 produzida pelo divisor de tensao resistivo seja dada por:

VG1 =R2

R1 +R2· VDD ∴ VG1 =

100

300 + 100· 12 = 3,0 V.

A partir desse resultado, podemos escrever a equacao da malha ¬:

VG1 − VGS1 −RF1ID1 = 0 ∴ ID1 =VG1 − VGS1

RF1

Substituindo essa equacao no modelo quadratico do MOSFET de canal N operando no modo de saturacao,

obteremos:

ID1 =1

2kN

W1

L1(VGS1 − Vth)2

VG1 − VGS1RF1

=1

2kN

W1

L1(VGS1 − Vth)2

3,0− VGS11,0

=1

2· 0,1 · 160

1,0(VGS1 − 0,5)2

8V 2GS1 − 7VGS1 − 1 = 0

Essa equacao quadratica apresenta as seguintes solucoes:V′GS1 = − 0,125 V

V ′′GS1 = + 1,0 V

Dessa forma, a unica solucao que produz um resultado coerente com a operacao no modo de saturacao e

V ′′GS1 = 1,0 V > Vth. Entao, substituindo esse resultado no modelo quadratico do transistor, obteremos a

corrente de polarizacao:

ID1 =1

2kN

W1

L1(VGS1 − Vth)2 ∴ ID1 =

1

2· 0,1 · 160

1,0(1,0− 0,5)2 = 2,0 mA.

Uma vez conhecida a corrente de polarizacao do transistor M1, podemos usa-la para calcular a sua trans-

condutancia para pequenos sinais:

gm1 =

√2 kN

W1

L1ID1 ∴ gm1 =

√2 · 0,1 · 160

1,0· 2,0 = 8,0 mA/V.

Com a corrente de polarizacao de M1 calculada, podemos calcular a corrente em M2 atraves da equacao


Capıtulo VI 350

da malha :

VDD −RD1ID1 − VGS2 +RF2ID2 = VDD ∴ ID2 =RD1ID1 + VGS2

RF2.

Substituindo essa equacao no modelo quadratico do MOSFET de canal P operando no modo de saturacao,

obteremos:

ID2 =1

2kP

W2

L2(VGS2 − Vth)2

RD1ID1 + VGS2RF2

=1

2kP

W2

L2(VGS2 − Vth)2

2,5 · 2,0 + VGS24

=1

2· 0,025 · 320

1,0(VGS2 + 0,5)2

16V 2GS2 + 15VGS2 − 1 = 0


V ′′GS2 = + 0,0625 V

Entre essas solucoes, a unica que e coerente com a operacao no modo de saturacao e V ′GS2 = − 1,0 V < Vth

— lembrando que Vth = − 0,5 V no MOSFET de canal P. Entao, substituindo esse resultado no modelo

quadratico do transistor, obteremos a corrente de polarizacao:

ID2 =1

2kP

W2

L2(VGS2 − Vth)2 ∴ ID2 =

1

2· 0,025 · 320

1,0(−1,0 + 0,5)2 = 1,0 mA.

Assim, conhecida a corrente de polarizacao do transistor M2, podemos usa-la para calcular a sua transcon-

dutancia para pequenos sinais:

gm2 =

√2 kP

W2

L2ID2 ∴ gm2 =

√2 · 0,025 · 320

1,0· 1,0 = 4,0 mA/V.

Por fim, a analise de polarizacao termina com o calculo da corrente de polarizacao do transistor M3.

Para fazer isso, primeiramente calculamos a tensao de polarizacao VG3 no terminal de porta do transistor a

partir do divisor de tensao resistivo formado por R3 e R4:

VG3 =R4

R3 +R4· VDD ∴ VG3 =

350

250 + 350· 12 = 7,0 V.

A partir desse resultado, podemos calcular a corrente de polarizacao ID3 atraves da equacao da malha ®:

VG3 − VGS3 −RF3ID3 = 0 ∴ ID3 =VG3 − VGS3

RF3

Substituindo essa equacao no modelo quadratico do MOSFET de canal N operando no modo de saturacao,

obteremos:

ID3 =1

2kN

W3

L3(VGS3 − Vth)2

VG3 − VGS3RF3

=1

2kN

W3

L3(VGS3 − Vth)2

7− VGS32

=1

2· 0,1 · 240

1,0(VGS3 − 0,5)2

24V 2GS3 − 23VGS3 − 1 = 0

Assim como nas analises anteriores, essa equacao quadratica apresenta duas solucoes:V′GS3 = − 0,0417 V

V ′′GS3 = + 1,0 V

Dessas solucoes, a unica que esta de acordo com a operacao no modo de saturacao e V ′′GS3 = + 1,0 V > Vth.


Capıtulo VI 351

Entao, substituindo esse resultado no modelo quadratico do transistor, obteremos a corrente de polarizacao:

ID3 =1

2kN

W3

L3(VGS3 − Vth)2 ∴ ID3 =

1

2· 0,1 · 240

1,0(1,0− 0,5)2 = 3,0 mA.

Finalmente, conhecida a corrente de polarizacao do transistor M3, podemos usa-la para calcular a sua

transcondutancia para pequenos sinais:

gm3 =

√2 kN

W3

L3ID3 ∴ gm3 =

√2 · 0,1 · 240

1,0· 3,0 = 12 mA/V.

Uma vez calculado o ponto de polarizacao e a transcondutancia de pequenos sinais de cada um dos

transistores do circuito, estamos aptos a realizar a analise de pequenos sinais para, finalmente, calcularmos

o ganho de tensao e as impedancias de entrada e de saıda do amplificador em questao. Para fazer a analise

de pequenos sinais, a primeira providencia e zerar a fonte de polarizacao VDD, aplicar a fonte de sinal vs

e substituir os transistores M1, M2 e M3 por seus modelos equivalentes para pequenos sinais. Alem disso,

considerando que os capacitores de acoplamento do circuito foram dimensionados de modo a apresentarem

uma impedancia bem menor que as demais impedancias do circuito na faixa de frequencias do sinal vs, todos

os capacitores de acoplamento serao substituıdos por curtos-circuitos na analise de pequenos sinais.

O passo seguinte e a separacao dos estagios que compoem o amplificador para facilitar a analise de peque-

nos sinais. Neste exercıcio, vamos adotar a estrategia que nos permite analisar cada estagio separadamente,

onde a impedancia de entrada do estagio seguinte e usada como carga. Nessa estrategia, como a analise

de cada estagio depende do conhecimento da impedancia de entrada do estagio seguinte, vamos comecar a

nossa analise pelo ultimo estagio na configuracao dreno comum. O modelo de pequenos sinais desse ultimo

estagio e apresentado a seguir, onde a fonte vo2 representa a tensao na saıda do Segundo Estagio.

vgs3 gm3 vgs3

vo

RLRF3

R4R3vo2

i2

Ri3

Nesse circuito, a tensao na saıda vo e dada por:

vo = gm3vgs3 ·RF3//RL.

Como vgs3 = vo2 − vo, entao, o ganho de tensao do Terceiro Estagio sera obtido da seguinte forma:

vo = gm3 (vo2 − vo) ·RF3//RL

AV 3 =vovo2

=gm3 ·RF3//RL

1 + gm3 ·RF3//RL

AV 3 =12 · (2,0//5,0)

1 + 12 · (2,0//5,0)= 0,945 V/V.

De acordo com esse mesmo circuito equivalente para pequenos sinais, a impedancia de entrada Ri3 do

Terceiro Estagio e dada por:

Ri3 =vo2i2

= R3//R4 ∴ Ri3 = 145,83 kΩ.

De posse dessa impedancia de entrada, podemos emprega-la como impedancia de carga na analise do

Segundo Estagio. Sendo assim, o modelo de pequenos sinais do Segundo Estagio ficara conforme mostrado


Capıtulo VI 352

abaixo, onde a fonte vo1 representa a tensao na saıda do Primeiro Estagio.

vgs2 gm2 vgs2vo1

i1

Ri2

RD2 Ri3

vo2

Nesse circuito, a tensao na saıda vo2 e dada por:

vo2 = − gm2vgs2 ·RD2//Ri3.

Como vgs2 = vo1, entao, o ganho de tensao do Segundo Estagio sera obtido da seguinte forma:

vo2 = − gm2vo1 ·RD2//Ri3

AV 2 =vo2vo1

= − gm2 ·RD2//Ri3 ∴ AV 2 = −4,0 · (4,0//145,83) = −15,57 V/V.

De acordo com esse mesmo circuito equivalente para pequenos sinais, a impedancia de entrada do

Segundo Estagio sera:

Ri2 =vo1i1→∞.

Isso significa que o Primeiro Estagio enxergara uma impedancia de carga infinita — ou seja, um circuito

aberto — em seu terminal de saıda. Dessa forma, o circuito equivalente para pequenos sinais do Primeiro

Estagio sera como mostrado abaixo.

vgs1 gm1 vgs1 RD1

vo1

R2R1

RS

vs

Nesse circuito, a tensao na saıda vo1 e dada por:

vo1 = − gm1vgs1 ·RD1.

Nessa expressao, a tensao de controle vgs1 e dada por:

vgs1 =R1//R2

RS +R1//R2· vs.

Assim, a partir dessas duas equacoes, podemos obter o ganho de tensao do Primeiro Estagio da seguinte

forma:

vo1 = − gm1

(R1//R2

RS +R1//R2· vs)·RD1

AV 1 =vo1vs

= − gm1RD1 ·R1//R2

RS +R1//R2∴ AV 1 = − 8,0 · 2,5 · (300//100)

0,1 + (300//100)= − 19,97 V/V.

Uma vez obtidos os ganhos de tensao de cada um dos estagios que compoem a cascata, podemos, enfim,

obter o ganho de tensao global proporcionado pelo amplificador da seguinte forma:

vovs

=vo1vs· vo2vo1· vovo2

∴ AV = AV 1 ·AV 2 ·AV 3

AV = (− 19,97) · (− 15,57) · 0,945 = 293,8 V/V.

Uma vez calculado o ganho de tensao para pequenos sinais do amplificador, nosso proximo passo consiste


Capıtulo VI 353

no calculo da impedancia de entrada Ri do amplificador, a qual e dada pela impedancia de entrada do

Primeiro Estagio da cascata. Na figura abaixo, e mostrado o esquema utilizado para o calculo da impedancia

de entrada do Primeiro Estagio — como a impedancia de entrada do Segundo Estagio e infinita, ela foi

novamente omitida nesse circuito, por ser equivalente a um circuito aberto.

vgs1 gm1 vgs1 RD1

vo1

R2R1vt

it

A partir desse esquema, podemos concluir que a impedancia de entrada do amplificador sera dada por:

Ri =vtit

= R1//R2 ∴ Ri = 300//100 = 75,0 kΩ.

Ja a impedancia de saıda do amplificador e determinada pela impedancia de saıda do ultimo estagio em

dreno comum. O esquema utilizado para o calculo da impedancia de saıda desse ultimo estagio e apresentado

na figura abaixo, onde a resistencia Ro2 representa a impedancia de saıda do Segundo Estagio.

vgs3 gm3 vgs3

vtRF3

R4R3Ro2

0 V

it

Nesse esquema, observamos que nao havera corrente eletrica circulando pelas resistencias R3, R4 e Ro2.

Sendo assim, a tensao observada no terminal de porta do transistor M3 sera nula e, entao, teremos que a

tensao de controle sera vgs3 = 0− vt.Para obter a impedancia de saıda do ultimo estagio, precisamos encontrar uma expressao matematica que

relacione a tensao de teste vt e a corrente it entregue por essa fonte. Isso pode ser conseguido, escrevendo-se

a equacao nodal do no de saıda do amplificador:

−it +vtRF3

− gm3vgs3 = 0

Substituindo vgs3 = −vt nessa equacao, obteremos a impedancia de saıda do amplificador:

−it +vtRF3

+ gm3vt = 0

vt

(1

RF3+ gm3

)= it

Ro =vtit

= RF3//

(1

gm3

)∴ Ro = 2,0//

(1

12

)= 0,08 kΩ = 80 Ω

Observe que, neste caso particular em que o estagio de saıda esta na configuracao em dreno comum

com MOSFET, a impedancia de saıda do amplificador nao depende da impedancia de saıda do penultimo

estagio Ro2. Portanto, nao e necessario calcular esse parametro para obtermos a impedancia de saıda do

amplificador.


Capıtulo VI 354

A partir dos resultados obtidos no Exemplo VI.2, observamos que os dois primeiros estagios na

configuracao em fonte comum foram os responsaveis por proporcionar o elevado ganho de tensao AV

= 293,8 V/V, que seria muito difıcil de ser obtido com apenas um unico estagio em fonte comum, em

virtude das baixas transcondutancias que sao alcancadas com MOSFET’s. Tambem deve-se chamar

a atencao do leitor para a baixa impedancia de saıda Ro = 80 Ω proporcionada pelo estagio em

dreno comum e a elevada impedancia de entrada Ri = 75 kΩ proporcionada pelo Primeiro Estagio

em fonte comum. Portanto, a combinacao de configuracoes basicas adotada nesse amplificador com

tres estagios foi capaz de proporcionar, simultaneamente, um elevado ganho de tensao, uma elevada

impedancia de entrada e uma baixa impedancia de saıda.

Outro ponto importante a ser observado no circuito do Exemplo VI.2 esta relacionado com a

interconexao entre os estagios de amplificacao na cascata. A Fig. VI.17(a) reproduz o diagrama

esquematico do amplificador com tres estagios do Exemplo VI.2, onde observamos que os dois

primeiros estagios estao diretamente conectados por um fio condutor que liga o dreno de M1 ao

terminal de porta de M2. Por outro lado, a conexao entre os dois ultimos estagios e realizada atraves

de um capacitor de acoplamento, que liga o dreno de M2 ao terminal de porta de M3. Do ponto

de vista do comportamento do amplificador para pequenos sinais, nao ha diferenca entre usar um

simples fio condutor ou um capacitor de acoplamento para interconectar estagios consecutivos, pois

o capacitor de acoplamento funcionara como um curto-circuito para pequenos sinais. A diferenca,

entretanto, se dara na polarizacao do circuito.

RS

vs

R1

R2

M1

RD1

VDD

RF1

RF2

M2

RD2

R3

R4RL

vo

M3

RF3

(a)

RS

vs

R1

R2

M1

RD1

VDD

RF1

RF2

M2

RD2RL

vo

M3

RF3

(b)

Figura VI.17: Amplificador do Exemplo VI.2, usando acoplamento direto entre os dois primeiros estagiose acoplamento capacitivo entre os dois ultimos (a), e uma versao alternativa do mesmo amplificador,

usando acoplamento direto entre todos os estagios (b).


Capıtulo VI 355

Na analise de polarizacao realizada no Exemplo VI.2, observamos que o capacitor de acoplamento

isolou a polarizacao do Terceiro Estagio do restante do circuito. Esse isolamento entre os circuitos

de polarizacao permitiu que o terminal de porta do transistor M3 fosse polarizado com uma tensao

VG3 = 7,0 V, que e diferente da tensao de polarizacao no dreno de M2, onde VD2 = RD2ID2 =

4,0 V. Por outro lado, o acoplamento direto entre o dreno de M1 e a porta de M3 faz com que esses

dois terminais sejam polarizados com a mesma tensao. Portanto, podemos concluir que usar um

capacitor no acoplamento entre os estagios de amplificacao permite isolar a polarizacao dos estagios

consecutivos e, assim, fornecer maior liberdade para o projetista definir os pontos de polarizacao

de cada estagio. Essa maior liberdade e particularmente util na polarizacao do ultimo estagio da

cascata, pois este e o responsavel por definir os limites de excursao de sinal na saıda do amplificador

e esses limites sao afetados diretamente pelas tensoes de polarizacao nos terminais do transistor.

Por outro lado, o acoplamento capacitivo entre estagios consecutivos tem a desvantagem de

demandar um numero maior de componentes na construcao do circuito — o que tem impacto no

custo de producao. No circuito da Fig. VI.17(a), por exemplo, foi necessario adicionar o divisor de

tensao formado por R3 e R4 para estabelecer a polarizacao da porta de M3. Caso o acoplamento

direto fosse adotado, conforme ilustra a Fig. VI.17(b), esse divisor resistivo seria desnecessario, pois

a porta de M3 herdaria a tensao de polarizacao do dreno de M2.

Exemplo vi.3

Calcule o ganho de tensao vo/vs e as impedancias de entrada e de saıda do amplificador com tres estagios

da figura a seguir. Nesse circuito, considere que o MOSFET M1 possui kN = 100 µA/V2, Vth = 0,5 V,

largura de canal W1 = 160 µm e comprimento de canal L1 = 1,0 µm. Ja o transistor bipolar Q2 apresenta

um ganho de corrente β = 100.

RS

vs

R1

R2

1,2 MW

300 kW

M1

RD

VDD = 15 V

3,5 kW

100 W

RF1,0 kW

Q2

RL

vo

5,0 kWRE

3,6 kW

Solucao:

Neste exemplo, temos um amplificador com dois estagios, onde o primeiro esta na configuracao fonte

comum e o ultimo estagio esta na configuracao coletor comum. Neste circuito, o primeiro estagio e o

responsavel por proporcionar ganho de tensao ao sinal vs e tambem uma elevada impedancia de entrada ao

amplificador. Ja o ultimo estagio, por sua vez, tem como objetivo proporcionar uma baixa impedancia de

saıda ao conjunto. O transistor MOS e usado no estagio de entrada, porque esse tipo de transistor e capaz

de prover uma impedancia de entrada bem maior do que aquela proporcionada por um estagio em emissor

comum, que usa transistor bipolar. Por outro lado, o transistor bipolar e adotado no ultimo estagio em

coletor comum, porque a sua elevada transcondutancia nos permite proporcionar uma impedancia de saıda

bem menor do que a obtida com um amplificador em dreno comum com MOSFET.


Capıtulo VI 356

A analise do amplificador tem inıcio com o calculo do ponto de polarizacao DC dos transistores M1 e

Q2. Nessa analise, a fonte de sinal vs e zerada e somente a fonte de alimentacao VDD e mantida, fazendo

com que todos os capacitores de acoplamento passem a operar como circuitos abertos. Consequentemente,

o circuito de polarizacao fica conforme mostrado na figura abaixo.

R1

R2

M1

RD

VDD

RF

Q2

RE

VG1

0

1

IB2

2

ID1 + IB2

IC2

(b+1)IB2

Como se trata de um amplificador, vamos considerar o MOSFET M1 operando no modo de saturacao.

Dessa forma, a corrente de porta nula faz com que a tensao de polarizacao VG1 produzida pelo divisor de

tensao resistivo seja dada por:

VG1 =R2

R1 +R2· VDD ∴ VG1 =

300

1200 + 300· 15 = 3,0 V.

A partir desse resultado, podemos escrever a equacao da malha ¬:

VG1 − VGS1 −RF ID1 = 0 ∴ ID1 =VG1 − VGS1

RF

Substituindo essa equacao no modelo quadratico do MOSFET operando no modo de saturacao, obteremos:

ID1 =1

2kN

W1

L1(VGS1 − Vth)2

VG1 − VGS1RF

=1

2kN

W1

L1(VGS1 − Vth)2

3,0− VGS11,0

=1

2· 0,1 · 160

1,0(VGS1 − 0,5)2

8V 2GS1 − 7VGS1 − 1 = 0


V ′′GS1 = + 1,0 V

A unica solucao que produz um resultado coerente com a operacao do transistor M1 no modo de saturacao e

V ′′GS1 = + 1,0 V > Vth. Entao, substituindo esse resultado no modelo quadratico do transistor, obteremos:

ID1 =1

2kN

W1

L1(VGS1 − Vth)2 ∴ ID1 =

1

2· 0,1 · 160

1,0(1,0− 0,5)2 = 2,0 mA.

Uma vez conhecida a corrente de polarizacao do transistor M1, podemos usa-la para calcular a sua trans-

condutancia para pequenos sinais:

gm1 =

√2 kN

W1

L1ID1 ∴ gm1 =

√2 · 0,1 · 160

1,0· 2,0 = 8,0 mA/V.

Considerando que o transistor bipolar Q2 esta operando no modo ativo, seu ponto de polarizacao pode


Capıtulo VI 357

ser calculado atraves da equacao da malha :

VDD −RD (ID1 + IB2)− VBE −REIE2 = 0

Considerando VBE = 0,6 V e lembrando que IE2 = (β + 1)IB2 no modo ativo, podemos usar essa equacao

de malha para obter a corrente de polarizacao IB2 na base de Q2:

VDD −RD (ID1 + IB2)− 0,6−RE (β + 1) IB2 = 0

IB2 =VDD −RD ID1 − 0,6

RD + (β + 1)RE∴ IB2 =

15− 3,5 · 2,0− 0,6

3,5 + (100 + 1) · 3,6 = 20,2 µA.

A partir da corrente de polarizacao na base, podemos obter a corrente de polarizacao no coletor:

IC2 = β · IB2 ∴ IC2 = 100 · 0,0202 = 2,02 mA.

De posse da corrente de polarizacao em Q2, podemos calcular os seus parametros de pequenos sinais:gm2 =

IC2

vT=

2,02

0,025= 80,8 mA/V

rπ2 =β

gm2=

100

80,8= 1,24 kΩ

Nesses calculos, foi considerado que a tensao termica vT = 25 mV na temperatura ambiente.

Uma vez calculado o ponto de polarizacao e os parametros de pequenos sinais dos transistores M1 e Q2,

procederemos a analise de pequenos sinais para calcularmos o ganho de tensao e as impedancias de entrada

e de saıda do amplificador em questao. Na analise de pequenos sinais, a fonte de polarizacao VDD e zerada

e apenas a fonte de sinal vs e aplicada ao circuito. Alem disso, os transistores M1 e Q2 sao substituıdos

por seus modelos equivalentes para pequenos sinais e os capacitores de acoplamento sao substituıdos por

curtos-circuitos, em virtude das baixas impedancias que esses elementos apresentam na faixa de frequencia

do sinal na entrada.

b ib2

vo

RLRE

vo1

Ri2

rp2

ib2

Neste exercıcio, vamos novamente adotar a estrate-

gia que nos permite analisar cada estagio separadamente,

onde a impedancia de entrada do estagio seguinte e usada

como carga. Comecando a nossa analise pelo ultimo esta-

gio em coletor comum, o seu modelo de pequenos sinais e

apresentado ao lado, onde a fonte vo1 representa a tensao

entregue pelo Primeiro Estagio.

Nesse circuito, a tensao na saıda vo e dada por:

vo = RE//RL · (β + 1)ib2.

A corrente ib2, por sua vez, pode ser obtida atraves da equacao da malha de entrada:

vo1 − rπ2ib2 −RE//RL · (β + 1)ib2 ∴ ib2 =vo1

rπ2 + (β + 1) ·RE//RL.

Assim, o ganho de tensao do Segundo Estagio sera obtido substituindo-se a segunda equacao na primeira:

vo = RE//RL · (β + 1) ·(

vo1rπ2 + (β + 1) ·RE//RL

)

AV 2 =vovo1

=(β + 1) ·RE//RL

rπ2 + (β + 1) ·RE//RL∴ AV 2 =

(100 + 1) · 3,6//5,0

1,24 + (100 + 1) · 3,6//5,0= 0,994 V/V.

Antes de analisarmos o Primeiro Estagio, e necessario calcular a impedancia de entrada Ri2 do Segundo

Estagio. De acordo com o circuito equivalente para pequenos sinais do Segundo Estagio, mostrado acima, a


Capıtulo VI 358

sua impedancia de entrada sera dada por:

Ri2 =vo1ib2

=vo1

vo1

rπ2 + (β + 1) ·RE//RL

∴ Ri2 = rπ2 + (β + 1) ·RE//RL

Ri2 = 1,24 + (100 + 1) · 3,6//5,0 = 212,6 kΩ.

Entao, a impedancia Ri2 calculada acima e usada como carga na analise do Primeiro Estagio, cujo

modelo equivalente para pequenos sinais e apresentado abaixo:

vgs1 gm1 vgs1 RD

vo1

R2R1

RS

vs Ri2

A tensao vo1 na saıda do Primeiro Estagio e dada por:

vo1 = − gm1vgs1 ·RD//Ri2,

onde a tensao de controle vgs1 e dada por:

vgs1 =R1//R2

RS +R1//R2· vs.

Dessa forma, a partir dessas duas expressoes, podemos obter o ganho de tensao do Primeiro Estagio:

vo1 = − gm1

(R1//R2

RS +R1//R2· vs)·RD//Ri2 ∴ AV 1 =

vo1vs

= − gm1RD//Ri2 ·R1//R2

RS +R1//R2

AV 1 = − 8,0 · 3,5//212,6 · 1200//300

0,1 + 1200//300= − 27,5 V/V.

Com os ganhos de tensao de ambos os estagios calculados, podemos obter o ganho de tensao global

proporcionado pelo amplificador com dois estagios da seguinte forma:

vovs

=vo1vs· vovo1

∴ AV = AV 1 ·AV 2

AV = (− 27,5) · 0,994 = 27,3 V/V.

Uma vez calculado o ganho de tensao do amplificador, nosso proximo passo consiste no calculo da sua

impedancia de entrada, que corresponde a impedancia de entrada do Primeiro Estagio. Nesse sentido, a

figura abaixo ilustra o esquema utilizado para o calculo da impedancia de entrada do amplificador.

vgs1 gm1 vgs1 RD

vo1

R2R1vt Ri2

it

De acordo com esse circuito, a impedancia de entrada do amplificador e dada por:

Ri =vtit

= R1//R2 ∴ Ri = 1200//300 = 240 kΩ.

A impedancia de saıda do amplificador, por sua vez, e determinada pela impedancia de saıda do ultimo

estagio. Na figura a seguir, esta ilustrado o esquema para o calculo da impedancia de saıda do amplificador,


Capıtulo VI 359

onde Ro1 representa a impedancia de saıda do Primeiro Estagio.

b ib2

vtRE

rp2

ib2

Ro1

it

Nesse circuito, a impedancia de saıda pode ser calcu-

lada atraves da equacao nodal do no de saıda:

−it +vtRE− (β + 1)ib2 = 0,

onde a corrente ib2 no terminal de base do transistor e

dada por:

ib2 =0− vt

Ro1 + rπ2.

Assim, substituindo a segunda equacao na primeira, ob-

teremos a impedancia de saıda do amplificador:

−it +vtRE

+ (β + 1) · vtRo1 + rπ2

= 0 ∴ vt

(1

RE+

β + 1

Ro1 + rπ2

)= it

Ro =vtit

= RE//

(Ro1 + rπ2β + 1

)De acordo com esse resultado, para obter a impedancia de saıda do amplificador, precisamos tambem

calcular a impedancia de saıda Ro1 do Primeiro Estagio. Para obter essa impedancia, usaremos o esquema

da figura abaixo, onde a fonte de sinal vs foi zerada.

vgs1 = 0 gm1 vgs1 RDR2R1

RSit

vt

0 V

0

0

Com a fonte de sinal vs zerada, nao havera corrente eletrica circulando pelas resistencias RS , R1 e R2.

Dessa forma, teremos que vgs1 = 0. Entao, a impedancia de saıda do Primeiro Estagio sera dada por:

Ro1 =vtit

= RD.

A partir desse resultado, temos que a impedancia de saıda do amplificador sera dada por:

Ro = RE//

(RD + rπ2β + 1

)∴ Ro = 3,6//

(3,5 + 1,24

100 + 1

)= 46,3 Ω.

A partir deste ultimo exemplo, podemos observar que tambem e possıvel combinar as caracterısti-

cas vantajosas dos diferentes tipos de transistor de modo a alcancar parametros de desempenho ainda

melhores nos circuitos amplificadores. O uso de um MOSFET no Primeiro Estagio nos permitiu

obter uma impedancia de entrada expressivamente maior que aquela proporcionada pelo amplifi-

cador bipolar do Exemplo VI.1. Alem disso, o uso de um transistor bipolar no ultimo estagio de

amplificacao nos permitiu alcancar uma impedancia de saıda menor que aquela proporcionada pelo

amplificador do Exemplo VI.2.

Essa possibilidade de combinar as caracterısticas vantajosas dos diferentes tipos de transistores

em um mesmo circuito acabou motivando o desenvolvimento do processo de fabricacao de circuitos

integrados denominado BiCMOS, onde e possıvel fabricar na mesma pastilha de silıcio transistores

bipolares NPN e PNP, assim como MOSFET’s de canal N e P. Entretanto, o processo BiCMOS e

adotado apenas em projetos onde o ganho de desempenho decorrente da combinacao dos dois tipos

de transistor justifica o seu elevado custo de fabricacao.


Capıtulo VI 360

VI.2 - Amplificadores Diferenciais

Ate este ponto, nos restringimos o nosso estudo aos amplificadores em que o sinal de entrada

corresponde a uma tensao eletrica medida em relacao ao potencial de terra. Entretanto, existem

diversas situacoes praticas em que e necessario amplificar a diferenca de potencial eletrico entre

dois nos distintos do circuito, onde nenhum dos dois e o no de terra. Para realizar esse tipo de

tarefa, utilizamos um tipo de amplificador denominado Amplificador Diferencial, cuja definicao esta

ilustrada na Fig. VI.18.

+V

vo = AVd (v1 - v2)

-V

AVd

v1

v2

Figura VI.18: Definicao de um Amplificador Diferencial com ganho de tensao AV d.

O conceito de amplificacao diferencial surgiu no final da decada de 1920, atraves da necessidade de

se medir com precisao a diferenca de tensao em uma Ponte de Wheatstone2. Entretanto, o circuito

do par diferencial somente foi concebido e patenteado no ano de 1936 pelo engenheiro eletronico

britanico Alan Dower Blumlein (1903-1942)3. O circuito do amplificador diferencial se mostrou tao

eficaz em aplicacoes de instrumentacao, que ja no final da decada de 1930 este circuito estava sendo

amplamente adotado por outros pesquisadores, como Frank Offner4 e Otto H. Schmitt5. Naquela

epoca, os amplificadores diferenciais eram construıdos com valvulas, as quais foram posteriormente

substituıdas pelos modernos transistores. Entretanto, o princıpio fundamental do funcionamento do

amplificador diferencial continuou basicamente o mesmo ate os dias de hoje.

Amplificadores diferenciais sao muito uteis em circuitos de instrumentacao, os quais utilizam

elementos transdutores para realizar a medicao de grandezas fısicas como temperatura, pressao,

iluminacao e posicao. Um exemplo disso esta ilustrado na Fig. VI.19, onde o resistor RT representa

um transdutor de temperatura denominado termistor, cuja resistencia varia significativamente com a

temperatura. Para medir uma determinada temperatura atraves da resistencia eletrica do termistor

RT , o circuito da Fig. VI.19 utiliza a estrutura da Ponte de Wheatstone, formada pelos resistores

R1, R2 e R3 e o termistor RT . O amplificador diferencial e, entao, usado para amplificar a diferenca

de tensao v1 − v2 e produzir uma saıda vo que depende da temperatura.

+V

vo

-V

AVd

v1

v2

R1 R2

R3RT

VDC

Figura VI.19: Uso de um amplificador diferencial para a medicao de temperaturas atraves do termistorRT , com o emprego do circuito da Ponte de Wheatstone.

2J. M. Eglin, A Direct-Current Amplifier for Measuring Small Currents, J. Opt. Soc. Am. n. 18, 1929.3Alan D. Blumlein. Thermoionic Valve Amplifying Circuit, US Patent US2185367, 1936.4Franklin Offner. Push-Pull Resistance Coupled Amplifiers, Review of Scientific Instruments, vol. 8, n. 20, 1937.5Otto H. Schmitt. Cathode Phase Inversion, Review of Scientific Instruments, vol. 12, n. 11, 1941.


Capıtulo VI 361

Amplificadores diferenciais tambem encontram aplicacao em sistemas de controle realimentado.

Na Fig. VI.20 esta representado o diagrama de um sistema de controle da temperatura em um forno

industrial. Nesse sistema, um sensor de temperatura e usado para medir a temperatura Tout no

forno e um amplificador diferencial e usado para comparar a tensao Vout produzida pelo sensor com

uma tensao de referencia Vref que representa a temperatura desejada no forno. Entao, a diferenca

entre a temperatura desejada e a efetivamente medida no forno e aplicada ao controlador que, por

sua vez, decide se o forno deve ser aquecido ou resfriado para alcancar a temperatura desejada.

+V

-V

AVd

VRefControlador Forno

Sensor de

Temperatura

Tout

Vout

Figura VI.20: Diagrama de um sistema de controle de temperatura de um forno industrial comrealimentacao negativa, realizado com o emprego de um amplificador diferencial.

Ate sistemas de comunicacao sao beneficiados pelo emprego de Amplificadores Diferenciais. Um

exemplo disso e a telefonia fixa. Na Fig. VI.21(a), estao ilustrados dois telefones fixos A e B,

interligados com apenas um unico fio condutor para diminuir o custo de instalacao do sistema.

Nesse arranjo, o longo fio condutor que conecta os dois telefones acaba funcionando como uma

antena que capta diversas interferencias eletromagneticas do ambiente. Dessa forma, se o telefone

A enviar um sinal vA, o telefone B recebera um sinal contaminado pela interferencia vn induzida no

fio condutor, resultando em vB = vA + vn. Dessa forma, a pessoa usando o telefone B escutara o

A B

vn

vA vB

(a)

A B

vn

vA vBvn

(b)

(c)

Figura VI.21: Em um sistema de telefonia fixa, se usarmos apenas um condutor de cobre para transmitirsinal entre dois telefones A e B, havera muita contaminacao do sinal com ruıdo induzido no cabo telefonico(a). Esse problema e resolvido usando dois fios condutores e amplificacao diferencial (b), onde o uso de um

par de fios trancados (c) faz com que o mesmo sinal de ruıdo seja induzido em ambos os fios.


Capıtulo VI 362

sinal emitido por A contaminado com ruıdos causados pela interferencia. Por essa razao, e comum

chamarmos de “ruıdo” todos sinais indesejados medidos em circuitos eletronicos.

Para mitigar esse problema, utilizamos o esquema ilustrado na Fig. VI.21(b). Nesse esquema,

sao usados dois fios condutores para transmitir o sinal vA do telefone A ate o telefone B. Alem

disso, esse par de fios tambem e trancado ao longo do seu comprimento, conforme mostrado na Fig.

VI.21(c), para garantir que a interferencia externa vn seja induzida igualmente nos dois condutores.

Consequentemente, o sinal de tensao diferencial recebido no telefone B sera:

vB = vA +vn −vn ∴ vB = vA.

Portanto, amplificando a diferenca de tensao entre os dois fios conectados ao telefone B, e possıvel

rejeitar a interferencia de ruıdo vn, que e comum a ambos os condutores. Essa estrategia e tao

eficiente na rejeicao de interferencias que ela e adotada ate hoje na moderna telefonia fixa digital e

tambem nos cabos de redes de computadores.

VI.2.1 - Parcelas Diferencial e de Modo Comum

Antes de estudarmos os circuitos que realizam eletricamente a amplificacao diferencial, e neces-

sario fazer algumas definicoes de parametros e de figuras de merito. Para que o leitor entenda a

necessidade dessas definicoes, considere inicialmente as situacoes mostradas na Fig. VI.22.

+V

vo1

-V

AVd

v1

v2

+ 10 mV

- 10 mV

(a)

+V

vo2

-V

AVd

v1

v2

+ 220 mV

+ 200 mV

(b)

Figura VI.22: Idealmente, a aplicacao da mesma diferenca de tensao v1 − v2 a um amplificadordiferencial deveria resultar na mesma tensao de saıda vo. Entretanto, em amplificadores diferenciais reais,

as saıdas vo1 (a) e vo2 (b) serao diferentes.

Em ambos os circuitos mostrados na Fig. VI.22, a diferenca de tensao v1 − v2 aplicada ao

amplificador diferencial e exatamente a mesma. Dessa forma, se considerarmos o comportamento

ideal de um amplificador diferencial, obterıamos como resposta a mesma tensao na saıda em ambas

as situacoes, ou seja, terıamos vo1 = vo2. Entretanto, quando usamos circuitos reais para construir

amplificadores diferenciais, o resultado obtido em cada um dos casos ilustrados na figura nao sera

exatamente o mesmo, porque o valor medio das tensoes v1 e v2 tambem influencia na resposta de

um amplificador diferencial real. Por essa razao, antes de iniciarmos o estudo dos amplificadores

diferenciais reais, e necessario definirmos os conceitos de Tensao Diferencial e de Tensao de Modo

Comum, as quais influenciam o comportamento eletrico desses circuitos.

Tensao Diferencial - A parcela diferencial vd de duas tensoes v1 e v2 aplicadas a entrada de

um Amplificador Diferencial e definida como sendo a diferenca entre elas:

vd = v1 − v2. (VI.37)

Esta e exatamente a parcela dos sinais de entrada que um Amplificador Diferencial deve amplificar.


Capıtulo VI 363

Tensao de Modo Comum - A parcela comum vcm entre as duas tensoes v1 e v2 aplicadas a

entrada de um Amplificador Diferencial e definida como sendo o seu valor medio:

vcm =v1 + v2

2. (VI.38)

Em um Amplificador Diferencial ideal, espera-se que esta parcela das tensoes de entrada seja to-

talmente rejeitada, nao afetando a tensao na saıda do amplificador. No exemplo da telefonia fixa

apresentado acima, o sinal de ruıdo e aplicado a entrada diferencial do telefone B como uma parcela

de modo comum, devendo ser, portanto, rejeitado pelo amplificador desse telefone.

Quando usamos um Amplificador Diferencial em um projeto, e desejavel que ele seja capaz de

amplificar de forma razoavelmente linear a parcela diferencial das tensoes de entrada v1 e v2, e

tambem consiga rejeitar a parcela de modo comum da entrada. Dessa forma, para avaliarmos o

desempenho de um Amplificador Diferencial, torna-se mais vantajoso expressar os sinais de entrada

v1 e v2 em termos das suas parcelas diferencial vd e de modo comum vcm. Isso pode ser feito

diretamente a partir das expressoes (VI.37) e (VI.38) que definem essas parcelas de sinal:

vd = v1 − v2

vcm =v1 + v2

2

∴

v1 = +

vd

2+ vcm

v2 = −vd

2+ vcm

(VI.39)

De acordo com as equacoes (VI.39), verificamos que cada um dos sinais de entrada v1 e v2 e formado

por uma parcela diferencial e outra de modo comum. As parcelas diferenciais sao ditas balanceadas,

pois apresentam exatamente a mesma amplitude vd/2, mas com polaridades opostas em v1 e v2. Ja

a parcela de modo comum, como o proprio nome sugere, e comum a ambos os sinais de entrada v1

e v2. Assim, a decomposicao dos sinais de entrada nas suas parcelas diferencial e de modo comum

pode ser representada esquematicamente conforme mostrado na Fig. VI.23.

+V

vo

-V

AVd

v1

v2

(a)

+V

vo

-V

AVd

vd2

+

vd2

-

vcm

(b)

Figura VI.23: Decomposicao das tensoes de entrada v1 e v2 (a) nas suas parcelas diferenciale de modo comum (b).

Se considerarmos que os sinais de entrada sao suficientemente pequenos para que o comporta-

mento fısico do Amplificador Diferencial seja considerado aproximadamente linear, podemos usar o

princıpio da superposicao e a decomposicao expressa em (VI.39) para separar as analises do compor-

tamento do amplificador quanto a uma entrada diferencial e quanto a uma entrada de modo comum.

A partir dessa separacao de analises, podemos definir duas importantes figuras de merito que nos

permitem avaliar o desempenho de um Amplificador Diferencial: os ganhos de tensao diferencial e

de modo comum.


Capıtulo VI 364

+V

vo = AVd vd

-V

AVd

vd2

+

vd2

-

(a)

+V

vo = AVcm vcm

-V

AVcm

vcm

(b)

Figura VI.24: Procedimento de calculo do Ganho de Tensao Diferencial (a) edo Ganho de Tensao de Modo Comum (b).

Ganho de Tensao Diferencial - Aplicando ao amplificador apenas a parcela diferencial vd dos

sinais de entrada, conforme o esquema mostrado na Fig. VI.24(a), obtemos o Ganho de Tensao

Diferencial do amplificador:

AV d =vovd. (VI.40)

Ganho de Tensao de Modo Comum - Aplicando ao amplificador apenas a parcela de modo

comum vcm dos sinais de entrada, conforme o esquema mostrado na Fig. VI.24(b), obtemos o Ganho

de Tensao de Modo Comum do amplificador:

AV cm =vovcm

. (VI.41)

Idealmente, um Amplificador Diferencial deve apresentar um ganho de modo comum nulo, ou

seja, AV cm = 0. Entretanto, como essa condicao e impossıvel de ser alcancada na pratica, os

amplificadores diferenciais reais sao construıdos de modo a apresentar AV d AV cm. Nesse sentido,

foi definida uma figura de merito com o objetivo de quantificar a capacidade que um amplificador

diferencial tem de rejeitar a parcela de sinal de modo comum aplicada a sua entrada.

Common Mode Rejection Ratio (CMRR) - A Taxa de Rejeicao ao Modo Comum de um

amplificador diferencial e definida como:

CMRR =

∣∣∣∣ AV dAV cm

∣∣∣∣ . (VI.42)

Essa figura de merito permite quantificar a capacidade que um Amplificador Diferencial tem de

rejeitar a parcela de sinal de modo comum aplicada a sua entrada em comparacao com a sua capa-

cidade de amplificacao diferencial. Como normalmente AV d AV cm em amplificadores praticos,

a CMRR assume valores bastante elevados. Por essa razao, nas folhas de dados de amplificadores

diferenciais comerciais, essa figura de merito e normalmente expressa em decibeis:

CMRR(dB) = 20 · log


∣∣∣∣ . (VI.43)

Como os sinais de entrada v1 e v2 podem ser univocamente decompostos em suas parcelas

diferencial e de modo comum atraves das expressoes em (VI.39), e possıvel usar os ganhos de tensao

diferencial AV d e de modo comum AV cm para obter a resposta vo do amplificador para qualquer par


Capıtulo VI 365

+V

-V

AVd

vd2

+

vd2

-

vcmvo = AVd vd + AVcm vcm

Figura VI.25: Superposicao das parcelas de sinal diferencial e de modo comum.

de entradas v1 e v2. Para fazer esse calculo, aplicamos a superposicao entre as parcelas diferencial

e de modo comum, confome mostrado na Fig. VI.25:

vo = AV d vd +AV cm vcm. (VI.44)

Assim, substituindo (VI.39) em (VI.44), obteremos:

vo = AV d (v1 − v2) +AV cm

(v1 + v2

2

)

vo =

(AV d +

AV cm2

)v1 −

(AV d −

AV cm2

)v2. (VI.45)

Isso significa que e justamente o ganho de tensao de modo comum AV cm o responsavel pela diferenca

entre as respostas vo1 e vo2 obtidas pelo amplificador diferencial apresentado na Fig. VI.22.

Observacao

+V

vo

-V

AVdvs

A superposicao entre as parcelas diferencial e de modo comum

pode ser utilizada para calcular o ganho de tensao vo/vs do

amplificador da figura ao lado. Nesse circuito, temos que:vd = vs − 0

vcm =vs + 0

2

∴

vd = vs

vcm =vs

2

Dessa forma, usando a superposicao dos ganhos diferencial e de modo comum expressa em (VI.44),

podemos obter o ganho de tensao desse circuito da seguinte forma:

vo = AV d · vs +AV cm ·vs2

vovs

= AV d +AV cm

2.

Caso o amplificador diferencial em questao tenha AV d AV cm, entao, podemos aproximar:

vovs≈ AV d.

Alem dos ganhos de tensao, tambem precisamos obter a impedancia de entrada do amplificador

diferencial. Como esse tipo de amplificador possui dois terminais de entrada, onde as tensoes em

ambos sao referenciadas em relacao ao no de terra, tambem sera necessario definir duas parcelas da

impedancia de entrada: a Impedancia de Entrada Diferencial Rid e a Impedancia de Entrada de

Modo Comum Ricm.


Capıtulo VI 366

+V

-V

AVd

vd2

+

vd2

-vo

id

id

(a)

+V

-V

AVcm

vcm

vo

icm

icm

2

icm

2

(b)

Figura VI.26: Procedimento para a obtencao da Impedancia de Entrada Diferencial (a) eda Impedancia de Entrada de Modo Comum (b).

Impedancia de Entrada Diferencial - Aplicando ao amplificador apenas a parcela diferencial

vd dos sinais de entrada, conforme o esquema mostrado na Fig. VI.26(a), obtemos a Impedancia de

Entrada Diferencial do amplificador a partir da corrente id que circula pelos terminais de entrada:

Rid =vdid. (VI.46)

Impedancia de Entrada de Modo Comum - Aplicando ao amplificador apenas a parcela de

modo comum vcm dos sinais de entrada, conforme o esquema mostrado na Fig. VI.26(b), obtemos

a Impedancia de Entrada de Modo Comum do amplificador a partir da corrente icm entregue pela

fonte de tensao:

Ricm =vcmicm

. (VI.47)

Finalmente, a partir das definicoes dos ganhos de tensao e das impedancias de entrada diferencial

e de modo comum, podemos obter os circuitos equivalentes da Fig. VI.27 para descrever o com-

portamento eletrico de um amplificador diferencial. Em ambos os circuitos equivalentes, a tensao

na saıda vo depende da superposicao entre os ganhos de tensao diferencial AV d e de modo comum

AV cm e tambem da impedancia de saıda Ro do amplificador. Na entrada, sao necessarias tres resis-

tencias para descrever as impedancias entre os dois terminais de entrada e o no de terra. Conforme

mostrado na Fig. VI.27, essas tres resistencias podem estar conectadas em Y ou em 4, e todas elas

podem ser calculadas a partir das impedancias de entrada diferencial Rid e de modo comum Ricm

vov1

v2

Ri1

Ri1

Ri2AVd vd

AVcm vcm

Ro

(a)

vo

v1

v2

RiA

AVd vd

AVcm vcm

Ro

RiB

RiB

(b)

Figura VI.27: Circuitos equivalentes para descrever o comportamento eletrico de um amplificadordiferencial, onde as impedancias de entrada podem estar conectadas em Y (a) ou em 4 (b).


Capıtulo VI 367

definidas acima. Alem disso, tanto o circuito em Y na Fig. VI.27(a), como tambem o circuito em

4 na Fig. VI.27(b), sao simetricos. Isso e uma consequencia da simetria dos circuitos usados na

construcao dos amplificadores diferenciais, os quais serao apresentados ao leitor mais adiante.

Para encontrar a relacao entre as impedancias na entrada dos circuitos equivalentes da Fig.

VI.27 e as impedancias de entrada diferencial e de modo comum do amplificador, precisamos aplicar

os procedimentos de calculo ilustrados na Fig. VI.26 a cada um dos circuitos equivalentes da Fig.

VI.27. No caso do circuito em Y da Fig. VI.27(a), o calculo das suas impedancias de entrada

diferencial e de modo comum esta ilustrado na Fig. VI.28.

Ri1

Ri1

Ri2

vd2

+

vd2

-

0

id

id

0

(a)

Ri1

Ri1

Ri2

vcm

icm

icm

2

icm

2

icm

(b)

Figura VI.28: Procedimento para o calculo das impedancias de entrada diferencial (a)e de modo comum (b) do circuito equivalente em Y da Fig. VI.27(a).

No calculo da impedancia de entrada diferencial, mostrado na Fig. VI.28(a), a simetria do

circuito resistivo e a antissimetria das entradas diferenciais ±vd/2 fazem com que a tensao no no

central do circuito em Y seja nula — o leitor pode verificar isso escrevendo a equacao desse mesmo

no central. Consequentemente, teremos que:

id =vd2

Ri1∴ Rid =

vdid

= 2Ri1.

Entao, a partir desse resultado, teremos que:

Ri1 =Rid2. (VI.48)

Calculando a impedancia de entrada de modo comum, conforme o esquema da Fig. VI.28(b),

teremos que:

icm =vcm

Ri1//Ri1 +Ri2∴ Ricm =

vcmicm

=Ri12

+Ri2.

Substituindo a identidade (VI.48) na expressao acima, resultara em:

Ri2 = Ricm −Rid4. (VI.49)

Ja o calculo das impedancias de entrada diferencial e de modo comum do circuito em 4 da

Fig. VI.27(b) e realizado com os esquemas mostrados na Fig. VI.29. Comecando pelo calculo

da impedancia de entrada de modo comum, ilustrado no circuito da Fig. VI.29(b), a tensao vcm

aplicada igualmente a ambos os terminais de entrada do amplificador faz com que a corrente eletrica

em RiA seja nula. Dessa forma, teremos que:

icm =vcm

RiB//RiB∴ Ricm =

vcmicm

=RiB

2.


Capıtulo VI 368

RiA

RiB

RiB

vd2

+

vd2

-

id

id

(a)

RiA

RiB

RiB

vcm

icm

0

icm

2

icm

2

(b)

Figura VI.29: Procedimento para o calculo das impedancias de entrada diferencial (a)e de modo comum (b) do circuito equivalente em 4 da Fig. VI.27(b).

A partir desse resultado, teremos que:

RiB = 2Ricm. (VI.50)

No calculo da impedancia de entrada diferencial ilustrado no esquema da Fig. VI.29(a), teremos:

id =vd2 −

(−vd2

)RiA

+vd2

RiB∴ Rid =

vdid

=1

1RiA

+ 12RiB

.

Substituindo a identidade (VI.50) na expressao acima, obteremos que:

RiA =1

1Rid− 1

4Ricm

. (VI.51)

Finalmente, podemos resumir as relacoes entre as impedancias de entrada nos circuitos equi-

valentes da Fig. VI.27 e as impedancias de entrada diferencial Rid e de modo comum Ricm do

amplificador, conforme mostrado abaixo:

Y →

Ri1 =

Rid

2

Ri2 = Ricm −Rid

4

4→

RiA =

1

1

Rid−

1

4Ricm

RiB = 2Ricm

(VI.52)

Observacao

RP

RR

RQ

RY

RZ

RX

v1

v2

Como os dois circuitos da Fig. VI.27 sao equivalentes, e

possıvel obter as resistencias RiA e RiB do circuito em

4 a partir das resistencias Ri1 e Ri2 do circuito em Y,

usando a conhecida Transformacao Y-4:

RP =RXRY +RXRZ +RYRZ

RX

RQ =RXRY +RXRZ +RYRZ

RY

RR =RXRY +RXRZ +RYRZ

RZ


Capıtulo VI 369

RiA

v1

v2

RiB

RiB

Ri1

Ri1

Ri2

Aplicando a Transformacao Y-4 ao circuito da Fig.

VI.27(a) para obter as resistencias da Fig. VI.27(b), te-

remos que:

RiA =R2i1 + 2Ri1Ri2

Ri2

RiB =R2i1 + 2Ri1Ri2

Ri1

Substituindo as identidades (VI.48) e (VI.49) nas expres-

soes acima, obteremos os seguintes resultados:

RiA =

(Rid2

)2

+ 2Rid2

(Ricm −

Rid4

)Ricm −

Rid4

=1

1

Rid− 1

4Ricm

RiB =

(Rid2

)2

+ 2Rid2

(Ricm −

Rid4

)Rid2

= 2Ricm

que sao exatamente as mesmas identidades obtidas em (VI.50) e (VI.51).

Analogamente, tambem e possıvel fazer o caminho inverso e usar a Transformacao 4-Y para obter

as resistencias Ri1 e Ri2 do circuito em Y da Fig. VI.27(a) a partir das resistencias RiA e RiB do

circuito em 4 da Fig. VI.27(b). Esse calculo e deixado como um exercıcio para voce leitor.

Por fim, os circuitos equivalentes apresentados na Fig. VI.27 tambem podem ser usados para

validar o metodo de calculo da impedancia de saıda Ro do amplificador diferencial. Do mesmo

modo que fizemos para os amplificadores com entrada simples, o calculo da impedancia de saıda dos

amplificadores diferenciais e realizado zerando-se a tensao em ambas as entradas do amplificador e

aplicando-se uma fonte de teste vt ao terminal de saıda, conforme esta ilustrado na Fig. VI.30.

vtRi1

Ri1

Ri2AVd vd = 0

AVcm vcm = 0

Roit

Figura VI.30: Procedimento para o calculo da impedancia de saıdade um Amplificador Diferencial.

Uma vez zeradas as tensoes em ambos os terminais de entrada do amplificador diferencial, teremos

que vd = 0 e vcm = 0. Nesta situacao, obteremos a impedancia de saıda Ro do amplificador a partir

da tensao vt na fonte de teste e da corrente it entregue por esta mesma fonte da seguinte forma:

Ro =vtit. (VI.53)

Uma vez definidos os principais parametros e figuras de merito envolvidos na analise e no projeto

de Amplificadores Diferenciais, estamos prontos para estudar as principais topologias de circuito

utilizadas na construcao pratica desse importante tipo de amplificador.


Capıtulo VI 370

VI.2.2 - O Par Diferencial Bipolar

Os amplificadores diferenciais se baseiam em uma topologia de circuito denominada Par Dife-

rencial, ilustrada na Fig. VI.31 com os transistores bipolares Q1 e Q2. Os pares diferenciais da

figura sao polarizados com uma fonte de corrente 2IP e duas fontes de tensao antissimetricas VCC e

VEE , com o objetivo de manter os transistores dos pares operando no modo ativo. Nestes circuitos,

as tensoes de entrada v1 e v2 determinam as tensoes vBE1 e vBE2 que controlam o modo como a

corrente 2IP e repartida entre os transistores Q1 e Q2. Ja os resistores RC , por sua vez, tem a

funcao de converter as correntes eletricas iC1 e iC2 do par diferencial na tensao de saıda vo.

Q1 Q2

2 IP

v1 v2

vo

VCC

VEE

RC RC

vBE1 vBE2

iC1 iC2

(a)

2IP

VEE

VCC

v1

Q1 Q2

v2

RC RC

voiC1 iC2

vBE1 vBE2

(b)

Figura VI.31: Amplificadores diferenciais construıdos com pares diferenciais NPN (a) e PNP (b).

Um importante requisito que um par diferencial precisa atender para garantir o seu correto

funcionamento e a simetria dos transistores. Ou seja, para que o par diferencial da Fig. VI.31

funcione corretamente, e desejavel que os transistores Q1 e Q2 sejam identicos. No jargao tecnico,

quando dois elementos de circuito sao exatamente iguais, eles sao ditos casados (matched), e qualquer

diferenca entre eles e denominada descasamento (mismatching). Alem dos transistores Q1 e Q2, os

resistores de coletor RC tambem devem estar casados para o correto funcionamento do amplificador

da Fig. VI.31.

Na pratica, e impossıvel conseguir um perfeito casamento entre dois elementos do circuito. En-

tretanto, nos circuitos integrados em um mesmo chip, e possıvel fabricar dispositivos com erros

de descasamento menores que 0,1%. Isso acontece porque todos os dispositivos fabricados em um

mesmo chip sao afetados igualmente pelas mesmas variacoes do processo de fabricacao, ja que todos

eles sao construıdos ao mesmo tempo. Dessa forma, as variacoes nos parametros do processo de

fabricacao que afetam um determinado elemento do circuito tambem afetarao igualmente os demais

elementos fabricados no mesmo chip, proporcionando um bom casamento entre os transistores de

um par diferencial. Por essa razao, a grande maioria dos amplificadores diferenciais comercializados

atualmente sao construıdos em circuitos integrados.

Para que o leitor possa compreender plenamente o funcionamento do par diferencial bipolar,

vamos dividir a nossa apresentacao em duas etapas. Na primeira, apresentaremos uma analise

qualitativa da operacao fısica do circuito da Fig. VI.31. A partir dessa apresentacao, o leitor tera

uma compreensao dos princıpios fısicos que fazem com que a estrutura do par diferencial seja capaz

de amplificar a parcela diferencial dos sinais de entrada e rejeitar a parcela de modo comum. Em

seguida, esse estudo e aprofundado com uma analise quantitativa do par diferencial bipolar, a qual

sera dividida em uma analise para grandes sinais e outra para pequenos sinais.


Capıtulo VI 371

Analise Qualitativa do Par Diferencial Bipolar

No amplificador diferencial da Fig. VI.31(a), se considerarmos que os transistores Q1 e Q2 estao

perfeitamente casados, teremos que a corrente de polarizacao 2IP sera dividida igualmente entre esses

dois transistores, conforme ilustrado na Fig. VI.32(a). Isso acontece, porque os dois transistores do

par diferencial estarao submetidos a mesma tensao VBE quando analisarmos apenas a polarizacao

do circuito, com as fontes de sinal v1 e v2 zeradas — ou seja, substituıdas por curtos-circuitos. Como

os transistores Q1 e Q2 sao identicos, a condicao VBE1 = VBE2 faz com que IC1 = IC2 e IE1 = IE2.

Dessa forma, a Lei das Correntes de Kirchhoff nos leva a:

IE1 + IE2 = 2IP ∴ IE1 = IE2 = IP .

Como os dois transistores devem estar polarizados no modo ativo, entao, as correntes de polarizacao

nos coletores de Q1 e Q2 serao:

IC1 = IC2 = α IP .

Q1 Q2

2 IP

0

VCC

VEE

RC RC

IP IP

a IP a IP

VBE1 VBE2

(a)

Q1 Q2

2 IP

vcm vcm

0

VCC

VEE

RC RCa IP a IP

IP IP

vBE1 vBE2

(b)

Figura VI.32: Ponto de Polarizacao do par diferencial bipolar (a) eseu comportamento para uma entrada de modo comum (b).

Com as correntes de polarizacao IC1 e IC2 identicas, a tensao de polarizacao na saıda do ampli-

ficador diferencial sera:

VO = VC2 − VC1

VO = (VCC −RCIC1)− (VCC −RCIC2)

VO = 0

Neste ponto, e interessante observar que o comportamento do amplificador sera o mesmo caso

uma entrada de modo comum seja aplicada ao circuito. Conforme ilustrado na Fig. VI.32(b), uma

entrada de modo comum vcm aplicada igualmente a ambos os terminais de entrada do amplificador

continuara fazendo com que vBE1 = vBE2 e, consequentemente, teremos iC1 = iC2 = αIP e vo = 0,

independentemente da tensao de sinal vcm. Isso significa que o circuito do amplificador diferencial

da Fig. VI.31 nao responde a uma entrada de sinal de modo comum, ou seja, o circuito em questao

rejeita completamente a parcela de modo comum da tensao aplicada a entrada.


Capıtulo VI 372

Observacao

E importante chamar a atencao do leitor para o fato de que esse comportamento ideal do amplificador

diferencial da Fig. VI.31 decorre de duas condicoes: do casamento perfeito entre os resistores RC

e os transistores Q1 e Q2; e do emprego de uma fonte de corrente ideal para a polarizacao do par

diferencial. Mais adiante, estudaremos os efeitos dessas nao idealidades sobre o comportamento do

amplificador diferencial quanto a uma entrada de modo comum.

Por outro lado, quando um sinal puramente diferencial e aplicado as entradas do amplificador

da Fig. VI.31, teremos as situacoes ilustradas na Fig. VI.33. Caso o sinal diferencial seja tal que

v1 > v2, teremos a situacao mostrada na Fig. VI.33(a), onde vBE1 > vBE2. Essa desigualdade nas

tensoes de controle faz com que a corrente iC1 no coletor de Q1 seja maior que a corrente iC2 em

Q2. Como a Lei das Correntes de Kirchhoff leva a:

iE1 + iE2 = 2IP ∴iC1

α+iC2

α= 2IP ,

podemos escrever as correntes de coletor nos transistores Q1 e Q2 da seguinte forma:

iC1 = αIP + ∆i e iC2 = αIP −∆i,

onde a parcela ∆i representa a diferenca entre as correntes de coletor provocada pela aplicacao da

tensao diferencial vd.

Q1 Q2

2 IP

vd

VCC

VEE

RC RCa IP + Di

vo > 0

a IP - Di

vBE1 vBE2

2

vd2

(a)

Q1 Q2

2 IP

vd

VCC

VEE

RC RCa IP - Di

vo < 0

a IP + Di

vBE1 vBE2

2

vd2

(b)

Figura VI.33: Operacao do par diferencial quanto a uma entrada diferencialcom v1 > v2 (a) e com v1 < v2 (b).

A partir desse resultado, podemos calcular a tensao vo na saıda do circuito da Fig. VI.33(a):

vo = [VCC −RCiC2]− [VCC −RCiC1]

vo = [VCC −RC(αIP −∆i)]− [

VCC −RC(αIP + ∆i)]

vo = 2RC ·∆i.

Portanto, ao contrario do que observamos no caso de uma entrada de sinal de modo comum, o

amplificador em questao produzira uma resposta nao nula em sua saıda vo quando excitado por

uma tensao diferencial na sua entrada. Alem disso, quanto maior a tensao diferencial vd aplicada


Capıtulo VI 373

ao circuito, maior sera a diferenca entre as tensoes de controle vBE1 e vBE2 dos transistores, produ-

zindo uma diferenca de corrente ∆i proporcionalmente maior. Consequentemente, esse aumento na

diferenca de corrente ∆i acarretara em um aumento na tensao vo na saıda do amplificador. Segundo

esse raciocınio, existe uma dependencia da tensao vo em relacao a diferenca entre v1 e v2.

Analogamente, se tivermos a situacao oposta, onde o sinal diferencial e tal que v1 < v2, o

comportamento do circuito sera o oposto do descrito acima, conforme esta ilustrado na Fig. VI.33(b).

Nessa situacao, teremos vBE1 < vBE2, o que nos leva as seguintes correntes de coletor:

iC1 = αIP −∆i e iC2 = αIP + ∆i.

Seguindo o mesmo raciocınio descrito para a situacao anterior, teremos que a tensao na saıda do

amplificador sera dada por:

vo = [VCC −RCiC2]− [VCC −RCiC1]

vo = [VCC −RC(αIP + ∆i)]− [

VCC −RC(αIP −∆i)]

vo = − 2RC ·∆i.

Portanto, a analise descrita acima nos mostra que a estrutura do par diferencial apresentada na

Fig. VI.31 e capaz de produzir vo > 0 quando v1 > v2 e vo < 0 quando v1 < v2, onde a amplitude

de vo e proporcional a diferenca entre v1 e v2, o que nos mostra a capacidade que o circuito tem de

amplificar a parcela diferencial das tensoes na entrada.

Entretanto, a proporcionalidade entre a amplitude das correntes de coletor e a parcela diferencial

vd aplicada a entrada tem um limite muito bem definido. Conforme foi mencionado acima, quanto

maior a tensao diferencial vd aplicada a entrada, maior sera a diferenca entre as correntes de coletor

iC1 e iC2 no par diferencial da Fig. VI.31. Todavia, nenhuma dessas duas correntes pode superar a

corrente na fonte de polarizacao 2IP . Caso a amplitude da tensao diferencial na entrada seja grande

o suficiente para fazer com que uma das correntes de coletor atinja esse limite, teremos uma das

situacoes ilustradas na Fig. VI.34.

Na Fig. VI.34(a) e mostrado o comportamento do amplificador quando uma tensao diferencial

vd = 2,0 V e aplicada a sua entrada. Nessa situacao, a juncao base-emissor do transistor Q2 fica

Q1

2 IP

VCC

VEE

RC2a IP

0,6 V+ 1,0 V - 1,0 V0,4 V

0

1,4 V

Q2

RC

2a IP RC

(a)

Q1 Q2

2 IP

VCC

VEE

RC RC 2a IP

0,6 V- 1,0 V + 1,0 V0,4 V1,4 V

0

- 2a IP RC

(b)

Figura VI.34: Comportamento limite do par diferencial quando uma grande tensao diferencial vd eaplicada a entrada. Quando vd > 0, toda a corrente da fonte de polarizacao e desviada para Q1 (a) e,

quando vd < 0, toda a corrente da fonte de polarizacao e desviada para Q2.


Capıtulo VI 374

polarizada reversamente, levando esse transistor a operar no modo de corte, onde iC2 = 0. Ja o

transistor Q1 mantem a sua juncao base-emissor polarizada diretamente e passa a conduzir toda a

corrente entregue pela fonte 2IP , resultando em uma tensao na saıda:

vo = (VCC −RC · 0)− (VCC −RC · 2αIP ) ∴ vomax = 2αIPRC . (VI.54)

Observe que essa e a amplitude maxima que a tensao na saıda vo pode atingir nesse circuito, pois

um incremento na tensao diferencial na entrada nao conseguira produzir uma tensao na saıda que

supere esse valor.

Analogamente, na Fig. VI.34(b) e mostrado o comportamento do mesmo amplificador quando

uma tensao diferencial vd = −2,0 V e aplicada a sua entrada. Nessa situacao, o transistor Q1 e

que entra no modo de corte e toda a corrente da fonte de polarizacao 2IP passa a circular por Q2,

produzindo o limite inferior da excursao de sinal na saıda do amplificador:

vo = (VCC −RC · 2αIP )− (VCC −RC · 0) ∴ vomın = −2αIPRC . (VI.55)

Analise de Grandes Sinais do Par Diferencial Bipolar

Para aprimorarmos a nossa compreensao sobre a dinamica de funcionamento do amplificador

diferencial, vamos agora aprofundar o nosso estudo atraves de uma analise quantitativa do circuito

da Fig. VI.35 para grandes sinais de entrada.

Q1 Q2

2 IP

v1 v2

vo

VCC

VEE

RC RCiC1 iC2

aiC1

aiC2

vBE1 vBE2vE

Figura VI.35: Analise quantitativa do par diferencial bipolar.

No circuito da Fig. VI.35, os transistores Q1 e Q2 estarao operando no modo ativo, onde as suas

correntes de coletor sao dadas por:

iC1 = IS · evBE1/vT e iC2 = IS · evBE2/vT . (VI.56)

Como no circuito da Fig VI.35 temos que vBE1 = v1 − vE e vBE2 = v2 − vE , podemos reescrever as

equacoes (VI.56) da seguinte forma:

iC1 = IS · e(v1−vE)/vT e iC2 = IS · e(v2−vE)/vT .

Como estamos considerando os transistores Q1 e Q2 identicos, entao, os parametros IS e vT assu-

mirao os mesmos valores em ambos os dispositivos. Dessa forma, podemos escrever:

iC1

iC2=IS · e(v1−vE)/vT

IS · e(v2−vE)/vT∴

iC1

iC2= e(v1−v2)/vT = evd/vT (VI.57)


Capıtulo VI 375

onde vd = v1 − v2 e a parcela diferencial das tensoes aplicadas a entrada do amplificador.

Aplicando a Lei das Correntes de Kirchhoff ao circuito da Fig. VI.35, teremos que:

iC1

α+iC2

α= 2IP ∴ iC1 + iC2 = 2α IP . (VI.58)

Nessa expressao, estamos considerando que os ganhos de corrente α serao iguais em ambos os

transistores do par diferencial, porque Q1 e Q2 estao perfeitamente casados.

Assim, podemos substituir a expressao (VI.57) na equacao (VI.58) para obter a corrente de

coletor iC1 como uma funcao da parcela diferencial vd:

iC1 +iC1

evd/vT= 2α IP ∴ iC1 + iC1 · e−vd/vT = 2α IP

iC1 =2α IP

1 + e−vd/vT. (VI.59)

Analogamente, tambem podemos combinar (VI.57) e (VI.58) para obter a seguinte expressao

para a corrente de coletor iC2:

iC2 · evd/vT + iC2 = 2α IP

iC2 =2α IP

1 + evd/vT. (VI.60)

A partir de (VI.59) e (VI.60), podemos obter os graficos da Fig. VI.36(a) que mostram como

as correntes de coletor iC1 e iC2 variam em funcao da tensao diferencial vd aplicada a entrada do

amplificador.

vd

iC2aIP

0

aIP

iC1iC2

- 4vT + 4vT

(a)

vd

vo+ 2aIP RC

- 2aIP RC

0 + 4vT- 4vT

(b)

Figura VI.36: Curvas caracterısticas das correntes de coletor (a) e da tensao na saıda (b) do amplificadordiferencial da Fig. VI.35.

Nos dois graficos da Fig. VI.36(a) e possıvel observar que a corrente da fonte de polarizacao 2IP

se divide igualmente entre os dois transistores do par diferencial quando vd = 0, pois:

iC1|vd=0 =2α IP1 + e0

= αIP e iC2|vd=0 =2α IP1 + e0

= αIP .

Alem disso, tambem e possıvel visualizar os limites de excursao de iC1 e iC2 nos graficos da Fig.

VI.36(a). Quando aplicamos ao amplificador uma tensao diferencial vd > 0 com uma amplitude

muito grande, teremos:

iC1(max) = limvd→+∞

2α IP1 + e−vd/vT

= 2αIP e iC2(mın) = limvd→+∞

2α IP1 + evd/vT

= 0.

Por outro lado, quando aplicamos uma tensao diferencial vd < 0 com uma amplitude muito grande,


Capıtulo VI 376

teremos:

iC1(mın) = limvd→−∞

2α IP1 + e−vd/vT

= 0 e iC2(max) = limvd→−∞

2α IP1 + evd/vT

= 2αIP .

Esses resultados comprovam quantitativamente as situacoes ilustradas na Fig. VI.34.

No entanto, a principal observacao a ser feita sobre os graficos da Fig. VI.36(a) esta no fato de

que a relacao entre a tensao na entrada vd as correntes de coletor iC1 e iC2 e aproximadamente linear

quando a amplitude da tensao diferencial vd e suficientemente pequena. Para termos uma nocao do

quao pequena a amplitude de vd deve ser para garantirmos uma operacao aproximadamente linear

do amplificador, vamos considerar que o limite de operacao do par diferencial e alcancado quando

a corrente de coletor em um dos transistores atinge 98% do valor maximo 2αIP calculado acima.

Dessa forma, para o valor limite da corrente iC1, teremos que:

0,98 · iC1(max) =2α IP

1 + e−vdmax/vT∴ 0,98 ·2α IP =

2α IP1 + e−vdmax/vT

vdmax = − ln(

1

0,98− 1

)· vT ∴ vdmax

∼= 4vT .

Analogamente, o limite de excursao da corrente iC2 e atingido quando vdmın = −4 vT , conforme

mostrado no grafico da Fig. VI.36(a). Isso significa que a amplitude da tensao diferencial na entrada

precisa ser |vd| 4 vT para garantir uma operacao aproximadamente linear do par diferencial

formado por Q1 e Q2.

Uma vez calculadas as correntes de coletor iC1 e iC2, podemos finalmente obter a expressao para

a tensao vo na saıda do amplificador da Fig. VI.35 em funcao da tensao diferencial na entrada:

vo = (VCC −RC iC2)− (VCC −RC iC1)

vo = RC (iC1 − iC2)

Substituindo (VI.59) e (VI.60) na equacao acima, obteremos:

vo = RC

(2α IP

1 + e−vd/vT− 2α IP

1 + evd/vT

)

vo = 2α IPRC

(evd/vT

evd/vT + 1− 2α IP

1 + evd/vT

)

vo = 2α IP RC ·evd/vT − 1

evd/vT + 1(VI.61)

Com o objetivo de simplificar a expressao (VI.61), vamos multiplicar o numerador e o denominador

pelo fator e−vd/2vT . Dessa forma, teremos que:

vo = 2α IP RC ·evd/vT − 1

evd/vT + 1· e−vd/2vT

e−vd/2vT∴ vo = 2α IP RC ·

evd/2vT − e−vd/2vTevd/2vT + e−vd/2vT

vo = 2α IP RC · tanh

(vd

2vT

). (VI.62)

O grafico dessa relacao entre vo e vd esta mostrado na Fig. VI.36(b). Novamente observamos que o

amplificador diferencial apresenta um comportamento aproximadamente linear quando |vd| 4 vT .

Alem disso, esse mesmo grafico tambem nos permite confirmar os limites de excursao de sinal


Capıtulo VI 377

mostrados anteriormente na Fig. VI.34, onde:

vomax = limvd→+∞

(2α IP RC ·

evd/vT − 1

evd/vT + 1

)= 2α IP RC

vomın = limvd→−∞

(2α IP RC ·

evd/vT − 1

evd/vT + 1

)= − 2α IP RC .

Observacao

A curva caracterıstica da Fig. VI.36(b) nos mostra que a amplitude da tensao diferencial aplicada a

entrada do amplificador deve ser |vd| 4vT para que o par diferencial opere de forma aproximada-

mente linear. Se considerarmos uma temperatura ambiente tal que a tensao termica vT = 25 mV,

entao, a amplitude da tensao diferencial aplicada a entrada devera ser muito menor que 100 mV.

Caso tenhamos uma situacao de projeto em que a amplitude da tensao diferencial aplicada a entrada

nao pode ser considerada suficientemente pequena segundo esse criterio, ainda e possıvel estender a

faixa de operacao linear do par diferencial, adicionando-se resistores de degeneracao aos terminais

de emissor dos transistores. Na figura abaixo, sao mostrados dois circuitos alternativos em que essa

estrategia e adotada.

Q1 Q2

2 IP

v1 v2

vo

VCC

VEE

RC RC

RE RE

iC1 iC2

Q1 Q2

IP

v1 v2

vo

VCC

VEE

RC RC

2RE

iC1 iC2

IP

Tracando a curva caracterıstica vo × vd desses amplificadores para diferentes valores da resistencia

RE , obteremos os graficos mostrados abaixo, onde RE1 < RE2 < RE3. Observe que quanto maior a

resistencia de degeneracao de emissor, maior e a faixa de valores que a amplitude da tensao diferencial

vd pode assumir de modo que o amplificador apresente um comportamento aproximadamente linear.

vd

vo+ 2aIP RC

- 2aIP RC

0

RE1 RE2 RE3

Esse aumento na faixa de operacao linear do par diferencial decorre do fato de que os resistores RE

foram adicionados a mesma malha de circuito composta pelas juncoes base-emissor dos transistores

e pelas fontes de sinal v1 e v2. Dessa maneira, a Lei das Tensoes de Kirchhoff faz com que a tensao

diferencial de entrada seja compartilhada entre os transistores do par diferencial e os resistores RE .

Consequentemente, como parte da tensao diferencial de entrada passa a ser aplicada a resistores,


Capıtulo VI 378

que sao elementos lineares, a curva vo× vd do par diferencial acaba tendo uma significativa melhora

na sua linearidade.

Alem disso, quanto maior a resistencia de degeneracao RE , maior sera a fracao da tensao diferencial

de entrada que ficara aplicada a esses elementos lineares do circuito — exatamente da mesma forma

que a maior parcela de tensao aplicada a um divisor de tensao resistivo e medida sobre a maior re-

sistencia da malha. Consequentemente, quanto maior for a parcela da tensao de entrada que estiver

aplicada aos resistores de degeneracao, maior sera a faixa de operacao linear do amplificador diferen-

cial. Entretanto, os graficos acima mostram que a desvantagem dessa tecnica e a reducao no ganho

de tensao diferencial proporcionado pelo amplificador, pois a derivada da porcao aproximadamente

linear da curva diminui conforme a resistencia de degeneracao e aumentada para ampliar a faixa de

operacao linear do circuito.

Finalmente, o ganho de tensao proporcionado pelo amplificador da Fig. VI.35 para pequenos

sinais diferenciais vd pode ser obtido calculando-se a inclinacao do grafico da Fig. VI.36(b) no ponto

em que vd = 0. Dessa forma, derivando (VI.62), teremos que:

dvodvd

= 2α IP RC ·[1− tanh2

(vd

2vT

)]· 1

2vT∴ AV d =

dvodvd

∣∣∣∣vd=0

=αIPvT·RC .

Na analise de polarizacao mostrada na Fig. VI.32(a), concluımos que os transistores Q1 e Q2

do par diferencial estao polarizados com IC1 = IC2 = αIP . Dessa forma, a transcondutancia de

pequenos sinais de ambos os transistores sera gm = αIPvT

. Consequentemente, podemos reescrever o

ganho de tensao diferencial do amplificador da seguinte forma:

AV d =dvodvd

∣∣∣∣vd=0

= gmRC . (VI.63)

Neste ponto, e importante chamar a atencao do leitor para o fato de que a analise de grandes sinais

do amplificador diferencial apresentada aqui nao e nada pratica quando o circuito a ser analisado

e mais complexo que o da Fig. VI.35. Portanto, se o nosso objetivo for o calculo do ganho de

tensao proporcionado pelo amplificador quando o sinal de entrada for suficientemente pequeno para

garantir uma operacao aproximadamente linear do par diferencial, a analise de pequenos sinais do

amplificador apresenta-se como uma alternativa bem mais simples e pratica.

Analise de Pequenos Sinais do Amplificador Diferencial

Na analise para grandes sinais apresentada acima, verificamos que o comportamento do par

diferencial bipolar pode ser considerado aproximadamente linear se a amplitude da tensao diferencial

aplicada a entrada for |vd| 4vT . Nesse sentido, se essa condicao de pequenos sinais for satisfeita, e

possıvel aplicar o princıpio da superposicao ao amplificador diferencial para realizar separadamente

as analises de polarizacao e de sinais do circuito. Essa separacao, conforme ja foi constatado em

nossos estudos anteriores, facilitara bastante a analise dos amplificadores diferenciais.

Para exemplificar esse procedimento, considere o amplificador da Fig. VI.37, onde a fonte de

corrente usada para polarizar o par diferencial nao e mais ideal. Desta vez, vamos considerar que

a fonte de corrente 2IP apresenta uma impedancia de saıda RP e que a associacao em paralelo de

2IP e RP representa o circuito equivalente de Norton dessa fonte de corrente nao ideal.

Considerando que a parcela diferencial vd = v1 − v2 dos sinais de entrada e pequena o sufi-

ciente para que o comportamento do par diferencial formado por Q1 e Q2 seja aproximadamente


Capıtulo VI 379

vo2

2IP RP

Q1 Q2

RC RC

VCC

vo1

v2v1

VEE

2IP RP

Q1 Q2

RC RC

VCC

VEE

IC1 IC2

vo2

RP

Q1 Q2

RC RCvo1

v2v1

Análise de

PolarizaçãoAnálise de

Pequenos Sinais

Figura VI.37: Considerando uma operacao aproximadamente linear do amplificador diferencial parapequenos sinais de entrada, o princıpio da superposicao pode ser usado para separar as analises de

polarizacao e de pequenos sinais.

linear, entao, podemos usar o princıpio da superposicao para separar as analises de polarizacao e

de pequenos sinais, conforme ilustrado na propria Fig. VI.37. Na analise de polarizacao, as fontes

de sinal v1 e v2 sao zeradas — ou seja, substituıdas por curtos-circuitos — e somente as fontes de

polarizacao VCC , VEE e 2IP sao aplicadas ao circuito. Nesta analise, o circuito do amplificador

funciona exclusivamente em corrente contınua e e possıvel obter as correntes de polarizacao IC1 e

IC2 nos terminais de coletor dos transistores Q1 e Q2, respectivamente. Como os transistores do par

diferencial devem estar casados e o circuito de polarizacao da Fig. VI.37 faz com que VBE1 = VBE2,

entao, teremos que os transistores Q1 e Q2 estarao polarizados com IC1 = IC2.

Em contrapartida, na analise de pequenos sinais, as fontes de entrada v1 e v2 sao aplicadas ao

circuito e as fontes de polarizacao sao todas zeradas. Nesse sentido, as fontes de tensao VCC e VEE

sao substituıdas por curtos-circuitos para a terra e a fonte de corrente 2IP e substituıda por um

circuito aberto — pois um circuito aberto e equivalente a uma fonte de corrente nula. Para realizar

a analise desse circuito, basta substituir os transistores Q1 e Q2 pelos seus respectivos modelos

linearizados para pequenos sinais, onde:

gm1 = gm2 =IC1,2

vTe rπ1 = rπ2 =

β

gm1,2.

Observe que as expressoes acima adotam o mesmo ganho de corrente β para ambos os transistores

do par diferencial, pois estamos considerando que esses dispositivos estao perfeitamente casados.

Conforme mencionado na Secao VI.2.1, os ganhos de tensao diferencial e de modo comum sao

parametros fundamentais para a avaliacao do desempenho de um amplificador diferencial. Para

calcularmos esses dois ganhos de tensao na analise de pequenos sinais, primeiro precisamos decompor

os sinais de entrada v1 e v2 nas suas parcelas diferencial e de modo comum:

v1 = +vd2

+ vcm e v2 = −vd2

+ vcm.


Capıtulo VI 380

vo2

RP

Q1 Q2

RC RCvo1

vd2

+vd2

-

vcm vcm

vo2

RP

Q1 Q2

RC RCvo1

vd2

+vd2

-

vo2

RP

Q1 Q2

RC RCvo1

vcm vcm

Análise

DiferencialAnálise de

Modo Comum

Figura VI.38: Usando o princıpio da superposicao para separar a Analise de Pequenos Sinais doamplificador em uma Analise Diferencial e em uma Analise de Modo Comum.

Dessa forma, podemos novamente usar o princıpio da superposicao para separar a analise de peque-

nos sinais em uma Analise Diferencial e em uma Analise de Modo Comum, conforme ilustrado na

Fig. VI.38. Na analise diferencial, apenas a parcela diferencial vd dos sinais de entrada v1 e v2 e

aplicada ao amplificador e a parcela de modo comum vcm e zerada. Em contrapartida, na analise

de modo comum, a parcela diferencial e zerada e apenas a parcela de modo comum dos sinais de

entrada e aplicada ao amplificador.

Analise Diferencial para Pequenos Sinais

Para realizar a Analise Diferencial para pequenos sinais, vamos substituir os transistores Q1 e Q2

no circuito da Fig. VI.38 por seus respectivos modelos linearizados de pequenos sinais. Dessa forma,

obteremos o circuito equivalente da Fig. VI.39. Nesse circuito, foi considerado que gm1 = gm2 = gm

e rπ1 = rπ2 = rπ, pois os transistores Q1 e Q2 estao casados e polarizados com a mesma corrente

vbe1 gmvbe1 gmvbe2 vbe2

vo1 vo2

RC RC

rp rpvd2

+vd2

-

ve

RP

gmvbe1 gmvbe2

Figura VI.39: Circuito equivalente para pequenos sinais utilizado na Analise Diferencial.


Capıtulo VI 381

de coletor. Isso faz com que o circuito equivalente da Fig. VI.39 seja simetrico e essa caracterıstica,

combinada com a antissimetria dos sinais de entrada ±vd/2, facilita consideravelmente a sua analise.

Nesse circuito, as tensoes vo1 e vo2 na saıda podem ser obtidas da seguinte forma:

vo1 = − gmvbe1 ·RC e vo2 = − gmvbe2 ·RC . (VI.64)

Para obter essas duas saıdas, e necessario calcular as tensoes de controle vbe1 e vbe2. Como as tensoes

nos terminais de base dos transistores ja sao conhecidas, precisamos, entao, calcular a tensao de

pequenos sinais ve no no comum aos emissores de Q1 e Q2. Esse calculo pode ser feito atraves da

seguinte equacao nodal:

ve − vd2

rπ− gmvbe1 +

veRP− gmvbe2 +

ve −(−vd2

)rπ

= 0

ve −vd2

rπ− gm

(vd2− ve

)+

veRP− gm

(−vd2− ve

)+ve +

vd2

rπ= 0

ve

(2 gm +

2

rπ+

1

RP

)= 0

ve = 0.

Observacao

E importante observar que o resultado obtido acima e uma consequencia direta da simetria do

circuito e da antissimetria dos sinais de entrada puramente diferenciais ±vd/2. Em geral, se um

circuito simetrico e formado por duas redes eletricas η1 identicas e excitado por fontes de tensao

antissimetricas, conforme ilustrado abaixo:

...

vx

vx

vx

h1h1VA VA

A simetria do circuito e a antissimetria das excitacoes farao com que todos os nos que fazem parte do

eixo de simetria do circuito apresentem o mesmo potencial eletrico vx. Para que o leitor compreenda

o motivo dessa propriedade, considere o circuito simetrico do exemplo abaixo:

VA VA

R1 R1

R2 R2

R3 R3

v1 v1

i1 i1

i2 i2

0

v2 v2

00

0

0

Como o circuito e simetrico, as tensoes e as correntes nos ramos do circuito que resultam da aplicacao

das excitacoes antissimetricas ±VA tambem serao antissimetricas, ou seja, as tensoes e as correntes

apresentarao o mesmo valor em modulo nos ramos simetricos, mas com polaridades e sentidos opos-

tos, conforme mostrado na figura. Dessa forma, a simetria das tensoes de ramo fara com que todos

os nos que fazem parte do eixo de simetria do circuito apresentem o mesmo potencial eletrico.


Capıtulo VI 382

Tanto no exemplo acima, como tambem no circuito da Fig. VI.39, o no de terra faz parte do eixo

de simetria do circuito. Consequentemente, a propriedade acima faz com que todos os nos do eixo

de simetria de ambos os circuitos apresentem tensao nula. Isso acontece, porque a antissimetria

das tensoes de ramo do circuito faz com que todas as tensoes dos nos que estao no eixo de simetria

assumam o valor medio entre −VA e +VA. Como o valor medio entre essas duas tensoes e zero, esse

sera o valor da tensao em todos os nos do eixo de simetria do circuito.

Com o valor da tensao de pequenos sinais ve calculada, poderemos obter as tensoes na saıda do

amplificador a partir das equacoes (VI.64):vo1 = − gm

(vd

2− 0

)·RC

vo2 = − gm

(−vd

2− 0

)·RC

∴

vo1 = − gmRC

vd

2

vo2 = + gmRCvd

2

(VI.65)

A partir dos resultados obtidos em (VI.65), e possıvel obter os seguintes ganhos de tensao dife-

renciais:

AV d1 =vo1vd

= −gmRC2

e AV d2 =vo2vd

= +gmRC

2. (VI.66)

Caso a tensao na saıda seja medida diferencialmente, ou seja, caso adotemos como tensao de saıda

vo = vo2 − vo1, o ganho de tensao diferencial do amplificador sera dado por:

AV d =vovd

=

gmRCvd

2−

(− gmRC

vd

2

)vd

∴ AV d = gmRC . (VI.67)

Note que este e exatamente o mesmo resultado obtido em (VI.63) a partir da nossa analise do

amplificador diferencial para grandes sinais. No entanto, o esforco de calculo dispendido na analise

de pequenos sinais foi significativamente menor.

Um fato que merece ser salientado nos resultados acima e que os ganhos diferenciais obtidos em

(VI.66) e (VI.67) independem da impedancia de saıda RP da fonte de corrente que polariza o par

diferencial. Portanto, mesmo que essa fonte nao seja ideal, o ganho diferencial nao sera afetado.

Outro parametro de desempenho que pode ser obtido atraves da analise diferencial e a impe-

dancia de entrada diferencial do amplificador. A partir da definicao apresentada na Secao VI.2.1,

a impedancia de entrada diferencial do amplificador da Fig. VI.37 sera obtida atraves do esquema

ilustrado na Fig. VI.40.

Nesse circuito, ja partimos da conclusao de que a simetria do circuito e a antissimetria dos sinais

de entrada resulta em ve = 0. Dessa forma, a corrente de entrada id sera dada por:

id =

vd

2− 0

rπ∴ id =

vd2rπ

. (VI.68)

Finalmente, a partir da corrente id dada em (VI.68), podemos obter a impedancia de entrada

diferencial do amplificador:

Rid =vdid

=vd

vd

2rπ

∴ Rid = 2rπ. (VI.69)


Capıtulo VI 383


vo1 vo2

RC RC

rp rpvd2

+vd2

-

0

RP

id id

0

gmvd2

gmvd2

Figura VI.40: Esquema para a obtencao da Impedancia de Entrada Diferencial Rid.

Analise de Modo Comum para Pequenos Sinais

Para realizar a Analise de Modo Comum para pequenos sinais do amplificador diferencial, vamos

substituir os transistores Q1 e Q2 no circuito da Fig. VI.38 por seus respectivos modelos linearizados

de pequenos sinais. Para facilitar nossos calculos, utilizamos, desta vez, o modelo de pequenos sinais

em que a corrente de coletor e controlada pela corrente de base. Dessa forma, obteremos o circuito

equivalente da Fig. VI.41, o qual e totalmente simetrico, inclusive com respeito as fontes de sinal

de entrada.

ib1 b ib1

vo1 vo2

RC RC

rp rp

RP

b ib2ib2vcm vcm

b ib1 b ib2

(b+1)ib1 + (b+1)ib2

Figura VI.41: Circuito equivalente para pequenos sinais utilizado na Analise de Modo Comum.


vo1 = −βib1 ·RC e vo2 = −βib2 ·RC . (VI.70)

Para obter essas tensoes, e necessario calcular as correntes de base ib1 e ib2. Essas variaveis podem

ser obtidas atraves das seguintes equacoes de malha:vcm − rπib1 −RP [(β + 1)ib1 + (β + 1)ib2] = 0

vcm − rπib2 −RP [(β + 1)ib1 + (β + 1)ib2] = 0


Capıtulo VI 384

Resolvendo esse sistema de equacoes, obteremos a seguinte solucao:

ib1 = ib2 =vcm

rπ + 2(β + 1)RP. (VI.71)

Observacao

Neste ponto, e importante que o leitor perceba que a solucao ib1 = ib2 obtida acima e uma con-

sequencia direta da simetria do circuito da Fig. VI.41. Como o circuito e simetrico e as fontes de

tensao vcm que excitam o circuito tambem sao simetricas, entao, as tensoes e correntes de ramo

que sao solucao desse mesmo circuito tambem devem ser simetricas. Essa propriedade dos circuitos

simetricos nos permite chegar a uma importante conclusao que facilita bastante o trabalho de analise

desse tipo de circuito.

Para compreender como usar a simetria do circuito a nosso favor, considere o esquema da figura

abaixo, onde duas redes identicas η1 sao conectadas de modo a produzir um circuito simetrico,

excitado por duas fontes de tensao identicas VA.... h1h1VA VA

0

0

0

Como a solucao desse circuito produz tensoes e correntes de ramo simetricas em ambas as redes

η1, entao, as correntes eletricas nos ramos que interconectam essas duas metades do circuito devem

ser obrigatoriamente nulas. Caso alguma dessas correntes nao fosse nula, a Lei das Correntes de

Kirchhoff obrigaria a existencia de correntes de ramo diferentes nas duas redes η1 que compoem o

esquema acima e isso nao pode acontecer em virtude da simetria do circuito.

Ao aplicarmos a propriedade acima ao circuito exemplo da figura a seguir, podemos identificar a

priori algumas correntes de ramo que sabemos ser iguais a zero. Com isso, a analise do circuito em

questao ficara bem mais simples.

VA VA

R1 R1

R2 R2

R3 R3

i2 i2

v2 v2

0

0 0

i3 i3

v3 v3

0

0

Neste exemplo, a propriedade decorrente da simetria do circuito nos permite facilmente concluir que:

i2 = i3 =VA

R2 +R3.

Obter esse resultado sem o uso da propriedade de simetria seria bem mais trabalhoso.

Nesse sentido, podemos fazer uso da propriedade acima e aproveitar a simetria do circuito da Fig.

VI.41 para simplificar o nosso trabalho de analise. Para isso, vamos fazer uma pequena modificacao

no circuito da Fig. VI.41 para torna-lo totalmente simetrico. Essa modificacao consiste em dividir


Capıtulo VI 385

o resistor RP — que nao possui nenhum elemento simetrico a ele — em dois resistores 2RP em

paralelo, conforme ilustrado na Fig. VI.42. Note que essa modificacao nao altera a solucao do

circuito, pois os dois resistores 2RP associados em paralelo equivalem ao resistor RP do circuito

original.

ib1 b ib1

vo1 vo2

RC RC

rp rp

2RP

b ib2ib2vcm vcm

b ib1 b ib2

2RP0(b+1) ib1 (b+1) ib2

Figura VI.42: Simplificacao da Analise de Modo Comum a partir do emprego dapropriedade de circuitos simetricos.

A vantagem dessa modificacao esta no fato de que a simetria do circuito da Fig. VI.42 nos

permite concluir que a corrente no ramo central que interconecta as duas metades do circuito e igual

a zero. Como um ramo com corrente nula e equivalente a um circuito aberto, esse resultado nos

permite analisar as duas metades do circuito da Fig. VI.42 separadamente, o que facilita bastante o

nosso trabalho. Nesse circuito, podemos obter a corrente ib1 utilizando apenas uma unica equacao

de malha:

vcm − rπib1 − 2RP · (β + 1)ib1 = 0 ∴ ib1 =vcm

rπ + 2RP (β + 1).

Em virtude da simetria do circuito, tambem podemos concluir que ib2 = ib1, levando exatamente ao

mesmo resultado obtido em (VI.71) atraves da solucao um sistema com duas equacoes de malha.

Uma vez calculadas as correntes de base ib1 e ib2, podemos usar as equacoes (VI.70) para obter

as tensoes vo1 e vo2 na saıda do amplificador:

vo1 = − βvcmrπ + 2RP (β + 1)

·RC e vo2 = − βvcmrπ + 2RP (β + 1)

·RC . (VI.72)

A partir dos resultados obtidos em (VI.72), e possıvel obter os seguintes ganhos de tensao de

modo comum:

AV cm1 =vo1vcm

= − βRCrπ + 2RP (β + 1)

e AV cm2 =vo2vcm

= − βRCrπ + 2RP (β + 1)

. (VI.73)

Observe que as expressoes (VI.73) indicam que as tensoes de saıda vo1 e vo2 sao afetadas pela parcela

de modo comum na entrada. Isso e causado pela impedancia de saıda RP da fonte de corrente nao

ideal que polariza o par diferencial. Caso tivessemos uma fonte de corrente ideal, terıamos a situacao

limite em que a impedancia de saıda RP e infinita, levando aos ganhos de tensao:

AV cm1 = AV cm2 = limRP→∞

(− βRCrπ + 2RP (β + 1)

)= 0,

o que corresponde a uma perfeita rejeicao a sinais de modo comum aplicados a entrada.


Capıtulo VI 386

A partir dos resultados obtidos em (VI.66) e (VI.73) e possıvel calcularmos a Taxa de Rejeicao

ao Modo Comum do amplificador com respeito a saıda vo1:

CMRR1 =

∣∣∣∣ AV d1

AV cm1

∣∣∣∣ =gmRC

βRC

rπ + 2RP (β + 1)

.

Note que esse resultado e exatamente o mesmo para a saıda vo2. Se considerarmos que rπ = β/gm,

a expressao acima pode ser reescrita da seguinte forma:

CMRR1 =

β

rπRC

βRC

rπ + 2RP (β + 1)

=rπ + 2RP (β + 1)

rπ∴ CMRR1 = 1 + 2

RP (β + 1)

rπ. (VI.74)

Portanto, concluımos que a rejeicao ao modo comum sera tao maior quanto maior for a impedancia

de saıda RP da fonte de corrente que polariza o par diferencial, ou seja, quanto mais a fonte de

corrente se aproxima do ideal, maior e a rejeicao ao modo comum do amplificador diferencial.

Caso a tensao na saıda seja medida diferencialmente, onde vo = vo2 − vo1, o ganho de tensao de

modo comum do amplificador sera:

AV cm =vovcm

=

−βvcmRC

rπ + 2RP (β + 1)+

βvcmRC

rπ + 2RP (β + 1)

vcm= 0. (VI.75)

Dessa forma, se a saıda do amplificador for medida diferencialmente, entao, o amplificador diferencial

rejeitara totalmente a parcela de modo comum na entrada, mesmo que a fonte de corrente de

polarizacao nao seja ideal.

Outro parametro de desempenho que pode ser obtido e a impedancia de entrada de modo comum.

A partir da definicao apresentada na Secao VI.2.1, a impedancia de entrada de modo comum do

amplificador da Fig. VI.37 sera obtida atraves do esquema ilustrado na Fig. VI.43. Note que

novamente podemos usar a propriedade de circuitos simetricos para concluir que a corrente no ramo

central e nula e, consequentemente, separar as analises de cada metade do circuito isoladamente.

Nesse circuito, a corrente de entrada icm2 = ib1 pode ser calculada atraves da seguinte equacao

ib1 b ib1

vo1 vo2

RC RC

rp rp

2RP

b ib2ib2vcm vcm

b ib1 b ib2

2RP0(b+1) ib1 (b+1) ib2

icm

2

icm

2

Figura VI.43: Esquema para a obtencao da Impedancia de Entrada de Modo Comum Ricm.


Capıtulo VI 387

de malha:

vcm − rπicm2− 2RP (β + 1)

icm2

= 0 ∴ icm =vcm

rπ

2+ (β + 1)RP

. (VI.76)

A partir desse resultado, podemos calcular a impedancia de entrada de modo comum do amplificador

da seguinte forma:

Ricm =vcmicm

=rπ2

+ (β + 1)RP . (VI.77)

Exemplos de Amplificadores Diferenciais Bipolares

Uma vez que o leitor tenha compreendido a estrutura do par diferencial bipolar e a sua operacao

fısica, bem como as estrategias de analise de circuitos amplificadores que utilizam essa topologia,

podemos agora analisar alguns exemplos de amplificadores diferenciais bipolares.

Exemplo vi.4

vo2

IP RP

Q1 Q2

RC RC

VCC = + 5,0 V

vo1

v2v1

3,0 kW 3,0 kW

VEE = - 5,0 V

2,0 mA 100 kW

No amplificador diferencial da figura ao lado, considere

que os transistores Q1 e Q2 estao perfeitamente casados,

apresentam um ganho de corrente β = 100 e uma tensao

termica vT = 25 mV. Para esse amplificador, calcule:

(a) Os ganhos de tensao diferenciais AV d1, AV d2 e AV d, e a

impedancia de entrada diferencial Rid, considerando

vd = v1 − v2.

(b) Os ganhos de tensao de modo comum AV cm1, AV cm2

e AV cm, e a impedancia de entrada de modo comum

Ricm.

(c) A Taxa de Rejeicao ao Modo Comum com respeito as

saıdas vo1 e vo2.

Solucao:

IP RP

Q1 Q2

RC RC

VCC

VEE

IRPIP + IRP

0,6 V0,6 V

IC1 IC2

1

O primeiro passo na analise do amplificador diferencial

em questao e o calculo do ponto de polarizacao dos transisto-

res. Na analise de polarizacao, aplicamos ao circuito apenas

as fontes de polarizacao VCC , VEE e IP , e zeramos as fontes

de sinal v1 e v2, conforme mostrado ao lado.

A simetria do circuito faz com que IC1 = IC2. Dessa

forma, considerando que IC = IC1 = IC2, podemos escrever

a equacao do no de emissor do par diferencial da seguinte

forma:

IE1 + IE2 = IP + IRP ∴ 2 · ICα

= IP + IRP .

A corrente IRP , por sua vez, pode ser calculada

escrevendo-se a equacao da malha ¬:

0− VBE −RP IRP = VEE


Capıtulo VI 388

A partir dessa equacao de malha, obtemos que:

IRP =(−VEE − VBE)

RP∴ IRP =

(5− 0,6)

100= 0,044 mA.

Dessa forma, a corrente de polarizacao nos terminais de coletor de Q1 e Q2 e dada por:

IC = α ·(IP + IRP

2

)∴ IC =

β

β + 1·(IP + IRP

2

)

IC =100

100 + 1·(

2,0 + 0,044

2

)= 1,012 mA.

Portanto, os parametros do modelo de pequenos sinais para Q1 e Q2 sao dados por:

gm =ICvT

=1,012

0,025= 40,48 mA/V e rπ =

β

gm=

100

40,48= 2,47 kΩ.

Como o circuito em questao e exatamente o mesmo analisado nas secoes anteriores, podemos usar os re-

sultados obtidos naquela analise de pequenos sinais para calcular os ganhos de tensao e as impedancias de

entrada deste amplificador.

(a) A partir das expressoes (VI.66) e (VI.67), teremos os seguintes ganhos de tensao diferenciais:AV d1 = −

gmRC

2

AV d2 = +gmRC

2

AV d = gmRC

∴

AV d1 = −

40,48 · 3,02

= − 60,72 V/V

AV d2 = +40,48 · 3,0

2= + 60,72 V/V

AV d = 40,48 · 3,0 = 121,44 V/V

No que diz respeito a impedancia de entrada diferencial, a expressao (VI.69) nos permite obter:

Rid = 2rπ ∴ Rid = 2 · 2,47 = 4,94 kΩ.

(b) A partir da expressao (VI.73), teremos os seguintes ganhos de tensao de modo comum:

AV cm1 = AV cm2 = − βRCrπ + 2RP (β + 1)

AV cm1 = AV cm2 = − 100 · 3,02,47 + 2 · 100 · (100 + 1)

= − 0,0148 V/V.

Alem disso, a expressao (VI.75) nos permite concluir que:

AV cm =vo2 − vo1vcm

= 0.

No que diz respeito a impedancia de entrada de modo comum, a expressao (VI.77) nos permite obter:

Ricm =rπ2

+ (β + 1)RP ∴ Ricm =2,47

2+ (100 + 1) · 100 = 10,1 MΩ.

(c) Os resultados acima nos mostram que o amplificador diferencial em questao proporciona ganhos de

tensao diferenciais AV d1 e AV d2 significativamente maiores, em modulo, que os ganhos de modo

comum AV cm1 e AV cm2. Nesse sentido, as Taxas de Rejeicao ao Modo Comum desse amplificador

com respeito as saıdas vo1 e vo2 serao:

CMRR1 = CMRR2 = 20 · log

∣∣∣∣ AV d1,2AV cm1,2

∣∣∣∣ = 20 · log

(60,72

0,0148

)= 72,3 dB.


Capıtulo VI 389

Provavelmente, o leitor ja deve ter se perguntado se e absolutamente necessario polarizar o par

diferencial com uma fonte de corrente. A resposta para essa pergunta e: Nao. O par diferencial

pode sim ser polarizado com um simples resistor no lugar da fonte de corrente. Entretanto, essa

implementacao tem uma seria desvantagem que sera abordada no proximo exemplo.

Exemplo vi.5

vo2

RE

Q1 Q2

RC RC

VCC = + 5,0 V

vo1

v2v1

3,0 kW 3,0 kW

VEE = - 5,0 V

2,2 kW

O amplificador da figura ao lado e um exemplo de po-

larizacao do par diferencial sem o emprego de uma fonte de

corrente. Nesse circuito, considere novamente que os transis-

tores Q1 e Q2 estao perfeitamente casados, apresentam um

ganho de corrente β = 100 e uma tensao termica vT = 25 mV.

Para esse amplificador, calcule:

(a) Os ganhos de tensao diferenciais AV d1 e AV d2, conside-

rando vd = v1 − v2.

(b) Os ganhos de tensao de modo comum AV cm1 e AV cm2.


saıdas vo1 e vo2.

Finalmente, compare os resultados obtidos nos itens acima com os mesmos resultados calculados no

Exemplo VI.4 e aponte qual foi a mudanca verificada no desempenho do amplificador quando deixamos de

usar a polarizacao por fonte de corrente.

Solucao:

Primeiramente, devemos realizar a analise de polarizacao do amplificador, para calcularmos as correntes

de polarizacao IC1 e IC2. Nessa analise, aplicamos apenas as fontes de polarizacao VCC e VEE , e zeramos

as fontes de sinal v1 e v2, conforme mostrado no circuito abaixo.

RE

Q1 Q2

RC RC

VCC

VEE

IRE

0,6 V0,6 V

IC1 IC2

1

Como o circuito ao lado e simetrico e os transistores Q1

e Q2 estao perfeitamente casados, entao, podemos concluir

que as correntes de polarizacao nos terminais de coletor sao

iguais. Dessa forma, considerando que IC1 = IC2 = IC , a Lei

das Correntes de Kirchhoff nos permite escrever que:

IE1 + IE2 = IRE ∴ 2 · ICα

= IRE .

A corrente IRE , por sua vez, pode ser obtida a partir da

equacao da malha ¬:

0− VBE −REIRE = VEE

IRE =(−VEE − VBE)

RE∴ IRE =

(5− 0,6)

2,2= 2,0 mA.

Com esses resultados, podemos finalmente obter a corrente de polarizacao dos transistores Q1 e Q2 da

seguinte forma:

IC = α · IRE2

∴ IC =β

β + 1· IRE

2.

IC =100

100 + 1· 2,0

2= 0,99 mA.

Portanto, os parametros do modelo de pequenos sinais de Q1 e Q2 sao dados por:

gm =ICvT

=0,99

0,025= 39,6 mA/V e rπ =

β

gm=

100

39,6= 2,53 kΩ.


Capıtulo VI 390

(a) Na analise diferencial para pequenos sinais, zeramos as fontes de polarizacao VCC e VEE , aplicamos

apenas a parcela diferencial dos sinais de entrada, onde v1 = +vd/2 e v2 = −vd/2, e substituımos os

transistores Q1 e Q2 pelos seus respectivos modelos linearizados para pequenos sinais. Desse modo, o

circuito equivalente do amplificador em questao ficara conforme mostrado abaixo.


vo1 vo2

RC RC

rp rp

RE0

0

vd2

+vd2

-

gmvbe1 gmvbe2

Como os sinais de excitacao aplicados ao circuito acima sao antissimetricos, a simetria do circuito faz

com que a tensao de pequenos sinais ve no no central seja nula. Dessa forma, podemos escrever as

tensoes nas saıdas vo1 e vo2 da seguinte forma:

vo1 = − gmvbe1 ·RC

vo2 = − gmvbe2 ·RC∴

vo1 = − gm

vd2− 0

·RCvo2 = − gm

−vd2− 0

·RCPortanto, os ganhos de tensao diferenciais proporcionados pelo amplificador serao:

AV d1 =vo1vd

= −gmRC2

∴ AV d2 =vo2vd

= +gmRC

2,

o que resulta em:

AV d1 = −39,6 · 3,02

= − 59,4 V/V ∴ AV d2 = +39,6 · 3,0

2= + 59,4 V/V.

(b) Na analise de modo comum para pequenos sinais, aplicamos apenas a parcela de modo comum dos sinais

de entrada, onde v1 = v2 = vcm. Desse modo, o circuito equivalente do amplificador em questao para

pequenos sinais ficara conforme ilustrado abaixo.

ib1 b ib1

vo1 vo2

RC RC

rp rp

2RE

b ib2ib2vcm vcm

b ib1 b ib2

2RE0(b+1) ib1 (b+1) ib2

Nesta analise, o resistor RE foi substituıdo por dois resistores em paralelo com resistencias iguais

a 2RE . Dessa forma, sem alterar o seu comportamento eletrico, o circuito passa a ser totalmente


Capıtulo VI 391

simetrico, tornando nula a corrente no ramo que interconecta as suas duas metades. Com essa sim-

plificacao, podemos calcular a corrente de base ib1 a partir da seguinte equacao de malha:

vcm − rπib1 − 2RE(β + 1)ib1 = 0 ∴ ib1 =vcm

rπ + 2RE(β + 1).

Em virtude da simetria do circuito, podemos concluir que ib2 = ib1. Dessa forma, podemos usar essas

correntes de base para obter as tensoes vo1 e vo2 da seguinte forma:

vo1 = vo2 = −β ib1,2 ·RC ∴ vo1 = vo2 = − β RCrπ + 2RE(β + 1)

· vcm.

Os ganhos de modo comum do amplificador em questao sao dados por:

AV cm1 =vo1vcm

e AV cm2 =vo2vcm

.

Como a simetria do circuito faz com que vo1 = vo2, entao, teremos que:

AV cm1 = AV cm2 = − β RCrπ + 2RE(β + 1)

AV cm1 = AV cm2 = − 100 · 3,02,53 + 2 · 2,2 · (100 + 1)

= − 0,671 V/V.

(c) Uma vez calculados os ganhos de tensao diferenciais e de modo comum do amplificador em questao,

podemos obter as Taxas de Rejeicao ao Modo Comum da seguinte forma:

CMRR1 = 20 · log

∣∣∣∣ AV d1AV cm1

∣∣∣∣ e CMRR2 = 20 · log


∣∣∣∣ .Como |AV d1| = |AV d2| e AV cm1 = AV cm2, entao, teremos que:


(59,4

0,671

)= 38,94 dB.

Antes de compararmos estes resultados com aqueles obtidos anteriormente no Exemplo VI.4, e necessario

observar que ambos os amplificadores foram polarizados com as mesmas tenoes VCC e VEE , apresentam as

mesmas resistencias de coletor RC e os transistores Q1 e Q2 do par diferencial foram polarizados aproxima-

damente com as mesmas correntes de coletor. Tais caracterısticas fazem com que a unica diferenca entre

ambos os amplificadores seja o uso de uma fonte de corrente ou um simples resistor para polarizar o par

diferencial.

Para garantir aproximadamente a mesma corrente de polarizacao nos transistores do par diferencial, o

amplificador deste exemplo precisou empregar um resistor RE com resistencia significativamente menor que a

impedancia de saıda RP da fonte de corrente adotada no circuito do Exemplo VI.4. Por essa razao, os ganhos

de tensao de modo comum AV cm1 e AV cm2 obtidos aqui foram significativamente maiores que os mesmos

ganhos obtidos no exemplo anterior. Ou seja, ao polarizarmos o par diferencial com um simples resistor,

ao inves de uma fonte de corrente com alta impedancia de saıda, obtemos um amplificador diferencial mais

sensıvel a parcela de modo comum dos sinais de entrada.

Como os ganhos diferenciais AV d1 e AV d2 nao sao afetados pelas resistencias RP e RE , esses ganhos

foram bastante semelhantes em ambos os exemplos. No entanto, as Taxas de Rejeicao ao Modo Comum

CMRR1 e CMRR2 proporcionadas pelo amplificador do Exemplo VI.4 foram significativamente maiores.

Isso nos permite concluir que o uso de uma fonte de corrente com elevada impedancia de saıda produz um

amplificador diferencial com maior rejeicao ao modo comum dos sinais de entrada.

Alem da necessidade do uso da fonte de corrente, o leitor tambem pode estar se questionando

sobre a obrigatoriedade do uso das fontes de tensao antissimetricas VCC e VEE para a polarizacao


Capıtulo VI 392

do amplificador diferencial. Novamente, embora vantajoso, o uso de fontes de tensao antissimetricas

nao e obrigatorio para polarizar amplificadores diferenciais. Mesmo nos projetos em que dispomos de

apenas uma fonte de alimentacao VCC , ainda e possıvel polarizar adequadamente o par diferencial.

Entretanto, para utilizar apenas uma fonte de tensao DC na polarizacao, e necessario fazer algumas

modificacoes no circuito. Para que o leitor compreenda a necessidade dessas modificacoes, considere

o circuito da Fig. VI.44(a).

vo2

RE

Q1 Q2

RC RC

VCC

vo1

v2v1

(a)

RE

Q1 Q2

RC RC

VCC

VBE1 VBE2

IRE

0 0

(b)

Figura VI.44: Ao polarizarmos um par diferencial bipolar com apenas uma fonte de tensao VCC (a),ambos os transistores Q1 e Q2 estarao operando no modo de corte (b) e nao sera possıvel operar esse

circuito como um amplificador aproximadamente linear.

Se fizermos a analise de polarizacao do circuito da Fig. VI.44(a), aplicando apenas a fonte de

polarizacao VCC e zerando as fontes de sinal v1 e v2, obteremos o circuito mostrado na Fig. VI.44(b).

Nesse circuito, podemos escrever as seguintes equacoes de malha:

0− VBE1 −REIRE = 0 e 0− VBE2 −REIRE = 0,

onde nao e possıvel obter uma solucao onde VBE1 = VBE2 = 0,6 V e IRE > 0. Isso significa que

e impossıvel polarizar os transistores Q1 e Q2 no modo ativo com o circuito de polarizacao da Fig.

VI.44(b). Nesse caso, o leitor pode verificar que ambos os transistores estarao operando no modo

de corte, com IC1 = IC2 = 0. Portanto, o circuito da Fig. VI.44(a) nao pode ser usado como

amplificador diferencial aproximadamente linear.

Para polarizar adequadamente os transistores do par diferencial com apenas uma fonte de tensao

DC, precisamos novamente lancar mao do divisor de tensao resistivo para estabelecer a polarizacao

dos terminais de base dos transistores Q1 e Q2. Alem disso, tambem sera necessario empregar

capacitores de acoplamento para aplicar os sinais de entrada v1 e v2 de modo a nao comprometer

a polarizacao dos transistores do par diferencial. No proximo exemplo, e apresentado o circuito de

um amplificador diferencial onde essas estrategias de polarizacao sao adotadas.

Exemplo vi.6

No amplificador diferencial da figura a seguir, considere que os transistores Q1 e Q2 estao perfeita-

mente casados, apresentam um ganho de corrente β = 100 e uma tensao termica vT = 25 mV. Para esse

amplificador, calcule:

(a) Os ganhos de tensao diferenciais AV d1 e AV d2, e tambem a impedancia de entrada diferencial Rid,

considerando vd = v1 − v2.


Capıtulo VI 393

(b) Os ganhos de tensao de modo comum AV cm1 e AV cm2, e tambem a impedancia de entrada de modo

comum Ricm.

(c) A Taxa de Rejeicao ao Modo Comum com respeito as saıdas vo1 e vo2.

vo2

RE

Q1 Q2

RC RCvo1

v2v1

R1

R2

R1

R2

4,0 kW 4,0 kW40 kW 40 kW

18 kW 18 kW1,5 kW

VCC = + 12 V

Solucao:

Primeiramente, devemos realizar a analise de polarizacao do amplificador, para calcularmos as correntes

de polarizacao IC1 e IC2. Nessa analise, aplicamos apenas a fonte de polarizacao VCC e zeramos as fontes

de sinal v1 e v2, conforme mostrado no circuito abaixo. Como o circuito estara operando exclusivamente

em corrente contınua, a impedancia dos capacitores de acoplamento sera infinita e, portanto, eles foram

substituıdos por circuitos abertos.

RE

Q1 Q2

RC RCR1

R2

R1

R2

VCC

RE

Q1 Q2

RC RC

VCC

RTH

VTH

RTH

VTH

IC IC

IB IB

2(b+1)IB

0,6 V0,6 V

1

Para facilitar a analise de polarizacao, vamos substituir os dois divisores de tensao formados por R1 e

R2 pelos seus circuitos equivalentes de Thevenin, onde a fonte de tensao equivalente e dada por:

VTH =R2

R1 +R2· VCC ∴ VTH =

18

40 + 18· 12 = 3,72 V

e a resistencia equivalente de Thevenin e igual a:

RTH = R1//R2 ∴ RTH =40 · 18

40 + 18= 12,41 kΩ.

Como o circuito de polarizacao acima e perfeitamente simetrico, as correntes de polarizacao dos tran-

sistores Q1 e Q2 serao iguais. Portanto, vamos considerar que IC1 = IC2 = IC e IB1 = IB2 = IB . Dessa

forma, escrevendo a equacao da malha ¬:

VTH −RTHIB − VBE − 2(β + 1)IB ·RE = 0,

poderemos obter a corrente de polarizacao na base:

IB =VTH − VBE

RTH + 2(β + 1)RE∴ IB =

3,72− 0,6

12,41 + 2 · (100 + 1) · 1,5 = 9,9 µA.


Capıtulo VI 394

Finalmente, a partir da corrente de base, podemos obter a corrente de polarizacao nos terminais de coletor

de Q1 e Q2:

IC = β · IB ∴ IC = 100 · 0,0099 = 0,99 mA.


gm =ICvT

=0,99

0,025= 39,6 mA/V e rπ =

β

gm=

100

39,6= 2,53 kΩ.

(a) Na analise diferencial para pequenos sinais, zeramos a fonte de polarizacao VCC , aplicamos apenas a

parcela diferencial dos sinais de entrada, onde v1 = +vd/2 e v2 = −vd/2, e substituımos os transistores

Q1 e Q2 pelos seus respectivos modelos linearizados para pequenos sinais. Se os capacitores de

acoplamento foram adequadamente dimensionados, eles apresentarao impedancias bem mais baixas

que as resistencias do circuito na faixa de frequencias dos sinais de entrada. Dessa forma, os capacitores

de acoplamento podem ser substituıdos por curtos-circuitos. Portanto, o circuito equivalente do

amplificador em questao ficara conforme mostrado abaixo.


vo1 vo2

RC RC

rp rp

RE

R2R1vd2

+ R2 R1vd2

-

0

0

gmvbe1 gmvbe2

id id

Como os sinais de entrada aplicados ao circuito acima sao antissimetricos, a simetria do circuito faz

com que a tensao de pequenos sinais no no central seja nula. Dessa forma, podemos escrever as tensoes

nas saıdas vo1 e vo2 da seguinte forma:

vo1 = − gmvbe1 ·RC

vo2 = − gmvbe2 ·RC∴

vo1 = − gm

vd2− 0

·RCvo2 = − gm

−vd2− 0

·RCPortanto, os ganhos de tensao diferenciais proporcionados pelo amplificador serao:

AV d1 =vo1vd

= −gmRC2

∴ AV d2 =vo2vd

= +gmRC

2,

o que resulta em:

AV d1 = −39,6 · 4,02

= − 79,2 V/V ∴ AV d2 = +39,6 · 4,0

2= + 79,2 V/V.

Para calcular a impedancia de entrada diferencial do amplificador em questao, e preciso obter a

corrente de entrada id:

id =

vd

2R1

+

vd

2R2

+

vd

2rπ

∴ id =vd2·(

1

R1+

1

R2+

1

rπ

)EEL410 Eletronica II - Prof. Carlos Fernando Teodosio Soares - Poli/UFRJ

Capıtulo VI 395

id =vd

2 (R1//R2//rπ).

Dessa forma, a impedancia de entrada diferencial do amplificador e dada por:

Rid =vdid

= 2 (R1//R2//rπ) ∴ Rid = 2 (40//18//2,53) = 4,2 kΩ.




vo1 vo2

RC RC

rp rp

2RE

R2R1 R2 R1

0 2RE

ib1 ib2

b ib1 b ib2

(b+1) ib1 (b+1) ib2

vcm vcmb ib1 b ib2

icm

2

icm

2

Nesta analise, o resistor RE foi substituıdo por dois resistores em paralelo com resistencias iguais a

2RE . Dessa forma, o circuito passa a ser totalmente simetrico, tornando nula a corrente no ramo que

interconecta as suas duas metades. Com essa simplificacao, podemos calcular a corrente de base ib1 a

partir da seguinte equacao de malha:

vcm − rπib1 − 2RE(β + 1)ib1 = 0 ∴ ib1 =vcm

rπ + 2RE(β + 1).

Em virtude da simetria do circuito, podemos concluir que ib2 = ib1. Dessa forma, podemos usar essas

correntes de base para obter as tensoes vo1 e vo2 da seguinte forma:

vo1 = vo2 = −β ib1,2 ·RC ∴ vo1 = vo2 = − β RCrπ + 2RE(β + 1)

· vcm.

Assim, os ganhos de modo comum do amplificador em questao serao dados por:

AV cm1 =vo1vcm

e AV cm2 =vo2vcm

.

Como a simetria do circuito faz com que vo1 = vo2, entao, teremos que:

AV cm1 = AV cm2 = − β RCrπ + 2RE(β + 1)

AV cm1 = AV cm2 = − 100 · 4,02,53 + 2 · 1,5 · (100 + 1)

= − 1,31 V/V.

Para calcular a impedancia de entrada de modo comum, precisamos obter a corrente de entrada icm

a partir da aplicacao da Lei das Correntes de Kirchhoff ao no de entrada:

icm2

=vcmR1

+vcmR2

+ ib1.

Usando a expressao usada anteriormente no calculo da corrente ib1, podemos reescrever a equacao


Capıtulo VI 396

acima como:

icm2

=vcmR1

+vcmR2

+vcm

rπ + 2RE(β + 1)∴

icm2

= vcm ·(

1

R1+

1

R2+

1

rπ + 2RE(β + 1)

).

icm =2 vcm

R1//R2//[rπ + 2RE(β + 1)].

De posse da corrente de entrada, podemos finalmente obter a impedancia de entrada de modo comum

do amplificador:

Ricm =vcmicm

=R1//R2//[rπ + 2RE(β + 1)]

2

Ricm =40//18//[2,53 + 2 · 1,5 · (100 + 1)]

2= 5,96 kΩ.

(c) Uma vez calculados os ganhos de tensao diferencial e de modo comum do amplificador em questao,

podemos obter as Taxas de Rejeicao ao Modo Comum da seguinte forma:

CMRR1 = 20 · log


∣∣∣∣ e CMRR2 = 20 · log


∣∣∣∣ .Como |AV d1| = |AV d2| e AV cm1 = AV cm2, entao, teremos que:


(79,2

1,31

)= 35,63 dB.

A partir dos resultados obtidos no Exemplo VI.6, podemos concluir que e mesmo possıvel cons-

truir um amplificador diferencial com apenas uma unica fonte de tensao para polariza-lo. No entanto,

esse tipo de implementacao possui duas desvantagens que merecem destaque.

A primeira delas e a maior quantidade de componentes que sao necessarios para a sua constru-

cao. Amplificadores diferenciais sao preferencialmente construıdos em circuitos integrados, com o

objetivo de garantir um bom casamento entre os componentes. Nesse tipo de implementacao, os

resistores e os capacitores adicionais ocuparao uma significativa area de silıcio, elevando o custo

de fabricacao do chip. Alem disso, os capacitores de acoplamento precisam apresentar baixas im-

pedancias na faixa de frequencia dos sinais de entrada e isso faz com que as capacitancias desses

elementos sejam proibitivamente grandes para a sua construcao em um chip. O leitor tambem deve

se recordar que os amplificadores em emissor comum necessitam de um capacitor de acoplamento

entre o terminal de emissor e o terra para garantir uma tensao de pequenos sinais nula no emis-

sor. Nos amplificadores diferenciais, verificamos que esse capacitor de acoplamento e desnecessario,

porque a simetria do circuito e a antissimetria da parcela diferencial dos sinais de entrada produz

automaticamente uma tensao de pequenos sinais nula no no comum aos terminais de emissor dos

transistores do par diferencial. Portanto, uma grande vantagem da polarizacao de amplificadores

diferenciais com fontes de tensao antissimetricas e justamente a possibilidade de dispensar o uso de

capacitores de acoplamento.

A segunda desvantagem do amplificador diferencial do Exemplo VI.6 esta na reducao observada

nas impedancias de entrada Rid e Ricm, causada pela presenca dos resistores R1 e R2 dos divisores

de tensao que polarizam os terminais de base dos transistores. Essa reducao nas impedancias de

entrada pode ser constatada comparando-se os resultados obtidos nos Exemplos VI.4 e VI.6.

Em todos os exemplos apresentados ate aqui, foi solicitado o calculo dos ganhos diferencial e de

modo comum dos amplificadores. Em todas as analises realizadas, os calculos foram significativa-

mente simplificados pela simetria do circuito. Nesse sentido, o leitor pode estar se questionando se

essa simetria tambem poderia ser utilizada para facilitar a analise de amplificadores diferenciais com


Capıtulo VI 397

sinais de entrada assimetricos e a resposta para essa pergunta e: Sim. Como qualquer par de tensoes

de entrada v1 e v2 pode ser decomposto em suas parcelas diferencial e de modo comum, conforme

mostrado em (VI.39), e possıvel usar o princıpio da superposicao e analisar o comportamento do

amplificador com respeito a essas duas parcelas separadamente. Esse procedimento de analise e

ilustrado no exemplo a seguir.

Exemplo vi.7

vo

RE

Q1 Q2

RC

vS

VEE = - 9,0 V

4,0 kW

VCC = + 9,0 V

5,0 kW

Ri

No amplificador da figura ao lado, considere que

os transistores Q1 e Q2 estao perfeitamente casados,

apresentam um ganho de corrente β = 100 e uma

tensao termica vT = 25 mV. Para esse amplificador,

calcule:

(a) O ganho de tensao AV = vo/vS .

(b) A impedancia de entrada Ri vista pela fonte de

sinal vs.

Solucao:

Primeiramente, devemos realizar a analise de polarizacao do amplificador. Nessa analise, aplicamos

apenas as fontes de polarizacao VCC e VEE , e zeramos a fonte de sinal vS , conforme mostrado no circuito

abaixo. Como os transistores Q1 e Q2 estao perfeitamente casados e submetidos as mesmas tensoes VBE1 e

VBE2, entao, podemos concluir que as correntes de polarizacao nos terminais de coletor sao iguais, mesmo

que o circuito nao seja perfeitamente simetrico.

RE

Q1 Q2

RC

VCC

VEE

2IC

VBE2VBE1

IC IC

a1

Considerando que IC1 = IC2 = IC , podemos calcular a

corrente de polarizacao atraves da equacao da malha ¬:

0− VBE −2 ICα·RE = VEE

IC = α · (−VEE − VBE)

2RE

IC =β

β + 1· (−VEE − VBE)

2RE

IC =100

101 + 1· (9− 0,6)

2 · 4,0 = 1,04 mA.


gm =ICvT

=1,04

0,025= 41,6 mA/V e rπ =

β

gm=

100

41,6= 2,40 kΩ.

Para facilitar nossos calculos, vamos realizar separadamente as analises diferencial e de modo comum

para pequenos sinais. A partir desses resultados, usaremos a superposicao para obter o ganho de tensao

AV = vo/vS e a impedancia de entrada Ri pedidos nos itens (a) e (b).

Comecando pela analise diferencial, aplicamos apenas a parcela diferencial dos sinais de entrada, zeramos

as fontes de polarizacao VCC e VEE , e substituımos os transistores Q1 e Q2 pelos seus modelos de pequenos

sinais. Dessa forma, o circuito equivalente para a analise de pequenos sinais fica conforme mostrado a seguir.

Nesse circuito, a equacao do no comum aos terminais de emissor pode ser usada para calcular a tensao de

pequenos sinais ve:ve − vd

2

rπ− gmvbe1 +

veRP− gmvbe2 +

ve −(− vd

2

)rπ

= 0


Capıtulo VI 398


RC

rp rpvd2

+vd2

-

RE

id id

gmvbe2

ve

vo

ve −vd2

rπ− gm

(vd2− ve

)+

veRP− gm

(−vd2− ve

)+ve +

vd2

rπ= 0

ve

(2 gm +

2

rπ+

1

RP

)= 0 ∴ ve = 0.

E importante observar que a tensao ve continua sendo nula, mesmo o circuito nao sendo perfeitamente

simetrico. Isso acontece, porque a presenca do resistor RC em serie com a fonte de corrente gmvbe nao afeta

a corrente eletrica entregue por essa fonte. Uma evidencia disso e que a resistencia RC nem sequer aparece

na equacao nodal acima.

A partir desse resultado, podemos obter a tensao na saıda vo da seguinte forma:

vo = − gmvBE2 ·RC ∴ vo = − gm(−vd

2− 0)·RC .

Consequentemente, o ganho de tensao diferencial do amplificador sera dado por:

AV d =vovd

=gmRC

2.

Alem do ganho de tensao, precisamos tambem calcular a impedancia de entrada diferencial do amplifi-

cador, a qual e obtida a partir da corrente de entrada id:

id =

vd

2− 0

rπ∴ Rid =

vdid

= 2rπ.

Agora, nosso proximo passo e realizar a analise de modo comum para pequenos sinais, onde apenas a

parcela de modo comum dos sinais de entrada e aplicada, obtendo-se o circuito equivalente abaixo. Conforme

ib1 b ib1

vo

RC

rp rp

2RE

b ib2ib2vcm vcm

b ib2

(b+1)ib1

icm

2

icm

2

(b+1)ib22RE0


Capıtulo VI 399

ja constatado acima, a presenca ou a ausencia da resistencia RC no terminal de coletor nao afeta a simetria

das correntes e das tensoes de ramo do circuito. Dessa forma, novamente podemos separar a resistencia

RE em duas resistencias iguais a 2RE em paralelo, e usar o fato de que a corrente eletrica no ramo que

interconecta as duas metades do circuito e nula para simplificar a nossa analise.

Nesse sentido, a tensao na saıda do amplificador sera dada por:

vo = −βib2 ·RC ,

onde a corrente de base ib2 pode ser obtida atraves da seguinte equacao de malha:

vcm − rπib2 − 2RE (β + 1) ib2 = 0 ∴ ib2 =vcm

rπ + 2RE (β + 1).

Dessa forma, o ganho de tensao de modo comum do amplificador sera obtido da seguinte forma:

vo = −β(

vcmrπ + 2RE (β + 1)

)·RC ∴ AV cm =

vovcm

= − βRCrπ + 2RE (β + 1)

.

Alem do ganho de tensao, tambem precisamos calcular a impedancia de entrada de modo comum do

amplificador. Para isso, precisamos calcular a corrente de entrada icm:

icm2

= ib1 = ib2 ∴ icm = 2 · vcmrπ + 2RE (β + 1)

.

Dessa forma, a impedancia de entrada de modo comum sera dada por:

Ricm =vcmicm

=rπ2

+RE (β + 1) .

Uma vez obtidos os ganhos de tensao e as impedancias de entrada diferencial e de modo comum, final-

mente estamos aptos a aplicar a superposicao dessas parcelas para calcular o ganho de tensao e a impedancia

de entrada do amplificador em questao.

(a) Usando as relacoes (VI.39), podemos decompor os sinais de entrada do amplificador nas suas parcelas

diferencial e de modo comum:vd = vS − 0

vcm =vS + 0

2

∴

vd = vS

vcm =vS

2

Dessa forma, superpondo as parcelas diferencial e de modo comum dos sinais de entrada, podemos

obter a tensao vo na saıda do amplificador da seguinte forma:

vo = AV d vd +AV cm vcm ∴ vo = AV d vS +AV cmvS2.

Assim, o ganho de tensao do amplificador sera dado por:

AV =vovS

= AV d +AV cm

2

AV =gmRC

2− 1

2· βRCrπ + 2RE (β + 1)

.

Recordando que rπ = β/gm, podemos simplificar a expressao acima da seguinte forma:

AV =gmRC

2− 1

2· gm rπ RCrπ + 2RE (β + 1)

.

AV =gmRC

2

(1− rπ

rπ + 2RE (β + 1)

).

AV =gmRC

2

(2RE (β + 1)

rπ + 2RE (β + 1)

).


Capıtulo VI 400

AV = gmRC ·RE (β + 1)

rπ + 2RE (β + 1)

AV = 41,6 · 5,0 · 4,0 · (100 + 1)

2,4 + 2 · 4,0 · (100 + 1)= 103,7 V/V.

(b) Para calcular a impedancia de entrada vista pela fonte de sinal vS a partir das impedancias de entrada

diferencial e de modo comum, precisamos primeiro obter um dos circuitos equivalentes ilustrados na

Fig. VI.27. Nesta abordagem, optamos por adotar o circuito equivalente em Y, conforme mostrado

na figura abaixo.

Ri1 rp

rp

RE(b+1)vS

iS

Ri1

Ri2

As resistencias equivalentes Ri1 e Ri2 sao obtidas, respectivamente, atraves de (VI.48) e (VI.49):

Ri1 =Rid2

= rπ e Ri2 = Ricm −Rid4

= RE(β + 1).

Entao, da mesma forma que no amplificador em questao, a fonte de sinal vS e aplicada a um dos

terminais de entrada do circuito equivalente em Y e o outro terminal e aterrado, conforme mostrado

acima. Nessa configuracao, a impedancia de entrada Ri vista pela fonte de sinal vS e dada por:

Ri =vSiS

= rπ + rπ//[RE(β + 1)]

Ri = 2,4 + 2,4//[4,0 · (100 + 1)] = 4,79 kΩ.

O exemplo acima nos mostra que e possıvel decompor qualquer conjunto v1 e v2 de sinais de

entrada nas suas parcelas diferencial e de modo comum e usar a superposicao dessas parcelas para

separar cada uma das analises. Com essa separacao, podemos aproveitar as simplificacoes resultantes

da simetria do circuito para facilitar nossos calculos.

Observacao

vo

RE

Q1 Q2

RC

vS

VEE

VCC

vo1

Coletor

Comum

Base

Comum

O amplificador do Exemplo VI.7 tambem pode ser tratado

como um amplificador composto por dois estagios, onde

cada um dos estagios pode ser analisado separadamente.

Redesenhando o amplificador na figura ao lado, e possıvel

enxerga-lo como uma associacao em cascata de um estagio

em coletor comum, seguido de um estagio em base comum.

Usando a estrategia de analise estudada na Secao VI.1.1,

vamos primeiro realizar a analise de pequenos sinais do

segundo estagio em base comum para calcular o seu ganho

de tensao AV 2 = vo/vo1 e a sua impedancia de entrada

Ri2. Em seguida, faremos a analise do primeiro estagio

em coletor comum, usando Ri2 como carga, para calcular


Capıtulo VI 401

o seu ganho de tensao AV 1 = vo1/vS . A partir desses ganhos, poderemos finalmente obter o ganho

AV = vo/vS do amplificador.

vbe2

vo1RE

rp gmvbe2 RC

vo

i1

Ri2

O modelo de pequenos sinais do segundo estagio em

base comum e apresentado na figura ao lado. Neste

circuito, a tensao na saıda vo e dada por:

vo = − gmvbe2 ·RC ,


vbe2 = 0− vo1.

Dessa forma, o ganho de tensao proporcionado por esse segundo estagio e obtido da seguinte forma:

vo = − gm(−vo1) ·RC ∴ AV 2 =vovo1

= gmRC .

A impedancia de entrada deste segundo estagio pode ser obtida atraves da equacao do no de entrada:

−i1 +vo1RE

+vo1rπ− gm (0− vo1) = 0

i1 = vo1

(1

RE+

1

rπ+ gm

).

Para simplificar a expressao acima, vamos usar a identidade gm = β/rπ. Dessa forma, podemos

escrever:

i1 = vo1

(1

RE+

1

rπ+

β

rπ

)∴ i1 = vo1

(1

RE+β + 1

rπ

).

Portanto, a partir da equacao acima, podemos concluir que a impedancia de entrada do segundo

estagio e dada por:

Ri2 =vo1i1

= RE//

(rπ

β + 1

).

vo1

Ri2

rpvS

iS

ib1 b ib1

(b+1) ib1

Essa impedancia Ri2 e , entao, usada como carga

do primeiro estagio em coletor comum, cujo modelo

de pequenos sinais esta representado ao lado. Nesse

circuito, a tensao na saıda vo1 e dada por:

vo1 = Ri2 · (β + 1)ib1.

Alem disso, a equacao da malha de entrada do cir-

cuito nos permite escrever que:

vS = rπib1 +Ri2 · (β + 1)ib1.

Nesse sentido, e possıvel obter o ganho de tensao desse primeiro estagio da seguinte forma:

AV 1 =vo1vS

=Ri2 · (β + 1)ib1

rπib1 +Ri2 · (β + 1)ib1∴ AV 1 =

Ri2 · (β + 1)

rπ +Ri2 · (β + 1).

Substituindo a expressao para Ri2 na equacao acima, podemos reescrever o ganho do primeiro estagio

da seguinte maneira:

AV 1 =

RE//

rπ

β + 1

· (β + 1)

rπ +RE//

rπ

β + 1

· (β + 1)


Capıtulo VI 402

AV 1 =rπ//[RE(β + 1)]

rπ + rπ//[RE(β + 1)].

Simplificando a expressao acima, obtemos que:

AV 1 =

rπ ·RE(β + 1)

rπ +RE(β + 1)

rπ +rπ ·RE(β + 1)

rπ +RE(β + 1)

∴ AV 1 =rπ ·RE(β + 1)

r2π + 2 rπ RE(β + 1)

AV 1 =RE(β + 1)

rπ + 2RE(β + 1).

Assim, de posse dos ganhos de tensao de ambos os estagios, podemos finalmente obter o ganho de

tensao do amplificador completo:vovS

=vo1vS· vovo1

AV = gmRC ·RE(β + 1)

rπ + 2RE(β + 1),

que e exatamente a mesma expressao obtida no Exemplo VI.7.

A impedancia de entrada do amplificador, por sua vez, e obtida a partir da impedancia de entrada

do primeiro estagio, onde Ri = vS/iS . Como iS = ib1, entao, podemos obter essa corrente atraves

da equacao da malha de entrada:

vS = rπib1 +Ri2 · (β + 1)ib1 ∴ ib1 = iS =vS

rπ +Ri2 · (β + 1).

Assim, a impedancia de entrada do amplificador sera obtida da seguinte forma:

Ri =vSiS

=vS

vS

rπ +Ri2 · (β + 1)

∴ Ri = rπ +Ri2 · (β + 1).

Substituindo a expressao para Ri2 na equacao acima, teremos que:

Ri = rπ +RE//

(rπ

β + 1

)· (β + 1) ∴ Ri = rπ + rπ//[RE(β + 1)] ,

que e exatamente o mesmo resultado obtido no Exemplo VI.7.

Neste ponto, e importante chamar a atencao do leitor para o fato de que so foi possıvel tratar o

amplificador diferencial em questao como uma cascata de dois estagios, porque uma das entradas do

circuito estava aterrada. Em situacoes mais gerais onde nenhuma das duas entradas do amplificador

esta aterrada, a estrategia de solucao adotada no Exemplo VI.7 e a mais adequada.

VI.2.3 - O Par Diferencial MOS

Amplificadores diferenciais tambem podem ser construıdos a partir de pares diferenciais que

usam MOSFET’s ao inves de transistores bipolares de juncao. Na Fig. VI.45 estao ilustrados dois

amplificadores diferenciais, construıdos com MOSFET’s de Canal N e de Canal P. O princıpio de

operacao desses circuitos e exatamente o mesmo do par diferencial bipolar. Neles, a fonte de corrente

2IP e as fontes de tensao antissimetricas VDD e VSS tem como funcao polarizar os transistores M1 e

M2 no modo de saturacao. Os sinais de entrada v1 e v2 definem as tensoes de controle vGS1 e vGS2

que, por sua vez, determinam como a corrente eletrica 2IP na fonte de polarizacao e dividida entre

os transistores M1 e M2 do par diferencial MOS. Por fim, as correntes eletricas iD1 e iD2 em cada


Capıtulo VI 403

M1 M2

2IP

v1 v2

vo

VDD

VSS

RD RD

vGS1 vGS2

iD1 iD2

(a)

2IP

VSS

VDD

v1

M1 M2

v2

RD RD

voiD1 iD2

vGS1 vGS2

(b)

Figura VI.45: Amplificadores diferenciais construıdos com Pares Diferenciais MOS de Canal N (a)e de Canal P (b).

um dos transistores sao convertidas na tensao de saıda vo atraves dos resistores RD.

Assim como no caso bipolar, os transistores M1 e M2 do par diferencial MOS devem estar

muito bem casados para garantir o correto funcionamento do circuito. Esse bom casamento entre

os transistores tambem pode ser alcancado com a implementacao integrada em um unico chip.

Do mesmo modo que fizemos em nosso estudo do par diferencial bipolar, a analise do par diferen-

cial MOS sera dividida em tres partes. Na primeira parte, faremos uma breve analise qualitativa da

operacao fısica do circuito, para que o leitor compreenda o princıpio de funcionamento da estrutura

do par diferencial MOS. Na segunda parte, apresentaremos a analise quantitativa do circuito para

grandes sinais de entrada, com o objetivo de mostrar que existe uma faixa de operacao aproxima-

damente linear do amplificador, desde que a parcela diferencial dos sinais de entrada seja suficien-

temente pequena. Nesse sentido, na terceira e ultima parte do nosso estudo, faremos a analise de

pequenos sinais do amplificador, utilizando os modelos linearizados dos transistores MOS.

Analise Qualitativa do Par Diferencial MOS

Vamos comecar o nosso estudo qualitativo pelo ponto de polarizacao do amplificador diferencial

da Fig. VI.45(a), onde o circuito estara operando exclusivamente em corrente contınua, com as fontes

de sinal de entrada v1 e v2 zeradas — ou seja, substituıdas por curtos-circuitos. Nesta situacao,

ilustrada na Fig. VI.46(a), a propria estrutura do circuito faz com que tenhamos VGS1 = VGS2.

Dessa forma, se considerarmos que os transistores M1 e M2 estao perfeitamente casados, teremos

que a corrente na fonte de polarizacao 2IP sera dividida igualmente entre esses dois transistores,

produzindo ID1 = ID2 = IP .

Assumindo que ambos os transistores do par diferencial da Fig. VI.46(a) estao polarizados no

modo de saturacao, o modelo quadratico do MOSFET nos permite escrever que:

IP =1

2kN

W

L(VGS − Vth)

2,

onde a tensao de polarizacao VGS e a mesma para os transistores M1 e M2, ou seja, VGS1 = VGS2 =

VGS . Alem disso, tambem estamos considerando que ambos os transistores possuem a mesma largura

W , o mesmo comprimento de canal L e os mesmos parametros fısicos kN e Vth.

Neste ponto, e necessario definir a tensao de overdrive de polarizacao ∆VGS = VGS − Vth, que

exercera um importante papel na nossa analise do par diferencial MOS. A partir da equacao acima,


Capıtulo VI 404

M1 M2

2IP

VDD

VSS

RD RD

VGS1 VGS2

IP IP

0 00

(a)

M1 M2

2IP

vcm

VDD

VSS

RD RD

vGS1 vGS2

IP IP

0

vcm

(b)

Figura VI.46: Ponto de Polarizacao do par diferencial MOS (a) eseu comportamento para uma entrada de modo comum (b).

podemos relacionar essa tensao de overdrive com a corrente de polarizacao do par diferencial da

seguinte forma:

IP =1

2kN

W

L·∆V 2

GS ∴ ∆VGS =

√2IP

kNWL

. (VI.78)

Com a corrente na fonte polarizacao 2IP sendo dividida igualmente entre os transistores M1 e

M2, a tensao vo observada na saıda do amplificador diferencial da Fig. VI.46(a) sera:

vo = (VDD −RDIP )− (VDD −RDIP ) ∴ vo = 0.

E interessante observar que esse mesmo comportamento continua a ocorrer quando uma entrada

de modo comum e aplicada ao circuito. Nesta situacao, ilustrada na Fig. VI.46(b), as tensoes de

controle dos transistores continuam identicas, ou seja, vGS1 = vGS2. Consequentemente, o casamento

dos transistores M1 e M2 resulta em iD1 = iD2 = IP e vo = 0. Portanto, da mesma forma que no

caso bipolar, o par diferencial MOS ideal tambem e capaz de rejeitar totalmente a parcela de modo

comum dos sinais de entrada.

No caso de sinais de entrada diferenciais, teremos as situacoes ilustradas na Fig. VI.47, onde a

diferenca entre as tensoes de controle vGS1 e vGS2, provocada pela parcela diferencial da entrada, faz

com que a corrente da fonte de polarizacao 2IP seja repartida de forma desigual entre os transistores

M1 e M2. Caso a parcela diferencial de entrada vd seja suficientemente pequena, essa diferenca ∆i

entre as correntes iD1 e iD2 sera diretamente proporcional a entrada vd.

Na situacao particular da Fig. VI.47(a), onde v1 > v2, teremos que vGS1 > vGS2. Consequente-

mente, teremos as seguintes correntes de dreno nos transistores M1 e M2:

iD1 = IP + ∆i e iD2 = IP −∆i,

pois a Lei das Correntes de Kirchhoff determina que iD1 + iD2 = 2IP . Dessa forma, a tensao na

saıda sera dada por:

vo = [VDD −RD iD2]− [VDD −RD iD1]

vo = [VDD −RD(IP −∆i)]− [VDD −RD(IP + ∆i)]

vo = 2RD ∆i.


Capıtulo VI 405

M1 M2

2IP

vo

VDD

VSS

RD

vGS1 vGS2

IP + Di

vd2

+vd2

-

RDIP - Di

(a)

M1 M2

2IP

vo

VDD

VSS

RD

vGS1 vGS2

IP - Di

vd2

-vd2

+

RDIP + Di

(b)

Figura VI.47: Operacao do par diferencial MOS quanto a uma entrada diferencialcom v1 > v2 (a) e com v1 < v2 (b).

Analogamente, na situacao particular da Fig. VI.47(b), onde v1 < v2, teremos:

vo = − 2RD ∆i.

Portanto, do mesmo modo que no equivalente bipolar, o par diferencial MOS tambem e capaz de

responder a parcela diferencial dos sinais de entrada, produzindo uma resposta vo proporcional a

entrada vd.

No entanto, a proporcionalidade entre a parcela de corrente ∆i e a tensao diferencial vd na

entrada tem um limite muito bem definido, que e atingido quando toda a corrente na fonte de

polarizacao 2IP e desviada para apenas um dos dois transistores do par diferencial, deixando o

outro transistor em corte com corrente de dreno nula. Nesse sentido, poderao ocorrer duas situacoes

limite no par diferencial MOS, as quais estao ilustradas na Fig. VI.48.

Na situacao especıfica da Fig. VI.48(a), o limite e alcancado quando a tensao diferencial de

entrada vd e tal que a tensao de controle vGS2 aplicada a M2 atinge exatamente o valor da tensao de

limiar Vth, levando o transistor a entrar na fronteira entre os modos de saturacao e de corte. Nesta

M1 M2

2IP

vomáx

VDD

VSS

RD

vGS1 vGS2

2IP

vd2

+vd2

-

0RD

(a)

M1 M2

2IP

vomín

VDD

VSS

RD

vGS1 vGS2

2IP

vd2

-vd2

+

0RD

(b)

Figura VI.48: Comportamento limite do par diferencial MOS quando uma grande tensao diferencial vd eaplicada a entrada. Quando v1 > v2, toda a corrente da fonte de polarizacao e desviada para M1 (a) e,

quando v1 < v2, toda a corrente da fonte de polarizacao e desviada para M2.


Capıtulo VI 406

fronteira, teremos iD1 = 2IP e iD2 = 0. Como toda a corrente da fonte de polarizacao 2IP estara

circulando exclusivamente pelo transistor M1, nos teremos que:2IP =

1

2kN

W

L(vGS1 − Vth)

2

0 =1

2kN

W

L(vGS2 − Vth)

2

∴

vGS1 = Vth +

√√√√ 4IP

kNWL

vGS2 = Vth

Dessa forma, o maior valor que a tensao diferencial de entrada vd pode assumir antes de colocar o

par diferencial na situacao limite da Fig. VI.48(a) e dada por:

vd = vGS1 − vGS2 ∴ vdmax =

(Vth +

√4IP

kNWL

)−Vth =

√4IP

kNWL

.

Recordando da tensao de overdrive de polarizacao expressa em (VI.78), podemos reescrever o valor

limite da tensao diferencial de entrada da seguinte forma:

vdmax =√

2 ∆VGS . (VI.79)

Portanto, para que o par diferencial MOS opere da forma ilustrada na Fig. VI.47, e absoluta-

mente necessario que a tensao diferencial aplicada a entrada seja vd < vdmax. Para qualquer tensao

vd ≥ vdmax, teremos iD1 = 2IP e iD2 = 0. Nessa situacao, teremos atingido tambem o limite

maximo da tensao vo na saıda do amplificador, onde:

vomax = (VDD −RD · 0)− (VDD −RD · 2IP ) ∴ vomax = 2 IP RD. (VI.80)

Analogamente, na situacao limite ilustrada na Fig. VI.48(b), teremos iD1 = 0 e iD2 = 2IP . Isso

ocorrera quando a tensao diferencial aplicada a entrada for vd < vdmın, onde:

vdmın = −√

2 ∆VGS . (VI.81)

Nessa situacao, teremos que o limite inferior da tensao na saıda sera:

vomın = (VDD −RD · 2IP )− (VDD −RD · 0) ∴ vomın = − 2 IP RD. (VI.82)

Portanto, a partir desta analise preliminar, foi possıvel constatar que o circuito do par diferencial

MOS e capaz de rejeitar a parcela de modo comum vcm dos sinais aplicados a entrada, alem de ser

capaz de amplificar a parcela diferencial vd, desde que a amplitude desta ultima se mantenha dentro

dos limites (VI.79) e (VI.81).

A seguir, vamos aprofundar o nosso estudo do par diferencial MOS atraves de uma analise

quantitativa do circuito para grandes sinais de entrada. Depois, vamos restringir essa analise ao

caso particular em que os sinais de entrada sao suficientemente pequenos para alcancarmos uma

amplificacao aproximadamente linear.

Analise de Grandes Sinais do Par Diferencial MOS

No amplificador diferencial da Fig. VI.49, vamos continuar assumindo que os dois transistores M1

e M2 do par diferencial estao perfeitamente casados e, portanto, apresentam exatamente os mesmos

parametros fısicos kN e Vth, alem de possuırem a mesma largura W e o mesmo comprimento de

canal L.


Capıtulo VI 407

M1 M2

2IP

v1 v2

vo

VDD

VSS

RD RD

vGS1 vGS2

iD1 iD2

iD1 iD2

0 0

vS

Figura VI.49: Analise de grandes sinais do Par Diferencial MOS.

Assumindo que as fontes de polarizacao VDD, VSS e 2IP estao ajustadas de modo a manter

ambos os transistores do par diferencial operando no modo de saturacao, podemos escrever que:

iD1 =1

2kN

W

L(vGS1 − Vth)

2e iD2 =

1

2kN

W

L(vGS2 − Vth)

2.

Extraindo a raiz quadrada de ambas as equacoes, obteremos:

√iD1 =

√1

2kN

W

L(vGS1 − Vth) e

√iD2 =

√1

2kN

W

L(vGS2 − Vth) .

Ao extrairmos a raiz quadrada, adotamos as solucoes em que (vGS − Vth) > 0, porque ambos os

transistores estao operando no modo de saturacao, onde devemos ter vGS > Vth para garantirmos a

formacao do canal de conducao nos transistores.

Considerando os transistores M1 e M2 perfeitamente casados, podemos escrever que:

√iD1 −

√iD2 =

√1

2kN

W

L(vGS1 − vGS2) .

Como as tensoes de controle dos transistores da Fig. VI.49 sao vGS1 = v1 − vS e vGS2 = v2 − vS ,

podemos reescrever a equacao acima da seguinte forma:

√iD1 −

√iD2 =

√1

2kN

W

L(v1 −vS − v2 +vS)

√iD1 −

√iD2 =

√1

2kN

W

L· vd,

onde vd = v1 − v2 e a parcela diferencial dos sinais de entrada.

Elevando ao quadrado a equacao acima, obteremos a seguinte relacao:

iD1 − 2√iD1 iD2 + iD2 =

1

2kN

W

L· v2d.

De acordo com a Lei das Correntes de Kirchhoff, temos que iD1 + iD2 = 2IP no circuito da Fig.

VI.49. Entao, podemos reescrever a equacao acima da seguinte forma:

2IP − 2√iD1 iD2 =

1

2kN

W

L· v2d ∴

√iD1 iD2 = IP − kN

W

L· v

2d

4.


Capıtulo VI 408

Elevando novamente toda a equacao ao quadrado, obteremos:

iD1 iD2 =

[IP − kN

W

L·(vd

2

)2]2

.

A partir da equacao acima, e possıvel obtermos a corrente de dreno iD1, aplicando novamente

a Lei das Correntes de Kirchhoff, onde iD2 = 2IP − iD1. Dessa forma, obtemos a seguinte equacao

quadratica:

iD1 (2IP − iD1) =

[IP − kN

W

L

(vd2

)2]2

i2D1 − 2IP iD1 +

[IP − kN

W

L

(vd2

)2]2

= 0

que apresenta as seguintes raızes para a corrente de dreno iD1:

iD1 = IP ±

√I2P −

[IP − kN

W

L

(vd2

)2]2

.

Manipulando algebricamente a expressao acima, podemos reescreve-la de uma forma mais conveni-

ente para a nossa analise:

iD1 = IP ±

√I

2P −I

2P + 2 IP kN

W

L

(vd2

)2

−[kN

W

L

(vd2

)2]2

iD1 = IP ± kNW

L

(vd2

)√ 2IP

kNWL

−(vd

2

)2

iD1 = IP ±kN

WL

2 IP· vd IP

√2IP

kNWL

−(vd

2

)2

.

Recordando da expressao (VI.78) para a tensao de overdrive de polarizacao ∆VGS dos transistores

M1 e M2 do par diferencial, podemos reescrever a expressao acima da seguinte forma:

iD1 = IP ±vd IP∆V 2

GS

·√

∆V 2GS −

(vd2

)2

.

Conforme a analise qualitativa ilustrada na Fig. VI.47, a corrente de dreno deve ser iD1 > IP

quando tivermos vd > 0 e, alternativamente, iD1 < IP quando vd < 0. Portanto, a unica solucao

acima que esta de acordo com o comportamento esperado para a corrente iD1 e:

iD1 = IP +vd IP∆V 2

GS

·√

∆V 2GS −

(vd2

)2

. (VI.83)

Analogamente, repetindo o mesmo procedimento acima para a corrente de dreno iD2, obteremos

o seguinte resultado:

iD2 = IP −vd IP∆V 2

GS

·√

∆V 2GS −

(vd2

)2

. (VI.84)

De acordo com os resultados (VI.83) e (VI.84), teremos que iD1 = iD2 = IP caso a parcela

diferencial vd das tensoes aplicadas a entrada do amplificador seja nula. Isso confirma as situacoes

ilustradas na Fig. VI.46, onde temos o comportamento do par diferencial em seu ponto de polarizacao

e tambem quando apenas a parcela de modo comum e aplicada a entrada.

Caso a parcela diferencial das tensoes aplicadas a entrada seja vd = vdmax =√

2 ∆VGS , as


Capıtulo VI 409

expressoes (VI.83) e (VI.84) resultarao em:

iD1 = IP +

√2 ∆VGS IP∆V 2

GS

·

√√√√∆V 2GS −

(√2 ∆VGS

2

)2

= 2 IP

iD2 = IP −√

2 ∆VGS IP∆V 2

GS

·

√√√√∆V 2GS −

(√2 ∆VGS

2

)2

= 0

confirmando a situacao limite ilustrada na Fig. VI.48(a).

Analogamente, caso tenhamos na entrada vd = vdmın = −√

2 ∆VGS , as expressoes (VI.83) e

(VI.84) resultarao em:

iD1 = IP +(−√

2 ∆VGS)IP∆V 2

GS

·

√√√√∆V 2GS −

((−√

2 ∆VGS)

2

)2

= 0

iD2 = IP −(−√

2 ∆VGS)IP∆V 2

GS

·

√√√√∆V 2GS −

((−√

2 ∆VGS)

2

)2

= 2 IP

confirmando tambem a outra situacao limite ilustrada na Fig. VI.48(b).

Neste ponto, devemos lembrar que os resultados (VI.83) e (VI.84) foram obtidos a partir da

premissa de que os transistores M1 e M2 estao ambos operando no modo de saturacao. Por-

tanto, esses dois resultados sao validos apenas para tensoes diferenciais de entrada no intervalo

−√

2 ∆VGS ≤ vd ≤√

2 ∆VGS . Caso tenhamos vd >√

2 ∆VGS , o transistor M2 estara em corte e

toda a corrente da fonte 2IP estara circulando por M1, conforme mostrado na Fig. VI.48(a). Por

outro lado, caso vd < −√

2 ∆VGS , teremos M1 em corte e toda a corrente 2IP circulando exclusiva-

mente por M2, conforme a Fig. VI.48(b). Dessa forma, as curvas caracterısticas das correntes iD1

e iD2 em funcao da tensao vd na entrada apresentarao o aspecto mostrado na Fig. VI.50(a).

vd

iD2IP

0

IP

iD1iD2

- 2 DVGS + 2 DVGS

(a)

vd

vo+ 2IP RD

- 2IP RC

0- 2 DVGS + 2 DVGS

(b)

Figura VI.50: Curvas caracterısticas das correntes iD1 e iD2 (a) e da tensao na saıda vo (b) em funcao datensao diferencial vd aplicada a entrada do amplificador da Fig. VI.49.

Uma vez obtidas as correntes de dreno iD1 e iD2, podemos finalmente obter a expressao da tensao

vo na saıda do amplificador da Fig. VI.49 em funcao da tensao diferencial na entrada:

vo = (VDD −RD iD2)− (VDD −RD iD1)

vo =

[VDD −RD

(IP −

vd IP∆V 2

GS

·√

∆V 2GS −

(vd2

)2)]−

[VDD −RD

(IP +

vd IP∆V 2

GS

·√

∆V 2GS −

(vd2

)2)]


Capıtulo VI 410

vo = 2RDvd IP∆V 2

GS

·√

∆V 2GS −

(vd2

)2

. (VI.85)

Novamente, devemos lembrar ao leitor que o resultado (VI.85) e valido apenas quando a tensao

diferencial na entrada e tal que −√

2 ∆VGS ≤ vd ≤√

2 ∆VGS . Caso vd >√

2 ∆VGS , teremos vo =

vomax = 2 IP RD, conforme (VI.80). Por outro lado, caso vd < −√

2 ∆VGS , teremos vo = vomın =

− 2 IP RD, conforme (VI.82). Consequentemente, a curva caracterıstica de vo em funcao de vd

apresentara o aspecto ilustrado na Fig. VI.50(b), onde podemos observar que o par diferencial MOS

apresenta um comportamento aproximadamente linear quando a amplitude da parcela diferencial

dos sinais de entrada e tal que |vd| √

2 ∆VGS .

Observacao

Se compararmos as condicoes de pequenos sinais obtidas para os pares diferenciais bipolar (|vd| 4vT ) e MOS (|vd|

√2 ∆VGS), observamos que a faixa de operacao linear do par diferencial MOS

pode ser ajustada atraves do dimensionamento, por parte do projetista, da tensao de overdrive de

polarizacao ∆VGS . Tal flexibilidade, entretanto, nao existe no par diferencial bipolar.

Alem disso, do mesmo modo que no par diferencial bipolar, a linearidade do par diferencial MOS

tambem pode ser melhorada com a inclusao de resistores de degeneracao nos terminais de fonte

dos transistores M1 e M2. Na Figura abaixo, sao mostrados dois circuitos alternativos em que essa

estrategia e adotada.

M1

2IP

v1 v2

vo

VDD

VSS

RD RD

RF RF

iD1 iD2

IP

v1 v2

vo

VDD

VSS

RD RD

2RF

iD1 iD2

IP

M2 M1 M2

Em ambos os circuitos acima, a faixa de operacao linear do par diferencial MOS sera tao maior quanto

maior for a resistencia de degeneracao RF , conforme mostrado no grafico a seguir, onde RF1 < RF2 <

RF3. Novamente, vemos que a desvantagem dessa estrategia e a reducao que observamos no ganho

de tensao diferencial, conforme aumentamos a resistencia de degeneracao RF .

vd

vo+ 2IP RD

- 2IP RD

0

RF1 RF2 RF3

No caso particular dos pares diferenciais MOS, a resistencia de degeneracao RF pode ser imple-

mentada atraves de um MOSFET operando no modo de triodo, conforme mostrado na figura a

seguir. Nessa implementacao, o MOSFET MF em triodo funciona como um resistor, cuja resistencia

e ajustada pela tensao de porta Vctrl.


Capıtulo VI 411

IP

v1 v2

vo

VDD

VSS

RD RDiD1 iD2

IP

M1 M2

MF

Vctrl

Uma vez que a resistencia de degeneracao do par diferencial MOS da figura acima pode ser ajustada

atraves da tensao de controle Vctrl, o proprio ganho de tensao diferencial proporcionado pelo ampli-

ficador pode ser ajustado dinamicamente atraves de um sistema de controle automatico de ganho.

Esse tipo de controle e amplamente utilizado em sistemas de telecomunicacoes, onde e necessario

compensar as variacoes na intensidade do sinal captado por uma antena atraves do ajuste automatico

do ganho do amplificador.

Se considerarmos que as amplitudes dos sinais de entrada satisfazem a condicao de pequenos

sinais |vd| √

2 ∆VGS , entao, sera possıvel fazer a aproximacao ∆V 2GS −

(vd2

)2 ≈ ∆V 2GS . Assim,

poderemos aproximar a expressao (VI.85) da seguinte forma:

vo ≈ 2RDvd IP∆V 2

GS

·√

∆V 2GS ∴ vo ≈

2 IP∆VGS

RD · vd,

mostrando que a relacao entre vo e vd fica aproximadamente linear. Portanto, segundo essa aproxi-

macao, o ganho de tensao diferencial proporcionado pelo amplificador da Fig. VI.49 e:

AV d =vovd

=2 IP

∆VGSRD. (VI.86)

Esse mesmo resultado tambem pode ser obtido calculando-se a derivada dvodvd

da expressao (VI.85)

no ponto em que vd = 0 — deixamos esse calculo como um exercıcio para voce leitor.

Considerando a expressao (VI.78) para a tensao de overdrive ∆VGS , podemos reescrever o ganho

diferencial do amplificador da seguinte forma:

AV d =2 IP√

2IPkN

WL

·RD ∴ AV d =

√2 kN

W

LIP ·RD.

Lembrando que M1 e M2 estao polarizados com ID1 = ID2 = IP , entao, a transcondutancia para

pequenos sinais desses dois transistores e dada por gm =√

2 kNWL IP . Entao, podemos reescrever

a expressao (VI.86) para o ganho diferencial da seguinte forma:

AV d =vovd

= gmRD. (VI.87)

A partir do estudo apresentado nesta secao, conseguimos constatar que e perfeitamente possı-

vel obter uma amplificacao aproximadamente linear com o par diferencial MOS. Nesse sentido, se

considerarmos exclusivamente os casos em que a condicao |vd| √

2 ∆VGS e satisfeita, podemos

simplificar significativamente a analise e o projeto de amplificadores diferenciais MOS atraves do


Capıtulo VI 412

emprego da analise de pequenos sinais, onde os transistores MOS sao substituıdos por seus circuitos

equivalentes linearizados.

Analise de Pequenos Sinais do Amplificador Diferencial MOS

Nos casos em que a parcela diferencial dos sinais de entrada vd satisfaz a condicao de pequenos

sinais |vd| √

2 ∆VGS , nos podemos simplificar bastante a analise do amplificador diferencial MOS

ao aproximarmos o seu comportamento eletrico por um modelo linearizado. O primeiro passo dessa

simplificacao e a possibilidade de empregar o princıpio da superposicao para separarmos a Analise

de Polarizacao da Analise de Pequenos Sinais do circuito.

Nesse sentido, considere o amplificador diferencial da Fig. VI.51. Desta vez, vamos considerar

que a fonte de corrente 2IP nao e mais ideal e que apresenta uma impedancia de saıda RP . Neste

circuito, a associacao em paralelo de 2IP e RP representa o circuito equivalente de Norton da fonte

de corrente nao ideal.

vo2

2IP RP

M1

RD RD

VDD

vo1

v2v1

VSS

2IP RP

RD RD

VDD

VSS

ID1 ID2

vo2

RP

RD RDvo1

v2v1

Análise de

PolarizaçãoAnálise de

Pequenos SinaisM2

M1 M2 M1 M2

Figura VI.51: Usando o princıpio da superposicao para realizar separadamente as Analises dePolarizacao e de Pequenos Sinais do amplificador diferencial MOS.

Usando o princıpio da superposicao, podemos separar as Analises de Polarizacao e de Pequenos

Sinais, conforme ilustrado na propria Fig. VI.51. Na Analise de Polarizacao, as fontes de sinal v1

e v2 sao zeradas — ou seja, substituıdas por curtos-circuitos — e somente as fontes de polarizacao

VDD, VSS e 2IP sao aplicadas. Nesta analise, o circuito do amplificador funciona exclusivamente

em corrente contınua e e possıvel obter as correntes de polarizacao ID1 e ID2 nos terminais de dreno

dos transistores M1 e M2, respectivamente. Como os transistores do par diferencial devem estar

casados e o circuito de polarizacao da Fig. VI.51 faz com que VGS1 = VGS2 = VGS , teremos que os

transistores M1 e M2 estarao polarizados com ID1 = ID2 = ID.

Na Analise de Pequenos Sinais, as fontes de entrada v1 e v2 sao aplicadas ao circuito e as fontes

de polarizacao sao todas zeradas. Nesse sentido, as fontes de tensao VDD e VSS sao substituıdas

por curtos-circuitos para a terra e a fonte de corrente 2IP e substituıda por um circuito aberto.

Finalmente, podemos substituir os transistores M1 e M2 pelos seus respectivos modelos linearizados


Capıtulo VI 413

para pequenos sinais, onde:

gm1 = gm2 =

√2 kN

W

LID ou gm1 = gm2 = kN

W

L∆VGS ,

onde ∆VGS = VGS − Vth e a tensao de overdrive de polarizacao dos transistores M1 e M2.

Um dos principais objetivos da Analise de Pequenos Sinais e o calculo dos ganhos de tensao dife-

rencial e de modo comum, pois estes parametros sao fundamentais para a avaliacao do desempenho

de um amplificador diferencial. Para calcularmos esses dois ganhos de tensao, precisamos novamente

decompor os sinais de entrada v1 e v2 nas suas parcelas diferencial e de modo comum:

v1 = +vd2

+ vcm e v2 = −vd2

+ vcm.

Dessa forma, aplicando o princıpio da superposicao mais uma vez, podemos separar a Analise de

Pequenos Sinais do amplificador nas Analises Diferencial e de Modo Comum, conforme ilustrado na

Fig. VI.52. Na Analise Diferencial, apenas a parcela diferencial vd dos sinais de entrada v1 e v2 e

aplicada ao amplificador e a parcela de modo comum vcm e zerada. Na Analise de Modo Comum,

por sua vez, a parcela diferencial e zerada e apenas a parcela de modo comum dos sinais de entrada

e aplicada ao amplificador.

vo2

RP

RD RDvo1

vd2

+vd2

-

vcm vcm

vo2

RP

RD RDvo1

vd2

+vd2

-

vo2

RP

RD RDvo1

vcm vcm

Análise

DiferencialAnálise de

Modo Comum

M1 M2

M1 M2 M1 M2

Figura VI.52: Usando o princıpio da superposicao para separar a Analise de Pequenos Sinais doamplificador diferencial MOS nas suas Analises Diferencial e de Modo Comum.

A seguir, apresentaremos separadamente as Analises Diferencial e de Modo Comum ilustradas

na Fig. VI.52.

Analise Diferencial para Pequenos Sinais

Para realizar a Analise Diferencial para pequenos sinais, vamos substituir os transistores M1 e M2

no circuito da Fig. VI.52 por seus respectivos modelos linearizados de pequenos sinais. Dessa forma,

obteremos o circuito equivalente da Fig. VI.53. Nesse circuito, foi considerado que gm1 = gm2 = gm,

porque os transistores M1 e M2 estao casados e polarizados com a mesma corrente de dreno.


Capıtulo VI 414

vgs1 gmvgs1 gmvgs2 vgs2

vo1 vo2

RD RD

vd2

+vd2

-

vs

RP

gmvgs1 gmvgs2

gmvgs1 + gmvgs2

Figura VI.53: Circuito equivalente para pequenos sinais utilizado na Analise Diferencial.


vo1 = − gmvgs1 ·RD e vo2 = − gmvgs2 ·RD. (VI.88)

Para obter as tensoes de controle vgs1 e vgs2 em (VI.88), e necessario calcular a tensao de pequenos

sinais vs no no comum aos terminais de fonte de M1 e M2. Essa tensao nodal pode ser calculada da

seguinte forma:

vs = [gmvgs1 + gmvgs2] ·RP

vs =[gm

(vd2− vs

)+ gm

(−vd2− vs

)]·RP

vs

(2 gm +

1

RP

)= 0

vs = 0.

Esse resultado ja era esperado, pois e consequencia direta da simetria do circuito da Fig. VI.53 e

da antissimetria dos sinais de excitacao.

Uma vez calculada a tensao de pequenos sinais vs, podemos obter as tensoes na saıda do circuito

da Fig. VI.53 a partir das equacoes (VI.88):vo1 = − gm

(vd

2− 0

)·RD

vo2 = − gm

(−vd

2− 0

)·RD

∴

vo1 = − gmRD

vd

2

vo2 = + gmRDvd

2

(VI.89)

A partir dos resultados obtidos em (VI.89), e possıvel obter os seguintes ganhos de tensao dife-

renciais:

AV d1 =vo1vd

= −gmRD2

e AV d2 =vo2vd

= +gmRD

2. (VI.90)

Caso a tensao na saıda seja medida diferencialmente, com vo = vo2−vo1, o ganho de tensao diferencial

do amplificador sera dado por:

AV d =vovd

=

gmRDvd

2−

(− gmRD

vd

2

)vd

∴ AV d = gmRD. (VI.91)


Capıtulo VI 415

Observe que este e exatamente o mesmo resultado obtido em (VI.87) a partir da nossa analise

do amplificador diferencial para grandes sinais. Tambem e importante observar que os resultados

(VI.87) e (VI.91) sao iguais, porque o ganho de tensao diferencial independe da impedancia de saıda

RP da fonte de corrente que polariza o par diferencial. Portanto, mesmo que essa fonte nao seja

ideal, o ganho diferencial nao sera afetado.

Analise de Modo Comum para Pequenos Sinais

Para realizar a Analise de Modo Comum para pequenos sinais do amplificador diferencial, vamos

substituir os transistores M1 e M2 no circuito da Fig. VI.52 por seus respectivos modelos linearizados

de pequenos sinais. Dessa forma, obteremos o circuito equivalente da Fig. VI.54, o qual e totalmente

simetrico, inclusive com respeito as fontes de sinal de entrada.


vo1 vo2

RD RD

RP

gmvgs1 gmvgs2

vcm vcm

gmvgs1 + gmvgs2

Figura VI.54: Circuito equivalente para pequenos sinais utilizado na Analise de Modo Comum.

Como o circuito da Fig. VI.54 e totalmente simetrico, podemos fazer uso dessa caracterıstica

para simplificar o nosso trabalho de analise, do mesmo modo que fizemos na analise de modo comum

do amplificador diferencial bipolar. Nesse sentido, vamos dividir o resistor RP em dois resistores

2RP em paralelo, conforme ilustrado na Fig. VI.55. Como essa modificacao nao altera a solucao do

circuito, o resultado obtido para o ganho de modo comum sera exatamente o mesmo.

Em virtude da simetria do circuito da Fig. VI.55, a corrente no ramo central que interconecta

vo1 vo2

RC RC

2RP

vcm vcm

2RP0

gmvgs1 gmvgs2

gmvgs1 gmvgs2vgs1 vgs2

gmvgs1 gmvgs2

Figura VI.55: Analise de Modo Comum do amplificador diferencial MOSsimplificada pela simetria do circuito.


Capıtulo VI 416

as duas metades do circuito e igual a zero, tornando esse ramo equivalente a um circuito aberto.

Nesse circuito, podemos obter a tensao de controle vgs1 da seguinte forma:

vgs1 = vcm − 2RP · gmvgs1 ∴ vgs1 =vcm

1 + 2 gmRP.

Em virtude da simetria do circuito, tambem podemos concluir que vgs2 = vgs1.

Assim, uma vez calculadas as tensoes de controle vgs1 e vgs2, podemos obter as tensoes vo1 e vo2

na saıda do amplificador da seguinte forma:vo1 = − gmvgs1 ·RDvo2 = − gmvgs2 ·RD

∴ vo1 = vo2 = − gm(

vcm1 + 2 gmRP

)·RD. (VI.92)

A partir do resultado obtido em (VI.92), e possıvel obter os seguintes ganhos de tensao de modo

comum:

AV cm1 =vo1vcm

= − gmRD1 + 2 gmRP

e AV cm2 =vo2vcm

= − gmRD1 + 2 gmRP

. (VI.93)

Assim como no caso bipolar, as expressoes (VI.92) indicam que a presenca da impedancia de saıda

RP da fonte de corrente nao ideal que polariza o par diferencial faz com que as tensoes de saıda

vo1 e vo2 sejam afetadas pela parcela de modo comum na entrada. Caso tivessemos uma fonte de

corrente ideal, terıamos a situacao limite em que a impedancia de saıda RP e infinita, levando a

AV cm1 = AV cm2 = 0. Esse resultado tambem esta de acordo com a analise de grandes sinais do par

diferencial MOS, onde foi considerado o caso ideal da fonte de corrente 2IP .

A partir dos resultados obtidos em (VI.90) e (VI.93), e possıvel calcularmos a Taxa de Rejeicao

ao Modo Comum do amplificador com respeito a saıda vo1:

CMRR1 =

∣∣∣∣ AV d1

AV cm1

∣∣∣∣ =gmRD

gmRD

1 + 2 gmRP

∴ CMRR1 = 1 + 2 gmRP .

Note que esse resultado e exatamente o mesmo para a saıda vo2.

Portanto, novamente verificamos que a rejeicao ao modo comum sera diretamente proporcional

a impedancia de saıda RP da fonte de corrente que polariza o par diferencial, ou seja, quanto mais

essa fonte de corrente se aproxima do ideal, maior sera a rejeicao ao modo comum do amplificador

diferencial MOS.

Caso a tensao na saıda seja medida diferencialmente, onde vo = vo2 − vo1, o ganho de tensao de

modo comum do amplificador sera:

AV cm =vovcm

=− gmRD

1+2 gmRP· vcm + gmRD

1+2 gmRP· vcm

vcm= 0. (VI.94)

Dessa forma, se a saıda do amplificador for medida diferencialmente, entao, o amplificador diferencial

rejeitara totalmente a parcela de modo comum na entrada, mesmo que a fonte de corrente de

polarizacao nao seja ideal.

Neste ponto, devemos chamar a atencao do leitor para o fato de que a impedancia de entrada

do amplificador diferencial MOS da Fig. VI.51 e infinita para baixas frequencias — onde o efeito

das capacitancias internas dos transistores M1 e M2 pode ser considerado desprezıvel. Por essa

razao, nao foi necessario apresentar aqui o calculo das impedancias de entrada diferencial e de modo

comum desse amplificador.


Capıtulo VI 417

Exemplos de Amplificadores Diferenciais MOS

Uma vez apresentada a estrutura basica e a operacao fısica do par diferencial MOS, bem como

as estrategias de analise de circuitos amplificadores que utilizam essa topologia, estamos prontos

para aprofundar ainda mais o nosso estudo atraves da analise de alguns exemplos desse tipo de

amplificador.

Exemplo vi.8

vo2

IP RP

M1

RD RDvo1

v2v1

M2

VDD = + 5,0 V

VSS = - 5,0 V

3,0 kW 3,0 kW

2,0 mA 100 kW

No amplificador diferencial da figura ao lado, considere

que os transistores M1 e M2 estao perfeitamente casados,

com parametros fısicos kN = 100 µA/V2 e Vth = 0,5 V,

largura W = 80 µm e comprimento de canal L = 1,0 µm.


(a) Os ganhos de tensao diferenciais AV d1, AV d2 e AV d, con-

siderando vd = v1 − v2.

(b) Os ganhos de tensao de modo comum AV cm1, AV cm2 e

AV cm.


saıdas vo1 e vo2.

Solucao:

IP RP

M1

RD RD

M2

VDD

VSS

IP + IRP IRP

VGS VGS

ID ID

1

0 0

O primeiro passo na analise do amplificador diferencial

consiste no calculo do ponto de polarizacao dos transistores.

Na analise de polarizacao, aplicamos ao circuito apenas as

fontes de polarizacao VDD, VSS e IP , e zeramos as fontes de

sinal v1 e v2, conforme mostrado ao lado.

Nesse circuito, temos que VGS1 = VGS2 = VGS e que

os transistores M1 e M2 estao casados, levando a ID1 =

ID2 = ID. Dessa forma, como ambos os transistores do par

diferencial devem estar polarizados no modo de saturacao, o

modelo quadratico do MOSFET nos permite escrever que:

ID =1

2kN

W

L(VGS − Vth)2 .

Como ainda desconhecemos a corrente de dreno ID e a tensao VGS em ambos os transistores do par,

precisamos tambem da equacao de no:

2 ID = IP + IRP .

Nessa equacao, a corrente IRP que circula por RP pode ser obtida atraves da equacao da malha ¬:

0− VGS −RP IRP = VSS ∴ IRP =(−VSS − VGS)

RP.

Entao, combinando essas duas ultimas equacoes, podemos obter uma expressao que relaciona a corrente ID

com a tensao VGS em ambos os transistores do par diferencial:

2 ID = IP +(−VSS − VGS)

RP∴ ID =

IP2

+(−VSS − VGS)

2RP.

Assim, substituindo a expressao acima no modelo quadratico do MOSFET operando no modo de satu-


Capıtulo VI 418

racao, obteremos uma equacao que nos permitira calcular a tensao de polarizacao VGS :

IP2

+(−VSS − VGS)

2RP=

1

2kN

W

L(VGS − Vth)2

2,0

2+

(5,0− VGS)

2 · 100=

1

2· 0,1 · 80

1,0(VGS − 0,5)2

800V 2GS − 799VGS − 5 = 0

Esta equacao quadratica apresenta as seguintes solucoes:V′GS = − 0,0062 V

V ′′GS = + 1,005 V

Como um MOSFET de Canal N precisa ter VGS > Vth para estar operando no modo de saturacao, a unica

solucao adequada para a nossa analise de polarizacao e VGS = 1,005 V. Dessa forma, a corrente de dreno

nos transistores do par diferencial sera:

ID =IP2

+(−VSS − VGS)

2RP∴ ID =

2,0

2+

(5,0− 1,005)

2 · 100= 1,02 mA.

Uma vez obtida a corrente de polarizacao dos transistores M1 e M2, podemos obter a transcondutancia

de pequenos sinais para ambos da seguinte forma:

gm =

√2 kN

W

LID ∴ gm =

√2 · 0,1 · 80

1,0· 1,02 = 4,04 mA/V.

Como o circuito em questao e exatamente o mesmo analisado nas secoes anteriores, podemos usar os resul-

tados obtidos naquela analise de pequenos sinais para calcular os ganhos de tensao solicitados.

(a) A partir das expressoes (VI.90) e (VI.91), teremos os seguintes ganhos de tensao diferenciais:AV d1 = −

gmRD

2

AV d2 = +gmRD

2

AV d = gmRD

∴

AV d1 = −

4,04 · 3,02

= − 6,06 V/V

AV d2 = +4,04 · 3,0

2= + 6,06 V/V

AV d = 4,04 · 3,0 = 12,12 V/V

(b) A partir das expressoes em (VI.93), teremos os seguintes ganhos de tensao de modo comum:

AV cm1 = AV cm2 = − gmRD1 + 2 gmRP

∴ AV cm1 = AV cm2 = − 4,04 · 3,01 + 2 · 4,04 · 100

= − 0,015 V/V.

Alem disso, a expressao (VI.94) nos permite concluir que:

AV cm =vo2 − vo1vcm

= 0.

(c) Os resultados acima nos mostram que o amplificador diferencial em questao proporciona ganhos de

tensao diferenciais AV d1 e AV d2 significativamente maiores, em modulo, que os ganhos de modo

comum AV cm1 e AV cm2. Nesse sentido, as Taxas de Rejeicao ao Modo Comum desse amplificador

com respeito as saıdas vo1 e vo2 serao:


∣∣∣∣ AV d1,2AV cm1,2

∣∣∣∣ = 20 · log

(6,06

0,015

)= 52,1 dB.

Comparando os resultados obtidos no Exemplo VI.8 com aqueles obtidos anteriormente no Exem-

plo VI.4 com o par diferencial bipolar, constatamos que os ganhos de tensao diferenciais propor-


Capıtulo VI 419

cionados por um amplificador bipolar sao significativamente maiores que aqueles proporcionados

pelo circuito equivalente MOS. Novamente, essa caracterıstica se deve a menor transcondutancia de

pequenos sinais gm que um MOSFET e capaz de proporcionar quando comparado a um transistor

bipolar com a mesma corrente de polarizacao.

A despeito dessa desvantagem, o par diferencial MOS tem duas grandes vantagens em relacao ao

equivalente bipolar. A principal vantagem e a altıssima impedancia de entrada proporcionada pelo

par diferencial MOS. Entretanto, so e possıvel obter uma elevada impedancia de entrada quando

polarizamos o par diferencial MOS com fontes de tensao VDD e VSS antissimetricas. Nos casos em

que a polarizacao do circuito e realizada com apenas uma fonte de tensao VDD, precisaremos usar

divisores de tensao resistivos para polarizar os terminais de porta dos transistores do par diferencial

e essas resistencias reduzirao a impedancia de entrada do amplificador.

Outra vantagem e a melhor linearidade do par diferencial MOS, que e consequencia de uma con-

dicao de pequenos sinais menos restritiva que a do par bipolar. No Exemplo VI.8, o comportamento

linear do par diferencial MOS e garantido para sinais diferenciais |vd| √

2 ∆VGS =√

2·(1,005−0,5)

= 714 mV. Ja no Exemplo VI.4, o comportamento linear do par diferencial bipolar e garantido para

sinais diferenciais |vd| 4vT = 4 · 0,025 = 100 mV.

Entretanto, e bom lembrar que a linearidade de ambos os tipos de par diferencial pode ser

significativamente melhorada atraves do emprego de resistores de degeneracao nos terminais de

fonte, como no exemplo a seguir.

Exemplo vi.9

No amplificador diferencial da figura abaixo, considere que os transistores M1 e M2 estao perfeitamente

casados, com parametros fısicos kN = 100 µA/V2 e Vth = 0,5 V, largura W = 80 µm e comprimento de

canal L = 1,0 µm.

vo2

IPRP

M1

RD RD

vo1

v2v1

M2

IP RP

RF

3,0 kW 3,0 kW

VDD = + 5,0 V

VSS = - 5,0 V

100 kW 100 kW1 mA 1 mA

200 W


(a) Os ganhos de tensao diferenciais AV d1, AV d2 e AV d, considerando vd = v1 − v2.

(b) Os ganhos de tensao de modo comum AV cm1, AV cm2 e AV cm.

(c) A Taxa de Rejeicao ao Modo Comum com respeito as saıdas vo1 e vo2.

Solucao:

O primeiro passo na analise do amplificador diferencial e o calculo do ponto de polarizacao dos transis-

tores. Na analise de polarizacao, aplicamos ao circuito apenas as fontes de polarizacao VDD, VSS e IP , e

zeramos as fontes de sinal v1 e v2, conforme mostrado na figura a seguir.


Capıtulo VI 420

IPRP

M1

RD RD

M2

IP RP

RF

VDD

VSS

VGS VGS

0

ID ID

IRPIRP

0 0

1

A simetria do circuito faz com que tenhamos correntes e tensoes de ramo tambem simetricas, o que

resulta em VGS1 = VGS2 = VGS e ID1 = ID2 = ID. Consequentemente, a corrente eletrica que circula pelo

resistor RF sera nula, pois esse resistor faz parte do ramo que interconecta as duas metades simetricas do

circuito. Dessa forma, nossa analise de polarizacao e significativamente simplificada, pois basta analisar

apenas uma das metades do circuito, que o mesmo resultado e valido para a outra metade.

Nesse circuito, temos que a corrente de polarizacao no dreno de cada transistor do par e dada por:

ID = IP + IRP ,

onde a corrente IRP pode ser obtida a partir da equacao da malha ¬:

0− VGS −RP IP = VSS ∴ IRP =(−VSS − VGS)

RP.

Substituindo a expressao para a corrente ID no modelo quadratico do MOSFET operando no modo de

saturacao, obteremos uma equacao quadratica que nos permitira calcular a tensao de polarizacao VGS :

ID =1

2kN

W

L(VGS − Vth)2

IP +(−VSS − VGS)

RP=

1

2kN

W

L(VGS − Vth)2

1,0 +(5,0− VGS)

100=

1

2· 80 · 80

1,0(VGS − 0,5)2

400V 2GS − 399VGS − 5 = 0

Esta equacao quadratica apresenta as seguintes solucoes:V′GS = − 0,012 V

V ′′GS = + 1,01 V


solucao adequada para a nossa analise de polarizacao e VGS = 1,01 V. Dessa forma, a corrente de dreno nos

transistores do par diferencial sera:

ID = IP +(−VSS − VGS)

RP∴ ID = 1,0 +

(5− 1,01)

100= 1,04 mA.

Uma vez obtida a corrente de polarizacao dos transistores M1 e M2, podemos obter a transcondutancia

de pequenos sinais:

gm =

√2 kN

W

LID ∴ gm =

√2 · 0,1 · 80

1,0· 1,04 = 4,08 mA/V.


Capıtulo VI 421

Dessa forma, estamos prontos para proceder as analises diferencial e de modo comum para pequenos sinais.

(a) Na analise diferencial para pequenos sinais, zeramos as fontes de polarizacao VCC , VEE e IP , aplicamos

apenas a parcela diferencial dos sinais de entrada, onde v1 = +vd/2 e v2 = −vd/2, e substituımos os

transistores M1 e M2 pelos seus respectivos modelos linearizados para pequenos sinais. Desse modo,

o circuito equivalente do amplificador em questao ficara conforme mostrado abaixo.


vo1 vo2

RD RD

vd2

+vd2

-

RP

gmvgs1 gmvgs2

RPRF

vs1 vs2

Para aproveitar a simetria do circuito com o objetivo de simplificar a nossa analise, vamos substituir

o resistor de degeneracao RF por dois resistores RF2

em serie, conforme mostrado no circuito abaixo.

Como ambos os circuitos sao equivalentes, a solucao sera exatamente a mesma. Entretanto, a vantagem

da configuracao abaixo esta no fato de que a simetria do circuito e a antissimetria dos sinais de

excitacao nos permite saber a priori que a tensao do no central do circuito e igual a zero.


vo1 vo2

RD RD

vd2

+vd2

-

RP

gmvgs1 gmvgs2

RPRF2

RF2

0vs1 vs2

Como a tensao no no central e a mesma da referencia de terra, podemos considerar que os resistores

RP e RF2

estao em paralelo em ambas as metades do circuito. Dessa forma, podemos escrever que:

vs1 = gmvgs1 ·RP //RF2

e vs2 = gmvgs2 ·RP //RF2.

A partir dessas expressoes, podemos obter a tensao de controle vgs1:

vgs1 =vd2− gmvgs1 ·RP //

RF2

∴ vgs1 =vd2

1 + gm ·RP // RF2

e tambem a tensao de controle vgs2:

vgs2 = − vd2− gmvgs2 ·RP //

RF2

∴ vgs2 = −vd2

1 + gm ·RP // RF2.


Capıtulo VI 422

Uma vez calculadas as tensoes de controle vgs1 e vgs2, podemos calcular as tensoes vo1 e vo2 na saıda

do amplificador diferencial da seguinte forma:

vo1 = −gmvgs1 ·RD

vo2 = −gmvgs2 ·RD∴

vo1 = −

gmRD

1 + gm ·RP // RF2·vd

2

vo2 = +gmRD

1 + gm ·RP // RF2·vd

2

A partir dessas expressoes, podemos finalmente obter os seguintes ganhos de tensao diferenciais:AV d1 =

vo1

vd= −

1

2·

gmRD

1 + gm ·RP // RF2

AV d2 =vo2

vd= +

1

2·

gmRD

1 + gm ·RP // RF2

∴

AV d1 = −

1

2·

4,08 · 3,01 + 4,08 · 100//0,1

= − 4,35 V/V

AV d2 = +1

2·

4,08 · 3,01 + 4,08 · 100//0,1

= + 4,35 V/V

Se considerarmos vo = vo2− vo1 como sendo a tensao de saıda diferencial do amplificador, o ganho de

tensao sera:

AV d =vovd

=gmRD

1 + gm ·RP // RF2∴ AV d =

4,08 · 3,01 + 4,08 · 100//0,1

= + 8,7 V/V





vo1 vo2

RD RD

vcm

RP

gmvgs1 gmvgs2

RP

RF

vcm

0

vs1 vs2

Em virtude da simetria do circuito e dos sinais de excitacao, podemos concluir a priori que nao ha

circulacao de corrente eletrica pela resistencia de degeneracao RF que interconecta as duas metades

do circuito. Dessa forma, podemos analisar apenas uma das metades do circuito, onde temos que:

vs1 = gmvgs1 ·RF .

Entao, podemos obter a tensao de controle vgs1 da seguinte forma:

vgs1 = vcm − gmvgs1 ·RF e vgs1 =vcm

1 + gmRF.

Em virtude da simetria do circuito, tambem podemos concluir que vgs2 = vgs1. Portanto, conhecendo

as tensoes de controle vgs1 e vgs2, podemos obter as tensoes vo1 e vo2 na saıda do amplificador:

vo1 = −gmvgs1 ·RD

vo2 = −gmvgs2 ·RD∴

vo1 = −

gmRD

1 + gmRP· vcm

vo2 = −gmRD

1 + gmRP· vcm


Capıtulo VI 423

A partir desses resultados, podemos obter os seguintes ganhos de tensao de modo comum:AV cm1 =

vo1

vcm= −

gmRD

1 + gmRP

AV cm2 =vo2

vcm= −

gmRD

1 + gmRP

∴ AV cm1 = AV cm2 = − 4,08 · 3,01 + 4,08 · 100

= 0,03 V/V.

Se considerarmos vo = vo2− vo1 como sendo a tensao de saıda diferencial do amplificador, o ganho de

tensao sera:

AV cm =vovd

=vo2 − vo1vcm

= 0.

(c) De acordo com os resultados acima, as Taxas de Rejeicao ao Modo Comum desse amplificador com

respeito as saıdas vo1 e vo2 serao:


∣∣∣∣ AV d1,2AV cm1,2

∣∣∣∣ = 20 · log

(4,35

0,03

)= 43,2 dB.

Comparando os resultados obtidos nos Exemplos VI.8 e VI.9, verificamos quantitativamente que,

apesar da melhora na linearidade do par diferencial, a inclusao da resistencia de degeneracao RF no

circuito tem a desvantagem de reduzir o ganho de tensao proporcionado pelo amplificador.

Exemplo vi.10

Na figura abaixo, temos um amplificador composto por um primeiro estagio diferencial e um segundo

estagio em dreno comum. Nesse circuito, os transistores M1 e M2 estao perfeitamente casados, com W1 =

W2 = 80 µm e L1 = L2 = 1,0 µm. Ja o transistor M3 do segundo estagio apresenta W3 = 40 µm e L3 =

1,0 µm. Alem disso, todos os transistores possuem parametros fısicos kN = 100 µA/V2 e Vth = 0,5 V.

vo

RF1

M1

RD

v2v1

M2

M3

2,0 kW

2,5 kW

RF2

3,0 kW12 kWRL

VSS = - 5,0 V

VDD = + 5,0 V


(a) O ganho de tensao diferencial AV d = vo/vd, considerando vd = v1 − v2.

(b) O ganho de tensao de modo comum AV cm = vo/vcm.

(c) A Taxa de Rejeicao ao Modo Comum.

(d) A impedancia de saıda.

Solucao:

O primeiro passo na analise do amplificador e o calculo do ponto de polarizacao dos transistores. Na

analise de polarizacao, aplicamos ao circuito apenas as fontes de polarizacao VDD e VSS , e zeramos as fontes


Capıtulo VI 424

de sinal v1 e v2. Dessa forma, o circuito estara operando exclusivamente em corrente contınua, fazendo

com que a impedancia do capacitor de acoplamento na saıda do amplificador seja infinita — ou seja, esse

capacitor sera equivalente a um circuito aberto. Assim, o circuito equivalente do amplificador na analise de

polarizacao ficara conforme mostrado na figura abaixo.

RF1

M1

RD

M2

M3

RF2

VSS

VDD

VGS1 VGS2

VGS3

ID1 ID2

ID3

ID1 + ID2

1

2

Para calcularmos as correntes ID1 e ID2 do circuito acima, precisamos escrever a equacao da malha ¬:

0− VGS1 −RF1(ID1 + ID2) = VSS .

O arranjo do circuito de polarizacao faz com que tenhamos VGS1 = VGS2 nos transistores M1 e M2. Como

esses dois transistores estao perfeitamente casados, teremos, como consequencia, correntes de polarizacao

ID1 = ID2. Dessa forma, podemos reescrever a equacao de malha acima da seguinte forma:

0− VGS1 −RF1 · 2 ID1 = VSS ∴ ID1 =(−VSS − VGS1)

2RF1.

Como os transistores do par diferencial devem estar polarizados no modo de saturacao, tambem podemos

escrever que:

ID1 =1

2kN

W1

L1(VGS1 − Vth)2 .

Assim, combinando as duas equacoes acima, podemos calcular a tensao de polarizacao VGS1 da seguinte

forma:(−VSS − VGS1)

2RF1=

1

2kN

W1

L1(VGS1 − Vth)2

(5,0− VGS1)

2 · 2,0 =1

2· 0,1 · 80

1,0(VGS1 − 0,5)2

16V 2GS1 − 15VGS1 − 1 = 0.

Esta equacao quadratica apresenta as seguintes solucoes:V′GS1 = − 0,0625 V

V ′′GS1 = + 1,0 V


solucao adequada para a nossa analise de polarizacao e VGS1 = 1,0 V. Dessa forma, a corrente de dreno nos

transistores do par diferencial sera:

ID1 =(−VSS − VGS1)

2RF1∴ ID1 =

(5,0− 1,0)

2 · 2,0 = 1,0 mA.

A partir desse resultado, tambem podemos concluir que ID2 = 1,0 mA.

Uma vez obtidas as correntes de polarizacao dos transistores M1 e M2, podemos obter as suas transcon-

dutancias para pequenos sinais:

gm1 = gm2 =

√2 kN

W1

L1ID1 ∴ gm1 = gm2 =

√2 · 0,1 · 80

1,0· 1,0 = 4,0 mA/V.


Capıtulo VI 425

Para calcularmos a corrente de polarizacao em M3, sera necessario escrever a equacao da malha :

VDD −RDID2 − VGS3 −RF2ID3 = VSS .

A partir dessa equacao de malha, podemos obter a seguinte expressao para a corrente de polarizacao no

transistor M3:

ID3 =VDD − VSS −RDID2 − VGS3

RF2.

Como o transistor M3 tambem deve estar polarizado no modo de saturacao, podemos usar o mesmo

modelo quadratico do MOSFET nesse modo de operacao:

ID3 =1

2kN

W3

L3(VGS3 − Vth)2 .

Assim, combinando as duas expressoes acima, podemos calcular a tensao de polarizacao VGS3 atraves da

seguinte equacao:VDD − VSS −RDID2 − VGS3

RF2=

1

2kN

W3

L3(VGS3 − Vth)2

5,0 + 5,0− 2,5 · 1,0− VGS33,0

=1

2· 0,1 · 40

1,0(VGS3 − 0,5)2

6V 2GS3 − 5VGS3 − 6 = 0.

Esta equacao quadratica apresenta as seguintes solucoes:V′GS3 = − 0,67 V

V ′′GS3 = + 1,5 V

Como o transistor M3 precisa ter VGS3 > Vth para estar operando no modo de saturacao, a unica solucao

adequada para a nossa analise de polarizacao e VGS3 = 1,5 V. Dessa forma, a corrente de dreno no transistor

M3 sera dada por:

ID3 =VDD − VSS −RDID2 − VGS3

RF2∴ ID3 =

5,0 + 5,0− 2,5 · 1,0− 1,5

3,0= 2,0 mA.

Uma vez obtida a corrente de polarizacao do transistor M3, podemos obter a sua transcondutancia para

pequenos sinais:

gm3 =

√2 kN

W3

L3ID3 ∴ gm3 =

√2 · 0,1 · 40

1,0· 2,0 = 4,0 mA/V.

Obtidos os parametros de pequenos sinais dos transistores M1, M2 e M3, estamos agora prontos para realizar

a analise de pequenos sinais do amplificador diferencial em questao.

(a) Como temos um amplificador com dois estagios em maos, vamos iniciar a nossa analise de pequenos

sinais pelo ultimo estagio em dreno comum. Nesse sentido, o circuito equivalente para pequenos sinais do

ultimo estagio esta apresentado na figura abaixo, onde a fonte de sinal vo1 representa a tensao na saıda do

primeiro estagio diferencial.

vgs3 gm3vgs3vo1

RF2 RL

vo

0Nesse circuito, a tensao vo na saıda sera dada por:

vo = gm3vgs3 ·RF2//RL.

Nessa expressao, a tensao de controle vgs3 e dada por:

vgs3 = vo1 − vo.

Combinando essas duas expressoes, poderemos obter o ganho

de tensao do ultimo estagio:

vo = gm3 (vo1 − vo) ·RF2//RL.


Capıtulo VI 426

vo (1 + gm3RF2//RL) = gm3RF2//RL · vo1

AV 2 =vovo1

=gm3RF2//RL

1 + gm3RF2//RL∴ AV 2 =

4,0 · 3,0//12

1 + 4,0 · 3,0//12= 0,906 V/V.

Como a corrente entregue pela fonte vo1 na entrada e nula, teremos que a impedancia de entrada do

ultimo estagio e infinita. Dessa forma, nao sera necessario adicionar a impedancia de entrada desse estagio

como carga do primeiro estagio do amplificador.

Portanto, o circuito equivalente para pequenos sinais do primeiro estagio, considerando apenas a parcela

diferencial dos sinais de entrada, ficara conforme apresentado na figura a seguir. Como os transistores M1 e

M2 do par diferencial estao perfeitamente casados e apresentam as mesmas transcondutancias de pequenos

sinais, desenhamos o circuito equivalente abaixo considerando que gm2 = gm1.

vgs1 gm1vgs1 gm1vgs2 vgs2

vo1

RD

vd2

+vd2

-

gm1vgs2

RF1

vs

gm1vgs1 + gm1vgs2

Nesse circuito, a tensao vs para pequenos sinais no observada no de interconexao dos terminais de fonte

dos transistores pode ser obtida a partir da seguinte equacao:

vs = RF1 [gm1vgs1 + gm1vgs2]

vs = RF1

[gm1

(vd2− vs

)+ gm1

(−vd2− vs

)](1 + 2 gm1RF1) vs = 0 ∴ vs = 0.

Observe que a tensao vs e nula, mesmo que o circuito em questao nao seja perfeitamente simetrico. Esse

mesmo resultado tambem foi observado no Exemplo VI.7 com o par diferencial bipolar, mostrando mais uma

vez que a presenca de um resistor de dreno RD em serie com as fontes de corrente controladas nao afeta a

simetria do comportamento eletrico do circuito. A partir desse resultado, as tensoes de controle vgs1 e vgs2

serao dadas por:

vgs1 =vd2− 0 e vgs2 = − vd

2− 0.

Dessa forma, a tensao vo1 obtida na saıda deste primeiro estagio sera:

vo1 = − gm1vgs2 ·RD ∴ vo1 = − gm1

(− vd

2

)RD.

Portanto, o ganho de tensao diferencial do primeiro estagio sera dado por:

AV d1 =vo1vd

=1

2gm1RD ∴ AV d1 =

1

2· 4,0 · 2,5 = 5,0 V/V.

Uma vez conhecidos os ganhos de tensao dos dois estagios que compoem a cascata, podemos finalmente

obter o ganho de tensao diferencial global do amplificador da seguinte forma:

AV d =vovd

=vo1vd· vovo1

∴ AV d = AV d1 ·AV 2

AV d = 5,0 · 0,906 = 4,53 V/V.


Capıtulo VI 427

(b) Considerando apenas a parcela de modo comum dos sinais de entrada, o ganho de tensao do ultimo

estagio continuara exatamente o mesmo calculado no item (a). No que diz respeito ao primeiro estagio, o

seu circuito equivalente para pequenos sinais ficara conforme mostrado na figura abaixo.


vo1

RD

vcm

gm1vgs2

2RF1

vs1

2RF1

vs2

0gm1vgs1 gm1vgs2

vcm

Novamente, estamos considerando que gm2 = gm1 no circuito acima. Dessa forma, para aproveitarmos a

simetria do circuito com o objetivo de facilitar a nossa analise, o resistor RF1 foi dividido em dois resistores

associados em paralelo, com resistencias iguais a 2RF1. Essa modificacao nao altera a solucao do circuito,

mas nos permite concluir que a corrente eletrica que circula pelo ramo que interconecta as duas metades do

circuito sera nula. Com isso, e possıvel calcular a tensao vo1 na saıda do primeiro estagio, analisando apenas

o semi-circuito da direita.

Nesse circuito teremos que a tensao de controle vgs2 sera dada por:

vgs2 = vcm − 2RF1 · gm1vgs2 ∴ vgs2 =vcm

1 + 2 gm1RF1.

Uma vez calculada a tensao de controle vgs2, podemos obter a tensao na saıda vo1 do primeiro estagio

da seguinte forma:

vo1 = − gm1vgs2 ·RD ∴ vo1 = − gm1

(vcm

1 + 2 gm1RF1

)·RD.

A partir dessa expressao para vo1, podemos obter o ganho de tensao de modo comum do primeiro estagio:

AV cm1 =vo1vcm

= − gm1RD1 + 2 gm1RF1

∴ AV cm1 = − 4,0 · 2,51 + 2 · 4,0 · 2,0 = 0,588 V/V.

Assim, podemos usar o ganho do segundo estagio AV 2 calculado no item (a) para, finalmente, obter o

ganho de tensao de modo comum do amplificador em questao:

AV cm =vovcm

=vo1vcm· vovo1

∴ AV cm = AV cm1 ·AV 2

AV cm = 0,588 · 0,906 = 0,533 V/V.

(c) Calculados os ganhos de tensao diferencial e de modo comum do amplificador, podemos obter a Taxa de

Rejeicao ao Modo Comum desse amplificador da seguinte forma:

CMRR = 20 · log


∣∣∣∣ = 20 · log

(4,53

0,533

)= 18,6 dB.

(d) Para calcularmos a impedancia de saıda do amplificador, vamos primeiramente obter a impedancia de

saıda do primeiro estagio. Nesse sentido, precisamos zerar os sinais de entrada do estagio diferencial e aplicar


Capıtulo VI 428

uma fonte de teste vt ao terminal de saıda, conforme ilustrado na figura a seguir. Nessa figura, estamos

novamente considerando que gm2 = gm1.


vt RD

RF1

vs

it

gm1vgs1 + gm1vgs2

Com as tensoes de entrada zeradas, a tensao vs sera dada por:

vs = RF1 [gm1vgs1 + gm1vgs2]

vs = RF1 [gm1(0− vs) + gm1(0− vs)]

(1 + 2 gm1RF1) vs = 0 ∴ vs = 0.

Tal resultado ja era esperado, tendo-se em vista que nenhum sinal de entrada e aplicado as entradas dife-

renciais do amplificador. Portanto, esse resultado nos leva a seguinte conclusao a respeito da corrente it

entregue pela fonte de teste vt:

it =vtRD

+ gm1vgs2 ∴ it =vtRD

+ gm1 · 0.

Entao, podemos concluir que a impedancia de saıda do primeiro estagio sera:

Ro1 =vtit

= RD ∴ Ro1 = 2,5 kΩ.

Uma vez calculada a impedancia Ro1, ela podera ser usada como carga na entrada do segundo estagio em

dreno comum para conseguirmos obter a impedancia de saıda do amplificador, conforme mostrado no circuito

equivalente para pequenos sinais da figura abaixo. Nesse circuito, tambem substituımos a impedancia de

carga RL na saıda do amplificador pela fonte de teste vt, que sera usada para calcular a impedancia de saıda

Ro.

vgs3 gm3vgs3

RF2

Ro1

0

vt

it

0 VNo circuito ao lado, a corrente que circula pelo resistor

Ro1 sera nula, fazendo com que a tensao de controle vgs3 seja

dada por:

vgs3 = 0− vt.

Dessa forma, a equacao do no de saıda nos permite obter a

corrente it entregue pela fonte de teste:

it =vtRF2

− gm3vgs3

=vtRF2

+ gm3vt

itvt

=1

RF2+ gm3


Capıtulo VI 429

A partir desse resultado, podemos concluir que a impedancia de saıda do amplificador sera:

Ro =vtit

= RF2//

(1

gm3

)∴ Ro = 3,0//0,25 = 0,23 kΩ.

A partir dos resultados obtidos no exemplo acima, e importante chamar a atencao do leitor para o

fato de que a Taxa de Rejeicao ao Modo Comum (CMRR) de um amplificador com multiplos estagios

e determinada exclusivamente pelo estagio diferencial de entrada. Para comprovar essa afirmacao,

lembre-se que nesse exemplo os ganhos de tensao diferencial e de modo comum do amplificador

foram expressos, respectivamente, por:

AV d = AV d1 ·AV 2 e AV cm = AV cm1 ·AV 2.

Dessa forma, como o ganho de tensao do segundo estagio AV 2 e o mesmo em ambos os casos, a

Taxa de Rejeicao ao Modo Comum da cascata sera exatamente igual aquela verificada no estagio de

entrada diferencial:

CMRR =


∣∣∣∣ =

∣∣∣∣ AV d1 ·AV 2

AV cm1 ·AV 2

∣∣∣∣ ∴ CMRR =

∣∣∣∣ AV d1

AV cm1

∣∣∣∣ .Alem disso, se compararmos a CMRR proporcionada pelo amplificador do Exemplo VI.10 com

as taxas obtidas para os demais exemplos, verificamos que a CMRR desse ultimo amplificador e

significativamente menor. Esse resultado e uma consequencia direta do fato de nao estarmos usando

uma fonte de corrente com elevada impedancia de saıda para polarizar o par diferencial do primeiro

estagio, exatamente como ja verificamos no amplificador do Exemplo VI.5, usando o par diferencial

bipolar.

Por fim, deve ser mencionado que o objetivo do segundo estagio em dreno comum no amplificador

do Exemplo VI.10 e proporcionar uma baixa impedancia de saıda a cascata. Caso o segundo estagio

nao estivesse presente, a impedancia de saıda do amplificador seria dada pela impedancia de saıda

do primeiro estagio Ro1 = 2,5 kΩ, que e significativamente maior que a impedancia Ro = 230 Ω

proporcionada pelo estagio de saıda em dreno comum.


amplificadores com multiplos estagios e diferenciaiscfts/index_arquivos/elet2/apostila/...cadores do...

Documents