姓名 :黃俊瑋 ( chun-wei, huang) department of electronics engineering, kun-shan university
DESCRIPTION
鎖相迴路. 姓名 :黃俊瑋 ( CHUN-WEI, HUANG) Department of Electronics Engineering, Kun-Shan University. 目錄. 一、學術研究 二、論文發表 三、研究流程 、模擬 、 量測結果 四、結 論. 三、 研究流程. 專題題目 : 以 CMOS 主動負載差動放大器之壓控振盪器實現鎖相迴路 指導教授: 蔡澈雄 教授. 搜集資料與電路分析. 振盪電路模擬 ( 仿製實體 IC). 發表論文. 晶片下線. 實體量測. 3-1 CMOS 主動負載差動放大器之振盪器. - PowerPoint PPT PresentationTRANSCRIPT
12012/11/10
姓名:黃俊瑋 (CHUN-WEI,HUANG)
Department of Electronics Engineering, Kun-Shan University
鎖相迴路
22012/11/10
目錄一、學術研究二、論文發表三、研究流程、模擬、量測結果四、結 論
32012/11/10
三、研究流程搜集資料與電路分析
振盪電路模擬( 仿製實體 IC)
晶片下線 發表論文
實體量測
專題題目:以 CMOS 主動負載差動放大器之壓控振盪器實現鎖相迴路指導教授:蔡澈雄 教授
42012/11/10
3-1 CMOS 主動負載差動放大器之振盪器
CMOS - VCO 之電路圖
動作原理(簡化圖)
5
產生振盪
狀態 1 狀態 2狀態 3 狀態 4
V+ V- Vo
狀態1
H H L
狀態2
L L H
狀態3
H L H
狀態4
L H L
差動放大器
V+
V+
V-
V-INV1 INV2
Vo+
_
狀態 1 狀態 3H
H
L H L
H
L
狀態 2 狀態 4L
L
H L H
H
L 動作狀態表
HL
62012/11/10
電壓 - 頻率曲線圖
使用 Grapher3 軟體做圖
FF:Vctrl 0.7-1.6V f = 4952MHz
TT:Vctrl 0.7-1.8V f = 3831MHz
SS:Vctrl 0.7V-1.8V
f = 2985MHz
72012/11/10
模擬
模擬波形圖
電壓為 1.8V ,頻率為3.747GHz
82012/11/10
3-2 將 VCO 結合到鎖相迴路(PLL) 目的:為了使 VCO 廣泛應用,所以將 VCO 電路結合到
鎖相迴路,使整個專題研究能夠更完整。 電路架構:一般鎖相電路的架構可分為五部分:相位頻率偵測器( PFD )、充電幫浦( CP )、迴路濾波器( LPF )、電壓控制振盪器( VCO )、和除頻器 (FD) 。
PFD CP LPF
FD
PLL 電路方塊圖
相位頻率偵測器( PFD )作用:將外部回授信號R( Fint )與輸入信號V( Fext )做相位的比較,而產生一串數位的 upb或 dn 信號對電荷幫浦進行充放電。
PFD 電路圖
102012/11/10
充電泵 (Charge Pump)
(a) 充電路徑 (b) 放電路徑
電晶體 M5~M9 為電流鏡, M1 、 M2 、 M4 、 M10 、 M11 產生參考電流, M3 與 M12 為依照接收的訊號,判斷充電泵的充電或放電,由於不是直接在 Drain 端輸出,可以有效降低電荷分享的效應。
112012/11/10
C1
C2R1
VctrlCout
二階低通濾波器 (Low-Pass Filter)
主要功能為將充電泵輸出的電流轉換成供給壓控振盪器的電壓訊號,並濾除一些不需要的高頻雜訊。
122012/11/10
除頻器 (Frequency Divider)
(a) 除 2 電路 (b) 除 32 示意圖
如圖 (a) 所示,為一個除 2 的除頻器,依照設計需求可串接 N 級,達到除頻的要求。
132012/11/10
VCO 數據vco
VCO 增益 (Kvco) 1063.75 MHz/V
鎖定頻率 (Vout) 10.3 MHz
參考頻率 (Fref) 103.9MHz
除數 (N) 32
R1 4520Ω
C1 32pF
C2 2pF
142012/11/10
Layout 佈局打線圖
PLL 打線圖
152012/11/10
四、結 論
優點: 1 、好的線性電壓控制振盪器 (VCO) 2 、低雜訊 3 、反應時間快缺點: 1 、起振電壓範圍稍窄
• CMOS 主動負載差動放大器振盪器仍有三個優勢,好的線性電壓控制振盪器 (VCO) 、低雜訊和低消耗功率的特性。• 我們只要增加 PMOS 寬度或 NMOS 寬度,選擇較高 gm 值或 β 值高的電晶體 Q1(Q2) ,降低 Inverter 的傳遞延遲時間就能增加輸出的頻率。
162012/11/10
[1.] 高曜煌,”射頻鎖相迴路 IC 設計”,滄海書局, 2005 。[2.] Behzad Razavi, “ 類比 CMOS 積體電路設計”,滄海書局, 2004 。[3.] 劉深淵、楊清淵,”鎖相迴路”,滄海書局, 2008[4.] 盧武宏,”應用於多頻帶之高速鎖相迴路設計”,國立東華大學電機 工程研究所碩士論文,中華民國九十二年六月。[5.] 林明信,”以差動放大器為基礎的壓控振盪器與鎖相迴路之研究”, 崑山科技大學電子工程研究所碩士論文,中華民國九十七年六月。
參考文獻
172012/11/10
謝謝各位THE END