วงจรกรองความถหลายหนาทโหมดแรงดนโดยใชวงจรขยายความนาถายโอนและยนฟอรมดสทรบวดอารซ

VOLTAGE-MODE UNIVERSAL BIQUADRATIC FILTER

USING OPERATIONAL TRANSCONDUCTANCE AMPLIFIER AND UNIFORM DISTRIBUTED RC

ศภชย คลงทอง

วทยานพนธนเปนสวนหนงของการศกษาตามหลกสตร ปรญญาวศวกรรมศาสตรมหาบณฑต สาขาวชาวศวกรรมไฟฟา

คณะวศวกรรมศาสตร มหาวทยาลยเทคโนโลยราชมงคลธญบร

ปการศกษา 2554 ลขสทธของมหาวทยาลยเทคโนโลยราชมงคลธญบร

วงจรกรองความถหลายหนาทโหมดแรงดนโดยใชวงจรขยายความนาถายโอนและยนฟอรมดสทรบวดอารซ

ศภชย คลงทอง

วทยานพนธนเปนสวนหนงของการศกษาตามหลกสตร ปรญญาวศวกรรมศาสตรมหาบณฑต สาขาวชาวศวกรรมไฟฟา

คณะวศวกรรมศาสตร มหาวทยาลยเทคโนโลยราชมงคลธญบร

ปการศกษา 2554 ลขสทธของมหาวทยาลยเทคโนโลยราชมงคลธญบร

หวขอวทยานพนธ วงจรกรองความถหลายหนาทโหมดแรงดนโดยใชวงจรขยายความนาถายโอนและยนฟอรมดสทรบวดอารซ Voltage-Mode Universal Biquadratic Filter using Operational Transconductance Amplifier and Uniform Distributed RC

ชอ-นามสกล นายศภชย คลงทอง สาขาวชา วศวกรรมไฟฟา อาจารยทปรกษา ดร. ไพฑรย รกเหลอ ปการศกษา 2554 . คณะกรรมการสอบวทยานพนธ

ประธานกรรมการ

(ดร.อานวย เรองวาร)

กรรมการ (รองศาสตราจารย ดร.กนก เจนจระพงศเวช)

กรรมการ (ผชวยศาสตราจารย ดร.จรวฒน คชสาร)

กรรมการ

(ดร.ไพฑรย รกเหลอ)

คณะวศวกรรมศาสตร มหาวทยาลยเทคโนโลยราชมงคลธญบร อนมตวทยานพนธฉบบนเปนสวนหนงของการศกษาตามหลกสตรปรญญามหาบณฑต

คณบดคณะวศวกรรมศาสตร

(ผชวยศาสตราจารย ดร.สมหมาย ผวสอาด) วนท 9 เดอน ตลาคม พ.ศ. 2554

ค

หวขอวทยานพนธ วงจรกรองความถหลายหนาทโหมดแรงดนโดยใชวงจรขยายความนาถายโอนและยนฟอรมดสทรบวดอารซ

ชอ-นามสกล นายศภชย คลงทอง สาขาวชา วศวกรรมไฟฟา อาจารยทปรกษา ดร. ไพฑรย รกเหลอ ปการศกษา 2554

บทคดยอ

วทยานพนธฉบบนนาเสนอการออกแบบวงจรกรองความถหลายหนาทโหมดแรงดน ซงสรางจากวงจรขยายความนาถายโอน และยนฟอรมดสทรบวดอารซแบบหนงชนและแบบสองชน วงจรทออกแบบสามารถสงเคราะหผลการตอบสนองทางความถไดสรปแบบพนฐาน คอวงจรกรองผานความถตา วงจรกรองผานความถสง วงจรกรองผานแถบความถ และวงจรกรองจากดแถบความถ บนโครงสรางวงจรเดยวกน

วงจรทนาเสนอทางานในโหมดของแรงดนทาใหไมจาเปนตองเสรมวงจรแปลงกระแสเปนแรงดน รวมถงใชแหลงจายแรงดนไฟฟาสาหรบเลยงวงจรตาขนาด ±2 VDC นอกจากนผลการตอบสนองทางความถของวงจรทออกแบบสามารถปรบไดอยางอสระดวยการปรบคาพารามเตอรตวเกบประจของตวยนฟอรมดสทรบวดอารซ และการปรบผลการตอบสนองทางความถดวยวธการทางอเลกทรอนกสผานการควบคมคาอตราขยายความนาของวงจรขยายความนาถายโอน การปรบผลการตอบสนองทางความถทงสองวธ ไมสงผลกระทบกบคาคลอลตแฟกเตอรของวงจร

ผลการจาลองการทางานโดยโปรแกรม PSpice และโปรแกรม MATLAB พบวาวงจรทออกแบบใหผลการตอบสนองทางขนาดตอความถทด วงจรทงสองมเสถยรภาพทด วงจรมคากรปดเลยคงทตลอดยานความถการใชงาน และวงจรมคาความไวตออปกรณตากวาหนงหนวย วงจรทนาเสนอสามารถรองรบความถในการใชงานสงถง 10 MHz นอกจากนวงจรสามารถสรางไดงายไมซบซอน ประกอบดวยวงจรขยายความนาถายโอนสองตว และยนฟอรมดสทรบวดอารซสองตว ทาใหมความเหมาะสมสาหรบนาไปสรางเปนวงจรรวม

คาสาคญ: วงจรกรองความถหลายหนาท โหมดแรงดน วงจรขยายความนาถายโอน ยนฟอรมดสทร

บวดอารซ ผลการตอบสนองทางขนาดตอความถ

ง

Thesis Title Voltage-Mode Universal Biquadratic Filter using Operational Transconductance Amplifier and Uniform Distributed RC

Name - Surname Mr. Supachai Klungtong Program / Major Subject Electrical Engineering Thesis Advisor Dr. Paitoon Rakluea Academic Year 2011

ABSTRACT

This thesis presents the design method of voltage-mode biquadratic filter circuit using operational transconductance amplifier and uniform distributed RC both single layer and double layers. The circuits design can be synthesized of four type standards frequency responses include lowpass, highpass, bandpass and band-reject from the same topology.

The propose circuits operate in voltage-mode without the circuit for convert current-mode to voltage-mode requirement and the supply voltage with only ±2VDC. In addition, the frequency response can be adjusted by capacitance parameter of uniform distributed RC and adjusting the transconductance gains of the operational transconductance amplifier without affecting the quality factor.

The simulation results of circuit using PSpice and MATLAB indicated that good magnitude response, good stability, constant group delay in pass band and low sensitivities less than one unit. The advantages of the uniform distributed RC circuit can support frequency up to 10 MHz. In addition, the biquad filter is simply constructed with two operational transconductance amplifiers and two uniform distributed RC. The designed circuit is suitable for implementing in integrated form especially in VLSI design. Keywords: biquadratic filter, voltage-mode, operational transconductance amplifier, uniform

distributed RC, magnitude response

จ

กตตกรรมประกาศ

วทยานพนธฉบบนสาเรจลลวงไปไดดวยด เนองจากบคคลหลายทานไดกรณาชวยเหลอใหขอมล ขอเสนอแนะ คาปรกษา ความคดเหน และกาลงใจแกผเขยน

ผทาวจยขอกราบขอบพระคณ รศ.ดร. กนก เจนจระพงศเวช อาจารยคณะวศวกรรมศาสตร สถาบนเทคโนโลยพระจอมเกลาเจาคณทหารลาดกระบง ทไดใหแนวความคด ความรทางวชาการ และใหคาปรกษา ในการทาวทยานพนธ ขอกราบขอบพระคณ อาจารยวโรจน พราจเนนชย และอาจารย ดร. ไพฑรย รกเหลอ อาจารยภาควชาวศวกรรมอเลกทรอนกสและโทรคมนาคม มหาวทยาลยเทคโนโลยราชมงคลธญบร ทไดใหแนวความคด และใหคาปรกษา ตรวจสอบวทยานพนธทกขนตอน ตลอดจนใหคาแนะนาในการเขยนวทยานพนธ ขาพเจารสกทราบซงในความอนเคราะหจากทานอาจารยทงสามทาน และขอขอบพระคณเปนอยางสง

ขอขอบคณอาจารยประจาภาควชาวศวกรรมอเลกทรอนกสและโทรคมนาคม มหาวทยาลยเทคโนโลยราชมงคลธญบร ทกทานทไดประสทธประสาทวชาใหกบขาพเจา และใหความอนเคราะหทางดานเครองมอ และสถานททางานวจย ขอขอบคณบณฑตวทยาลย มหาวทยาลยเทคโนโลยราชมงคลธญบร ทใหความชวยเหลอในเรองตางๆ

ขอขอบคณ บรษท สามารถเทลคอม จากด (มหาชน) ทเออเฟอคาใชจายในการศกษาตลอดหลกสตร และคาใชจายตางๆ ในการนาเสนอผลงานทางวชาการ ทงในประเทศและตางประเทศ

สดทายนขาพเจาขอขอบคณ คณอตชญา คลงทอง ภรรยาของขาพเจาผใหกาลงใจเสมอมา ขอกราบขอบพระคณ ร.ต.ต.บญสง คลงทอง บดา คณแมประพษฐ คลงทอง มารดา และครอบครวของขาพเจาทเปนกาลงใจ และใหการสนบสนนในทกเรอง ทาใหขาพเจาสามารถทาวทยานพนธฉบบนสาเรจลลวงดวยด

คณคา และประโยชนอนพงมาจากวทยานพนธฉบบน ขอมอบแดผมพระคณทกทาน

ศภชย คลงทอง

ฉ

สารบญ หนา

บทคดยอภาษาไทย ................................................................................................................................ ค บทคดยอภาษาองกฤษ ........................................................................................................................... ง กตตกรรมประกาศ ................................................................................................................................ จ สารบญ .................................................................................................................................................. ฉ สารบญตาราง ........................................................................................................................................ ซ สารบญภาพ.......................................................................................................................................... ฌ คาอธบายสญลกษณและคายอ .............................................................................................................. ฑ บทท ..................................................................................................................................................... 1 1 บทนา ................................................................................................................................................. 1

1.1 ความเปนมาและความสาคญของปญหา ............................................................................ 1 1.2 ความมงหมายและวตถประสงค ........................................................................................ 2 1.3 ขอบเขตของการวจย .......................................................................................................... 2 1.4 ขนตอนการวจย ................................................................................................................. 3 1.5 รายละเอยดของวทยานพนธ .............................................................................................. 3

2 ทฤษฎและวงจรทเกยวของ ................................................................................................................ 5 2.1 พนฐานการออกแบบวงจรดวยออปแอมป ........................................................................ 5 2.2 วงจรขยายความนาถายโอน ............................................................................................. 10 2.3 หลกการดสทรบวดอารซและโครงสรางวงจรเสมอน ..................................................... 18 2.4 หลกการทวไปของวงจรกรองความถ .............................................................................. 43 2.5 วงจรกรองความถหลายหนาท ......................................................................................... 46 2.6 เสถยรภาพ (Stability) ของวงจรกรองความถ .................................................................. 54 2.7 ความไวของตวอปกรณในวงจรกรองความถ .................................................................. 56 2.8 กรปดเลยของวงจรกรองความถ ...................................................................................... 57

3 การออกแบบวงจรกรองความถหลายหนาท .................................................................................... 59 3.1 หลกการออกแบบวงจรกรองความถ ............................................................................... 59 3.2 การวเคราะหคาความไว................................................................................................... 73 3.3 การจาลองการทางานของวงจร ....................................................................................... 80

ช

สารบญ (ตอ) หนา

4 ผลการจาลองการทางานของวงจร ................................................................................................... 83 4.1 ผลการจาลองการทางานของวงจร ................................................................................... 83 4.2 ผลการวเคราะหเสถยรภาพของวงจร ............................................................................. 102 4.3 ผลการวเคราะหคากรปดเลย .......................................................................................... 105 4.4 ผลการวเคราะหคาคาความไว ........................................................................................ 111

5 สรปผลการวจย .............................................................................................................................. 116 รายการอางอง.................................................................................................................................... 119 ภาคผนวก .......................................................................................................................................... 122

ก. ผลงานตพมพเผยแพร ..................................................................................................... 123 ประวตผเขยน .................................................................................................................................... 149

ซ

สารบญตาราง ตารางท หนา

3.1 เปรยบเทยบคณสมบตของวงจรกรองความถ .......................................................................... 72 4.1 การปรบคากระแสไบอสของโอทเอ ........................................................................................ 91 4.2 การปรบคาพารามเตอรของ URC ในสวนตวเกบประจ ........................................................... 91 4.3 การปรบคากระแสไบอสของโอทเอ ...................................................................................... 100 4.4 การปรบคาพารามเตอรของ DURC ในสวนตวเกบประจ ...................................................... 100

ฌ

สารบญภาพ ภาพท หนา

2.1 (ก) สญลกษณ และ (ข) วงจรสมมลทางอดมคตของออปแอมป ................................................ 6 2.2 ชวงการทางานของออปแอมป ................................................................................................... 7 2.3 (ก) วงจรขยายกลบเฟส (ข) วงจรขยายไมกลบเฟส .................................................................... 8 2.4 วงจรแรงดนตามโดยใชออปแอมป ............................................................................................ 9 2.5 วงจรขยายผลตางโดยใชออปแอมป ......................................................................................... 10 2.6 (ก) สญลกษณ และ (ข) วงจรสมมลทางอดมคตของวงจรขยายความนาถายโอน .................... 11 2.7 วงจรภายในโอทเอชนดใชไบโพลารทรานซสเตอร ................................................................ 11 2.8 ความสมพนธระหวางกระแสขาออกทเปนฟงกชนของแรงดนผลตางขาเขา ........................... 13 2.9 วงจรขยายสญญาณแบบกลบเฟสโดยใชโอทเอ ....................................................................... 15 2.10 วงจรขยายสญญาณแบบไมกลบเฟสโดยใชโอทเอ ................................................................ 15 2.11 วงจรขยายสญญาณแบบกลบเฟสทมการปอนกลบโดยใชโอทเอ .......................................... 16 2.12 วงจรขยายสญญาณแบบไมกลบเฟสทมการปอนกลบโดยใชโอทเอ ..................................... 17 2.13 วงจรขยายสญญาณผลตางโดยใชโอทเอ ................................................................................ 17 2.14 โครงสรางเสมอนสายสงสญญาณ ......................................................................................... 19 2.15 วงจรสมมลของสายสง เมอขยายชวง x .............................................................................. 19 2.16 อนพตและเอาตพตพอรตของสายสง ..................................................................................... 22 2.17 การตอโครงขายในรปท 2.16 ................................................................................................. 24 2.18 รปแบบของโครงขาย 2 พอรตทตอเปนโครงสรางแบบดสทรบวด ....................................... 24 2.19 โครงสรางแบบ T-Network ................................................................................................... 25 2.20 โครงสราง 2 พอรทแบบดสทรบวด อารซ ............................................................................. 29 2.21 (ก) โครงสราง และ (ข) สญลกษณของยนฟอรม ดสทรบวด อารซ ....................................... 30 2.22 (ก) โครงสราง และ (ข) วงจรโครงขายของสวนยอย x ของดสทรบวด อารซ .................... 30 2.23 สญลกษณของตวดสทรบวด อารซ (ก) นอนยนฟอรม และ (ข) ยนฟอรม ............................ 32 2.24 โครงสรางของดสทรบวด อารซ เมอคาความนามคานอยมากๆ ............................................ 33 2.25 วงจรเสมอน URC แบบ 2 พอรต ........................................................................................... 34 2.26 วงจรเสมอน URC กรณตอแบบลอย ...................................................................................... 34 2.27 (ก) โครงสราง (ข) โครงสรางเสมอน และ (ค) สญลกษณของ DURC .................................. 35

ญ

สารบญภาพ (ตอ) ภาพท หนา

2.28 วงจรเนทเวอรค DURC ทใชในการหาคาแอดมตแตนซ ........................................................ 36 2.29 วงจรการวเคราะห 13Y ........................................................................................................... 37 2.30 วงจร DURC ทตอขา 4 ลงกราวด ........................................................................................... 41 2.31 วงจรกรองความถตาโดยใชยนฟอรมดสทรบวดอารซ........................................................... 41 2.32 วงจรกรองจากดแถบความถโดยใชยนฟอรมดสทรบวดอารซ ............................................... 42 2.33 วงจรกรองความถตาโดยใชยนฟอรมดสทรบวดอารซแบบมลตอเลกโทรด .......................... 42 2.34 วงจรกรองความถแบบ 2 พอรต ............................................................................................. 43 2.35 การตอบสนองทางขนาดเชงความถของวงจรกรองผานความถตาในทางอดมคต ................. 45 2.36 ผลตอบสนองทางขนาดเชงความถของวงจรกรองผานความถสงในทางอดมคต................... 45 2.37 การตอบสนองทางขนาดเชงความถของวงจรกรองผานแถบความถในทางอดมคต .............. 45 2.38 การตอบสนองทางขนาดเชงความถของวงจรกรองกาจดแถบความถในทางอดมคต ............ 46 2.39 คาโพลและซโรบนระนาบ s ของวงจรกรองผานความถสงอนดบสอง ............................... 47 2.40 การตอบสนองทางขนาดเชงความถของวงจรกรองผานความถสงอนดบสอง ....................... 47 2.41 คาโพลและซโรบนระนาบ s ของวงจรกรองผานความถตาอนดบสอง ................................ 48 2.42 การตอบสนองทางขนาดเชงความถของวงจรกรองผานความถตาอนดบสอง ....................... 48 2.43 คาโพลและซโรบนระนาบ s ของวงจรกรองผานแถบความถอนดบสอง ............................ 49 2.44 การตอบสนองทางขนาดเชงความถของวงจรกรองผานแถบความถอนดบสอง .................... 49 2.45 คาโพลและซโรบนระนาบ s ของวงจรกรองผานแถบความถอนดบสอง ............................ 50 2.46 การตอบสนองทางขนาดเชงความถของวงจรกรองผานแถบความถอนดบสอง .................... 50 2.47 คาโพลและซโรบนระนาบ s ของวงจรกรองผานทกความถอนดบสอง ............................... 51 2.48 การตอบสนองทางขนาดเชงความถของวงจรกรองผานทกความถอนดบสอง ...................... 51 2.49 การตอบสนองทางเฟสเชงความถของวงจรกรองผานทกความถอนดบสอง ......................... 51 2.50 วงจรกรองความถหลายหนาท ทสรางจากออปแอมป ........................................................... 52 2.51 วงจรกรองความถหลายหนาท ทสรางโอทเอ ........................................................................ 53 2.52 ระบบทมการยอนกลบแบบชนเดยว ...................................................................................... 54 3.1 โครงสรางตวแปรสเตตของวงจรกรองความถทนาเสนอ ........................................................ 59 3.2 วงจรกรองความถหลายหนาท โดยใช OTA-URC ................................................................... 62

ฎ

สารบญภาพ (ตอ) ภาพท หนา

3.3 วงจรกรองความถหลายหนาท โดยใช OTA-DURC ................................................................ 67 3.4 การตอ URC แบบ T ................................................................................................................ 80 3.5 การตอ URC แบบ ............................................................................................................... 70 3.6 การตอ DURC แบบ T ............................................................................................................. 81 3.7 การตอ DURC แบบ ............................................................................................................ 81 3.8 วงจรกรองความถหลายหนาท โดยใช OTA-URC ทจาลองในโปรแกรม PSpice ................... 82 3.9 วงจรกรองความถหลายหนาท โดยใช OTA-DURC ทจาลองในโปรแกรม PSpice ................. 82 4.1 วงจรกรองความถหลายหนาท โดยใช OTA-URC ................................................................... 84 4.2 ผลตอบสนองทางขนาดของวงจรกรองผานความถตา โดยใช OTA-URC .............................. 84 4.3 ผลตอบสนองทางเฟสของวงจรกรองผานความถตา โดยใช OTA-URC ................................. 85 4.4 ผลตอบสนองทางขนาดของวงจรกรองผานความถสง โดยใช OTA-URC .............................. 85 4.5 ผลตอบสนองทางเฟสของวงจรกรองผานความถสง โดยใช OTA-URC ................................. 86 4.6 ผลตอบสนองทางขนาดของวงจรกรองผานแถบความถ โดยใช OTA-URC ........................... 86 4.7 ผลตอบสนองทางเฟสของวงจรกรองผานแถบความถ โดยใช OTA-URC .............................. 87 4.8 ผลตอบสนองทางขนาดของวงจรกรองจากดแถบความถ โดยใช OTA-URC ......................... 87 4.9 ผลตอบสนองทางเฟสของวงจรกรองจากดแถบความถ โดยใช OTA-URC ............................ 88 4.10 ผลตอบสนองทางขนาดของวงจรกรองความถหลายหนาท โดยใช OTA-URC .................... 88 4.11 ผลตอบสนองทางเฟสของวงจรกรองความถหลายหนาท โดยใช OTA-URC ....................... 89 4.12 ผลตอบสนองทางขนาดของวงจรกรองความถหลายหนาท เมอเปลยนคากระแสไบแอส ..... 90 4.13 ผลตอบสนองทางขนาดของวงจร เมอเปลยนคาพารามเตอรตวเกบประจ ............................. 90 4.14 ความสมพนธการปรบคากระแสไบแอสของ OTA และการปรบคาของตวเกบประจ ........... 92 4.15 วงจรกรองความถหลายหนาท โดยใช OTA-DURC .............................................................. 92 4.16 ผลตอบสนองทางขนาดของวงจรกรองผานความถตา โดยใช OTA-DURC ......................... 93 4.17 ผลตอบสนองทางเฟสของวงจรกรองผานความถตา โดยใช OTA-DURC ............................ 94 4.18 ผลตอบสนองทางขนาดของวงจรกรองผานความถสง โดยใช OTA-DURC ......................... 94 4.19 ผลตอบสนองทางเฟสของวงจรกรองผานความถสง โดยใช OTA-DURC ............................ 95 4.20 ผลตอบสนองทางขนาดของวงจรกรองผานแถบความถ โดยใช OTA-DURC ...................... 95

ฏ

สารบญภาพ (ตอ) ภาพท หนา

4.21 ผลตอบสนองทางเฟสของวงจรกรองผานแถบความถ โดยใช OTA-DURC ......................... 96 4.22 ผลตอบสนองทางขนาดของวงจรกรองจากดแถบความถ โดยใช OTA-DURC .................... 96 4.23 ผลตอบสนองทางเฟสของวงจรกรองจากดแถบความถ โดยใช OTA-DURC ....................... 97 4.24 ผลตอบสนองทางขนาดของวงจรกรองความถหลายหนาท โดยใช OTA-DURC ................. 97 4.25 ผลตอบสนองทางเฟสของวงจรกรองความถหลายหนาท โดยใช OTA-DURC .................... 98 4.26 ผลตอบสนองทางขนาดของวงจรกรองความถหลายหนาท เมอเปลยนคากระแสไบแอส ..... 99 4.27 ผลตอบสนองทางขนาดของวงจรกรองความถหลายหนาท คาพารามเตอรตวเกบประจ ....... 99 4.28 ความสมพนธการปรบคากระแสไบแอสของ OTA และการปรบคาของตวเกบประจ ......... 101 4.29 เปรยบเทยบความสมพนธการปรบคากระแสไบแอสของ OTA และการปรบคาของตวเกบ

ประจของวงจรกรองความถหลายหนาทโดยใช OTA-URC และ OTA-DURC ................... 101 4.30 เปรยบเทยบผลตอบสนองทางขนาดของวงจรกรองความถหลายหนาทโดยใช OTA-URC

และวงจรกรองความถหลายหนาทโดยใช OTA-DURC ...................................................... 102 4.31 เสถยรภาพของวงจรกรองความถหลายหนาท ..................................................................... 104 4.32 เสถยรภาพของวงจรกรองความถหลายหนาท เมอเปลยนกระแสไบแอส ........................... 104 4.33 กรปดเลยของวงจรกรองความถตา โดยใช OTA-URC ........................................................ 106 4.34 กรปดเลยของวงจรกรองความถสง โดยใช OTA-URC ....................................................... 106 4.35 กรปดเลยของวงจรกรองผานแถบความถ โดยใช OTA-URC .............................................. 107 4.36 กรปดเลยของวงจรกรองจากดแถบความถ โดยใช OTA-URC ............................................ 107 4.37 กรปดเลยของวงจรกรองความถหลายหนาท โดยใช OTA-URC ......................................... 108 4.38 กรปดเลยของวงจรกรองความถตา โดยใช OTA-DURC ..................................................... 109 4.39 กรปดเลยของวงจรกรองความถสง โดยใช OTA-DURC ..................................................... 109 4.40 กรปดเลยของวงจรกรองผานแถบความถ โดยใช OTA-DURC ........................................... 110 4.41 กรปดเลยของวงจรกรองจากดแถบความถ โดยใช OTA-DURC ......................................... 110 4.42 กรปดเลยของวงจรกรองความถหลายหนาท โดยใช OTA-DURC ...................................... 111 4.43 คาความไว

xCS ของวงจรกรองความถหลายหนาทโดยใช OTA-URC และ OTA-DURC ... 112 4.44 คาความไว

yCS ของวงจรกรองความถหลายหนาทโดยใช OTA-URC และ OTA-DURC .. 112 4.45 คาความไว

xRS ของวงจรกรองความถหลายหนาทโดยใช OTA-URC และ OTA-DURC ... 113

ฐ

สารบญภาพ (ตอ) ภาพท หนา

4.46 คาความไว yRS ของวงจรกรองความถหลายหนาทโดยใช OTA-URC และ OTA-DURC ... 113

4.47 คาความไว 1mgS ของวงจรกรองความถหลายหนาทโดยใช OTA-URC และ OTA-DURC .. 114

4.48 คาความไว 2mgS ของวงจรกรองความถหลายหนาทโดยใช OTA-URC และ OTA-DURC . 114

ฑ

คาอธบายสญลกษณและคายอ

BPF Bandpass Filter

BRF Band Reject Filter CCII Current Conveyor Circuit DURC Double Uniform Distributed RC

gm OTA Transconductance Gain HPF Highpass Filter IC Integrated Circuit Im Imaginary Part LPF Lowpass Filter MURC Multi-layer Uniform Distributed RC OTA Operational Transconductance Amplifier Q Quality Factor Re Real Number S Sensitivities

T(s) Tranfer Function

TBP(s) Bandpass Tranfer Function

THP(s) HighpassTranfer Function

TLP(s) LowpassTranfer Function

TRP(s) Band Reject Tranfer Function

URC Uniform Distributed RC VCCS Voltage Controlled Current Source 0 Frequency Response

บทท 1

บทนา

1.1 ความเปนมาและความสาคญของปญหา วงจรกรองความถเปนวงจรทมบทบาทสาคญในงานดานวศวกรรมอเลกทรอนกส และ

วศวกรรมโทรคมนาคม ปจจบนในการออกแบบวงจรกรองความถหลายหนาท ใหสามารถทางานในโหมดกระแสและโหมดแรงดน ไดรบความสนใจอยางแพรหลาย และมการนาเสนอในรปแบบของบทความตางๆ อาทเชน วงจรกรองความถหลายหนาทโหมดกระแส นาเสนอในบทความ [1]-[4] และวงจรกรองความถแบบหลายหนาทโหมดแรงดน นาเสนอในบทความ [5]-[8] ซงวงจรเหลานถกออกแบบเพอนาไปใชงานรวมกบวงจรอเลกทรอนกส อนๆ โดยทวไปการทางานของวงจรอเลกทรอนกสสวนใหญถกออกแบบใหทางานในโหมดของแรงดน ดงนนการนาวงจรกรองความถหลายหนาทโหมดกระแสไปตอใชงาน จาเปนจะตองเสรมวงจรททาหนาทแปลงกระแสใหเปนแรงดนดวยอปกรณชนดพาสซฟ[9] เปนผลทาใหการทางานของวงจรในโหมดของกระแสมความคลาดเคลอนเพมขน และยากตอการนาไปประยกตใชงานใหมเสถยรภาพได

วงจรทไดนาเสนอในบทความ [1]-[8] นน โครงสรางสวนใหญของวงจรประกอบดวยวงจรขยายความนาถายโอน (Operational Transconductance Amplifier: OTA) และตวเกบประจ (Capacitance) ผลการทางานของวงจรสามารถสงเคราะหผลการตอบสนองทางความถไดในรปแบบไบควอดดราตก (Biquadratic) ซงวงจรเหลานเปนวงจรกรองความถแบบอนาลอก (Analog Filter) ประเภทแอคทฟ (Active Filter) ถกออกแบบเพอใชกบสญญาณอนาลอกทมความตอเนองทางเวลา (Continuous-Time Signal) มขอจากด คอ ไมสามารถปรบเปลยนคณลกษณะผลการตอบสนองทางขนาดตอความถของวงจรได ซงเปนคณสมบตทมความสาคญสาหรบวงจรกรองความถโดยทวไป และผลการตอบสนองทางขนาดของวงจรมคาอตราความชนทคอนขางแนนอน ไมสามารถทจะปรบเปลยนใหสงขนไดดวยคณสมบตของวงจรเอง นอกจากปรบเปลยนอนดบของวงจรใหสงขน ผลกระทบทตามมาคอ ทาใหวงจรมความซบซอนมากขน มคาความไว (Sensitivity) ของตวอปกรณคอนขางสง เสถยรภาพ (Stability) ของวงจรคอนขางตา และคากรปดเลยไมคงทในชวงความถทตองการ จงยากตอการออกแบบและนาไปใชงาน จงไดมการนาตวยนฟอรดสทรบวดอารซ (Uniform Distributed RC) หรอ URC มาประยกตใชในวงจรกรองความถแบบแอกทฟ อาทเชน [10]-[15] เพอลดขอจากดขางตน อกทงยงสามารถนาไปใชในความถสงได เนองจากโครงสรางของตวยนฟอร

2

ดสทรบวดอารซ ทเปนอลเมนท RC สามารถสรางไดในรปแบบของเทคโนโลยแบบฟลมแผนบาง (Thin-Film) จงมผลการตอบสนองทางขนาดดกวา คาความไวตา และกรปดเลยคงท ใน [10]-[15] นนอปกรณแอคทฟทนยมใชตอรวมกบตวยนฟอรดสทรบวดอารซ คอ ออปแอมป สาหรบออปแอมปนนมขอดอยหลายประการ เชน แบนดวดทแคบ อตราสลวตา และใชกาลงงานสง [16] ตางจากวงจรขยายความนาถายโอนหรอโอทเอ ในวทยานพนธนไดออกแบบวงจรกรองความถแบบหลายหนาท ทสรางจากโอทเอและตวยนฟอรดสทรบวดอารซ สามารถสงเคราะหผลการตอบสนองทางความถได 4 รปแบบมาตรฐาน คอ วงจรกรองผานความถตา วงจรกรองผานความถสง วงจรกรองผานแถบความถ และวงจรกรองจากดแถบความถ วงจรทออกแบบทางานในโหมดของแรงดน และแรงดนของสญญาณทางดานเอาตพตของวงจรทนาเสนอสามารถทางานแบบแอคทฟ ทาใหสามารถตอใชงานรวมกบวงจรอเลกทรอนกสอนๆได โดยไมจาเปนตองเสรมวงจรแปลงกระแสเปนแรงดน วงจรจงไมมความซบซอน นอกจากนวงจรทนาเสนอยงมคณสมบตทด คอ ใชแหลงจายแรงดนไฟฟาสาหรบเลยงวงจรตา (±2V) ใหผลการตอบสนองทางขนาดตอความถทดกวา รวมไปถงวงจรยงสามารถปรบคาผลตอบสนองทางความถ ( 0 ) ไดดวยวธการทางอเลกทรอนกส คอ การปรบกระแสไบแอสใหกบโอทเอ โดยไมสงผลกระทบกบคาคลอลตแฟกเตอร (Q) ของวงจร 1.2 ความมงหมายและวตถประสงค

1.2.1 ศกษาและออกแบบวงจรกรองความถหลายหนาทโหมดแรงดน ทสรางจากวงจรขยายความนาถายโอน และโครงสรางเสมอนของตวยนฟอรมดสทรบวดอารซ

1.2.2 ออกแบบวงจรกรองความถหลายหนาทโหมดแรงดน เพอใหผลตอบสนองทางความถแบบไบควอดดราทก ประกอบดวย วงจรกรองผานความถตา วงจรกรองผานความถสง วงจรกรองผานแถบความถ และวงจรกรองจากดแถบความถ จากโครงสรางวงจรเดยวกน

1.2.3 วงจรสามารถปรบคาผลตอบสนองทางความถ ( 0 ) ไดอยางอสระ และไมสงผลกระทบกบคาคลอลตแฟกเตอร (Q) ของวงจร 1.3 ขอบเขตของการวจย

1.3.1 นาเสนอการออกแบบวงจรกรองความถหลายหนาทโหมดแรงดน ทสรางจากวงจรขยายความนาถายโอน และยนฟอรมดสทรบวดอารซ

3

1.3.2 วงจรกรองความถหลายหนาทโหมดแรงดนทออกแบบ ใหผลตอบสนองทางความถแบบไบควอดดราทก ประกอบดวย วงจรกรองผานความถตา วงจรกรองผานความถสง วงจรกรองผานแถบความถ และวงจรกรองจากดแถบความถ จากโครงสรางวงจรเดยวกน

1.3.3 จาลองผลการทางานของวงจรกรองความถหลายหนาทโหมดแรงดน ทสรางจากวงจรขยายความนาถายโอน และยนฟอรมดสทรบวดอารซ ดวยโปรแกรม PSpice

1.4 ขนตอนการวจย

1.4.1 ศกษาเทคนคและวธการออกแบบวงจรกรองความถแบบหลายหนาทโหมดแรงดน 1.4.2 ศกษาเทคนคและวธการออกแบบวงจร ทสรางจากวงจรขยายความนาถายโอน และ

โครงสรางเสมอนของตวยนฟอรมดสทรบวสอารซ เพอนาไปสรางวงจรกรองความถแบบหลายหนาทในโหมดแรงดน

1.4.3 วเคราะหสมการผลตอบสนองทางความถ เสถยรภาพ กรปดเลย และคาความไวของวงจร

1.4.4 จาลองผลการทางานของวงจรกรองความถหลายหนาท ทสรางจากวงจรขยายความนาถายโอน และโครงสรางเสมอนตวยนฟอรมดสทรบวสอารซ ดวยโปรแกรม PSpice

1.4.5 รวบรวมผลการทางานของวงจร และสรปผลการวจย 1.5 รายละเอยดของวทยานพนธ

สาหรบรายละเอยดวทยานพนธนไดออกแบบวงจรกรองความถหลายหนาททางานโหมดของแรงดน โดยนาเอาโครงสรางเสมอนของตวยนฟอรมดสทรบวสอารซ ตอใชงานรวมกบวงจรขยายความนาถายโอน จาลองผลการทางานของวงจรดวยโปรแกรม PSpice วทยานพนธฉบบนแบงออกเปน 5 บท โดยสรปดงน

บทท 1 กลาวถงทมาของการวจย วตถประสงคในการทาวทยานพนธ ขอบเขตของงานวจย ขนตอนการวจย และรายละเอยดของวทยานพนธ

บทท 2 นาเสนอทฤษฏพนฐานของอปกรณประเภทแอคทฟ ทฤษฏของตวยนฟอรมดสทรบวสอารซ แบบ 1 ชน และแบบ 2 ชน รวมถงทฤษฏของวงจรกรองความถทใหผลตอบสนองความถในรปแบบตางๆ และทฤษฏพนฐานของวงจรกรองความถหลายหนาท

บทท 3 เสนอการออกแบบวงจรกรองความถหลายหนาทโหมดแรงดน โดยใชวงจรขยายความนาถายโอน และตวยนฟอรมดสทรบวสอารซ แบบ 1 ชน และแบบ 2 ชน การวเคราะหสมการ

4

ผลตอบสนองทางดานความถ หาเสถยรภาพของวงจรดวยโปรแกรม MATLAB การหาคาเสถยรภาพ การหาคากรปดเลย และการหาคาความไวของวงจร

บทท 4 ทดสอบการทางานของวงจรกรองความถหลายหนาทโหมดแรงดนทกลาวในบทท 3 โดยใชโปรแกรม PSpice

บทท 5 สรปผลการวจย และการเสนอแนะผลการศกษาและการทาวทยานพนธทงหมดเพอเปนแนวทางในการพฒนาตอไป

บทท 2

ทฤษฎและวงจรทเกยวของ

วทยานพนธฉบบนไดออกแบบวงจรกรองความถหลายหนาท ทสามารถทางานไดในโหมดของแรงดน สวนประกอบหลกของวงจรทออกแบบประกอบดวย อปกรณแอคทฟ คอ วงจรขยายความนาถายโอนหรอโอทเอ (Operational Transconductance Amplifier: OTA) และอปกรณพาสซฟ คอ ยนฟอรมดสทรบวด อารซ แบบหนงชน (Uniform Distributed RC: URC) และยนฟอรมดสทรบวด อารซ แบบสองชน (Uniform Distributed RC: DURC) ดงนนในบทนจะกลาวถงทฤษฎตางๆ ทเกยวของ ประกอบดวยทฤษฏพนฐานและการวเคราะหการทางานของอปกรณประเภทแอคทฟ ประกอบดวยออปแอมป (Op-Amp) และโอทเอ ทงนรวมไปถงทฤษฏพนฐานและการวเคราะหการทางานของตวยนฟอรมดสทรบวด อารซ ตวอยางการออกแบบวงจรกรองความถ ทมโครงสรางจากตวยนฟอรมดสทรบวด อารซ นอกจากนจะกลาวถงหลกการทวไปของวงจรกรองความถแบบตางๆ วงจรกรองความถแบบหลายหนาท ตวอยางการออกแบบวงจรกรองความถหลายหนาท ทสรางจากออปแอมปและโอทเอ การวเคราะหเสถยรภาพ กรปดเลย และคาความไวของวงจร เพอเปนพนฐานพอสงเขปกอนนาไปใชออกแบบวงจรตอไป 2.1 พนฐานการออกแบบวงจรดวยออปแอมป

ออปแอมป เปนอปกรณทางอเ ลกทรอนกสประเภทแอคทฟ มโครงสรางภายในประกอบดวย ทรานซสเตอร ตวความตานทาน และตวเกบประจ เปนตน ประกอบรวมกนเปนตวออปแอมปในรปของวงจรรวม (Integrated Circuit) ออปแอมปทไดจะมลกษณะการทางานเปนแบบวงจรขยายสญญาณ [17] สญลกษณและวงจรสมมลทางอดมคตของออปแอมป แสดงดงภาพท 2.1(ก) และภาพท 2.1(ข) ตามลาดบ

โดยทวไปออปแอมปมคณสมบตพนฐาน คอ อนพตอมพแดนซมคาสง เอาตพตอมพแดนซมคาตา และมคาอตราขยายแรงดนทสงมาก จากภาพท 2.1(ก) จะเหนวาออปแอมปประกอบดวยขาสญญาณสาหรบตอใชงานหลก ดงน ขาสญญาณกลบเฟส ( 1V ) เปนขาสญญาณทางดานอนพตของออปแอมป รองรบทงสญญาณไฟฟากระแสตรง และสญญาณไฟฟากระแสสลบ สญญาณทถกปอนเขาทขาสญญาณน จะทาใหสญญาณทางดานเอาตพตมสญญาณทตรงกนขามหรอกลบเฟสกบ

6

สญญาณทางดานอนพต ขาสญญาณไมกลบเฟส ( 2V ) เปนขาสญญาณอนพตของออปแอมป รองรบทงสญญาณไฟฟากระแสตรง และสญญาณไฟฟากระแสสลบ สญญาณทถกปอนเขาทขาสญญาณน จะทาใหสญญาณทางดานเอาตพตเหมอนกบสญญาณทางดานอนพต ขาสญญาณเอาตพตของออปแอมปเกดจากการปอนสญญาณเขาทขาอนพตทงสองขา ขาสญญาณ V สาหรบปอนสญญาณไฟบวก เพอใหออปแอมปทางาน และขาสญญาณ V สาหรบปอนสญญาณไฟลบ เพอใหออปแอมปทางาน

(ก) (ข) ภาพท 2.1 (ก) สญลกษณ และ (ข) วงจรสมมลทางอดมคตของออปแอมป

ภาพท 2.1(ข) เปนวงจรสมมลของออปแอมปในทางอดมคต จะเหนวาขาสญญาณ 1V และ

ขาสญญาณ 2V ตอแบบเปดวงจร เปนผลใหกระแส 1I และกระแส 2I ไมสามารถไหลออกจาก 1V และ 2V ไดตามลาดบ นนหมายถงคาของกระแสทไหลเขาขาสญญาณทางดานอนพตของออปแอมปทงสองขามคาเปนศนย และถาพจารณาคาอมพแดนซทางดานอนพตของออปแอมปจะเหนไดวามคาเปนอนนต ในสวนของอตราขยายแรงดนลปเปด (Open Loop Gain: OA ) จะมคาเปนอนนตเชนเดยวกน และคาอมพแดนซทางดานเอาตพตมคาเปนศนย นนคอเปนคณสมบตของออปแอมปในอดมคตนนเอง แตทางปฎบตนนไมสามารถสรางออปแอมปใหเปนแบบอดมคตดงทกลาวขางตนได แตสามารถทจะสรางและออกแบบออปแอมปใหมคณสมบตใกลเคยงกบออปแอมปในทางอดมคตได

วงจรในภาพท 2.1(ข) แสดงโครงสรางภายในของตวออปแอมป ซงประกอบไปดวยตวความตานทานสองตว คอ ความตานทานทางดานอนพต ( inR ) และตวความตานทานทางดานเอาตพต ( outR ) ตออย ดงนนสามารถเขยนสมการแสดงความสมพนธของแรงดนระหวางขาทางดานอนพต ( idV ) ไดเปน

2 1idV V V (2.1)

7

สาหรบสมการของแรงดนทางดานเอาตพต ( oV ) สามารถเขยนสมการไดดงน

2 1( )o O id OV A V A V V (2.2) โดยท OA คอ อตราขยายแรงดนลปเปดของออปแอมป

ภาพท 2.2 ชวงการทางานของออปแอมป [17]

ภาพท 2.2 เปนกราฟแสดงชวงการทางานของออปแอมป แบงออกเปน 3 ชวงการทางานคอ

ชวงการทางานในสภาวะอมตวดานบวก (Positive Saturation) ชวงการทางานในสภาวะอมตวดานลบ (Negative Saturation) และชวงการทางานในสภาวะเชงเสน (Linear Saturation) และจากชวงการทางานของออปแอมปทง 3 ชวง สามารถเขยนสมการแสดงความสมพนธระหวางแรงดนทางดานอนพต และแรงดนทางดานเอาตพตของชวงการทางานในสภาวะอมตวดานบวกของออปแอมปไดดงน

oV V (2.3)

สามารถเขยนสมการแสดงความสมพนธระหวางแรงดนทางดานอนพต และแรงดนทางดานเอาตพตของชวงการทางานในสภาวะอมตวดานลบของออปแอมปไดดงน

oV V (2.4)

8

สามารถเขยนสมการแสดงความสมพนธระหวางแรงดนทางดานอนพต และแรงดนทางดานเอาตพตของชวงการทางานในสภาวะเชงเสนของออปแอมปไดดงน

o O idV A V (2.5)

ออปแอมปสามารถนาไปประยกตใชงานกบวงจรอเลกทรอนกสทงในดานการประมวลผลสญญาณ วงจรขยายสญญาณ วงจรกรองความถ เปนตน ดงนนเพอเปนพนฐานในการนาไปออกแบบวงจรทสลบซบซอนขนไป ในหวขอนจงกลาวถงการออกแบบวงจรพนฐานของออปแอมปทสาคญๆ ดงตอไปน

2.1.1 วงจรขยายกลบเฟสและไมกลบเฟส (Inverting and Non-inverting Amplifier) วงจรทแสดงในภาพท 2.3(ก) เปนวงจรขยายกลบเฟสทสรางจากออปแอมป โดยสญญาณ

ทางดานอนพตปอนเขาทขาสญญาณกลบเฟสนนคอ มผลทาใหสญญาณทางดานเอาตพตจะตรงกนขามหรอกลบเฟสกบสญญาณทางดานอนพตหรออตราขยายทางดานเอาตพตของวงจรมคาเปนลบ

Op-Amp

+

-

VoVin

+

-

RfR

(ก) (ข)

ภาพท 2.3 (ก) วงจรขยายกลบเฟส (ข) วงจรขยายไมกลบเฟส [17]

จากภาพท 2.3(ก) เขยนสมการฟงกชนการถายโอนของวงจรหรอความสมพนธของแรงดน

ทางดานอนพตและเอาตพตของวงจรขยายกลบเฟสไดเปน

( ) fo

in

RVT s

V R (2.6)

9

วงจรทแสดงในภาพท 2.3(ข) เปนวงจรขยายแบบไมกลบเฟสทสรางจากออปแอมป โดยสญญาณทางดานอนพตปอนเขาทขาสญญาณไมกลบเฟส นนคอ มผลทาใหสญญาณทางดานเอาตพตมเฟสแบบเดยวกบสญญาณทางดานอนพต หรอ อตราขยายทางดานเอาตพตของวงจรมคาเปนบวก สามารถเขยนสมการฟงกชนการถายโอนของวงจรหรอความสมพนธของแรงดนทางดานอนพตและเอาตพตของวงจรขยายไมกลบเฟสไดเปน

( ) fo

in

R RVT s

V R

(2.7)

ในกรณของวงจรขยายแบบไมกลบเฟสเมอกาหนดใหคาความตานทาน 0fR หรอแทน

คาความตานทาน fR ดวยการลดวงจรในเงอนไขอตราขยายแรงดนของออปแอมปมคาเปนหนง 1OA นนคอแรงดนทางดานเอาตพตแปรคาตามแรงดนทางดานอนพต ดงนนจงเรยกวงจรแบบนวา

วงจรตามแรงดน (Voltage Follower) ดงแสดงในภาพท 2.4 วงจรแรงดนตาม เปนวงจรททาหนาทเปนวงจรกนชน (Buffer) นนคอความตานทานทางดานอนพตมคาสงและความตานทานทางดานเอาตพตขาออกมคาตา และจากการทวงจรกนชนมความตานทานทางดานอนพตสงทาใหไมสงกระทบตอสญญาณของวงจรหลก และจากการทมความตานทานทางดานเอาตพตตาทาใหวงจรสามารถจายกระแสไปยงโหลดไดมาก ทาใหความสมพนธระหวางแรงดนทางดานอนพตมคาเทากบแรงดนทางดานเอาตพต o inV V

ภาพท 2.4 วงจรแรงดนตามโดยใชออปแอมป

2.1.2 วงจรขยายผลตาง (Differential Amplifier)

วงจรในภาพท 2.5 แสดงวงจรขยายผลตางโดยใชออปแอมปเปนอปกรณหลกในการออกแบบวงจร นนคอแรงดนทางดานเอาตพต oV ของวงจรขนอยกบผลตางระหวางแรงดนทางดาน

10

อนพต 1V และ 2V จากวงจรในภาพท 2.5 สามารถคานวณหาแรงดนทางดานเอาตพตโดยใชทฤษฎการทบซอน (Superposition) ไดดงน [17]

2 4 1 21 2

1 3 4 1o

R R R RV V V

R R R R

(2.8)

ในกรณทอตราสวนของคาความตานทานของวงจรมคาเทากน นนคอ 1 2 3 4/ /R R R R จะสามารถเขยนสมการของวงจรไดใหมคอ

21 2

1

( )o

RV V V

R (2.9)

เมอนาสมการ (2.9) เปรยบเทยบกบสมการ (2.2) ในกรณอดมคต วงจรขยายผลตางในภาพท 2.5 คา

ของอตราขยายผลตางจะมคาจากดเทากบ 2

1

R

R

ภาพท 2.5 วงจรขยายผลตางโดยใชออปแอมป

2.2 วงจรขยายความนาถายโอน

วงจรขยายความนาถายโอนหรอโอทเอ (Operational Transconductance Amplifier: OTA) ทาหนาทแปรผนแรงดนไฟฟาไปเปนกระแสไฟฟา เปนอปกรณอเลกทรอนกสประเภทแอคทฟทมการทางานในลกษณะของแหลงจายแรงดนไฟฟาควบคมแหลงจายกระแสไฟฟา (Voltage Controlled Current Source: VCCS) [17] อตราการเปลยนแปลงของคาแรงดนไฟฟาเปนกระแสไฟฟา เรยกวา คาความนาถายโอนของโอทเอ (Transconductance) หรอแทนดวย mg โดยทวไปโอทเอมโครงสราง

11

พนฐานทสรางจากสารกงตวนาซงอยในรปแบบของวงจรรวม และมคณสมบตพนฐานคอ มคาอมพแดนซทางดานอนพต และอมพแดนซทางดานเอาตพตสง คาความนาถายโอนของโอทเอ สามารถควบคมไดดวยกระแสไบแอสจากภายนอก ( BI ) สญลกษณ และวงจรสมมลทางอดมคตของโอทเอ แสดงดงภาพท 2.6(ก) และภาพท 2.6(ข) ตามลาดบ

(ก) (ข)

ภาพท 2.6 (ก) สญลกษณ และ (ข) วงจรสมมลทางอดมคตของวงจรขยายความนาถายโอน

โอทเอมโครงสรางพนฐานภายในเปนทรานซสเตอรมทงแบบไบโพลารทรานซสเตอรและมอสเฟตทรานซสเตอร วงจรตอใชงานในรปแบบของวงจรขยายความแตกตาง (Differential Amplifier) รวมกบภาระแอคทฟ (Active Load) ซงประกอบดวยทรานซสเตอร 4 ตว และแหลงจายกระแสแบบคงท 1 แหลงจาย [18] ดงแสดงในภาพท 2.7 เปนวงจรภายในของโอทเอชนดไบโพลารทรานซสเตอร

ภาพท 2.7 วงจรภายในโอทเอชนดใชไบโพลารทรานซสเตอร

วงจรทแสดงในภาพท 2.7 ประกอบดวย ไบโพลารทรานซสเตอร 1Q และ 2Q ตอวงจรใน

รปแบบของวงจรขยายความแตกตาง ทาหนาทแปรผนแรงดนไฟฟาไปเปนกระแสไฟฟา สวนไบโพลารทรานซสเตอร 3Q และ 4Q เปนวงจรสะทอนกระแส มคาอตราการสะทอนกระแสเทากบ

12

หนง มกระแส BI เปนกระแสไบแอสใหกบวงจร เมอปอนสญญาณแรงดนเขามาท inV จะทาใหเกดกระแส 1I และ 2I ขนท 1Q และ 2Q ตามลาดบ เปนผลใหกระแส 1I ถกสะทอนกระแส เนองจากวงจรสะทอนกระแสแบบลบของไบโพลารทรานซสเตอร 3Q และ 4Q ไปหกลางออกจากกระแส 2I ทเกดขนทไบโพลารทรานซสเตอร 2Q ไดกระแสทางดานเอาตพต คอ oI มคาเทากบ 1 2I I

ความสมพนธระหวางคากระแสทางดานเอาตพต oI กบคาแรงดนทางดานอนพตทจด inV ของวงจรโครงสรางภายในของโอทเอ ในภาพท 2.7 สามารถเขยนสมการกระแส 1I และกระแส 2I ไดดงน

1( )/1

B TV V VsI I e (2.10)

2( )/2

B TV V VsI I e (2.11)

พจารณาทโหนด BV ของวงจรในภาพท 2.7 จะได

1 2BI I I (2.12) แทนสมการ (2.10) และ (2.11) ลงในสมการ (2.12) จะได

1 2/ / /( )B T T TV V V V V VB sI I e e e (2.13)

จากสมการ (2.13) จดสมการไดใหมเปน

1 2

// /

B T

T T

V V Bs V V V V

II e

e e

(2.14)

พจารณาทโหนดขาออกทางดานเอาตพตจะได

1 2oI I I (2.15) แทนสมการ (2.10) และ (2.11) ลงในสมการ (2.15) จะได

13

1 2/ / /( )B T T TV V V V V Vo sI I e e e (2.16)

แทนสมการ (2.14) ลงในสมการ (2.16) จะได

1 2

1 2

/ /

/ /

T T

T T

V V V V

o B V V V V

e eI I

e e

(2.17)

จากสมการ (2.17) จดสมการไดใหมเปน

1 2

1 2

( )/

( )/

1

1

T

T

V V V

o B V V V

eI I

e

(2.18)

เมอ 1 2inV V V และจาก 2

2

1tanh

1

x

x

e

e

สมการ (2.18) เขยนใหมไดดงสมการ (2.19)

tanh2

ino B

T

VI I

V

(2.19)

ภาพท 2.8 ความสมพนธระหวางกระแสขาออกทเปนฟงกชนของแรงดนผลตางขาเขา [16]

จากสมการ (2.19) สามารถเขยนกราฟความสมพนธระหวางกระแสขาออกทางดานเอาตพต

oI กบแรงดนขาเขาทางดานอนพต inV ไดดงภาพท 2.8 จากกราฟพบวาคาความนาถายโอนม

14

ความสมพนธอยในลกษณะของฟงกชนไฮเปอรโบลคแทนเจนท ชวงเชงเสนจะอยในชวงแคบๆ แลวเขาสชวงอมตว เมอความแตกตางของแรงดนขาเขามคามากกวาประมาณ 2 TV เมอ TV คอคาศกดาความรอน จากสมการ (2.19) กระจายอนกรมในเทอมของ tanh( )x ไดเปน

3 51 2tanh( )

3 15x x x x (2.20)

แทนคาสมการ (2.20) ในสมการ (2.19) จะได

3 51 2

2 3 2 15 2in in in

o B B BT T T

V V VI I I I

V V V

(2.21)

จากสมการ (2.21) ถา 2in TV V ทาใหตงแตเทอมท 2 เปนตนไปมคานอยมาก ดงนนถา

tanh( )x x จากสมการ (2.21) สามารถเขยนใหมไดเปน

2B

o inT

II V

V (2.22)

หรอ o m inI g V (2.23)

เมอ 2

Bm

T

Ig

V (2.24)

คา mg ของวงจรสามารถทจะปรบเปลยนไดจากคาของกระแส BI ทไบแอสใหกบโอทเอ

ทาใหวงจรดงกลาวสามารถทจะควบคมคา mg ไดดวยวธทางอเลกทรอนกส แตอยางไรกตามเหนไดอยางชดเจนวาคา mg นจะแปรเปลยนไปตามคาศกดาความรอน TV

เนองจากโอทเอมลกษณะเปนวงจรขยายทมรปแบบคลายกบออปแอมปเพยงแตสญญาณทางดานเอาตพตของโอทเอเปนกระแส ดงนนจงสามารถนาโอทเอไปประยกตใชงานในดานการประมวลผลสญญาณอนาลอกไดอยางมากมายหลายชนด เพอเปนแนวทางในการออกแบบวงจรทสลบซบซอนขนไป ในหวขอนจงกลาวถงวงจรขยายสญญาณแบบพนฐานโดยใชโอทเอ ดงรายละเอยดตอไปน

15

2.2.1 วงจรขยายสญญาณแบบกลบเฟส (Inverting Amplifier) วงจรขยายสญญาณแบบกลบเฟสโดยใชโอทเอ แสดงดงภาพท 2.9 และสามารถเขยน

สมการฟงกชนการถายโอนของวงจรไดเปน [17]

ภาพท 2.9 วงจรขยายสญญาณแบบกลบเฟสโดยใชโอทเอ

( ) om L

in

VT s g R

V (2.25)

2.2.2 วงจรขยายสญญาณแบบไมกลบเฟส (Non-Inverting Amplifier) วงจรขยายสญญาณแบบไมกลบเฟสโดยใชโอทเอแสดงในภาพท 2.10 และสามารถเขยน

สมการฟงกชนการถายโอนของวงจรไดเปน [17]

( ) om L

in

VT s g R

V (2.26)

ภาพท 2.10 วงจรขยายสญญาณแบบไมกลบเฟสโดยใชโอทเอ

16

2.2.3 วงจรขยายสญญาณแบบกลบเฟสทมการปอนกลบ (Feedback Inverting) วงจรขยายสญญาณแบบนจะมการปอนสญญาณเอาตพตกลบมายงอนพต ดงแสดงในภาพ

ท 2.11 สามารถเขยนสมการฟงกชนการถายโอนของวงจรไดเปน [17]

ภาพท 2.11 วงจรขยายสญญาณแบบกลบเฟสทมการปอนกลบโดยใชโอทเอ

2

1

1( )

1o m

in m

V g RT s

V g R

(2.27)

กรณทคาของ mg มคามากๆแลว สามารถประมาณไดวา

2

1

( ) o

in

V RT s

V R (2.28)

2.2.4 วงจรขยายสญญาณปอนกลบแบบไมกลบเฟส (Feedback Non-inverting) วงจรขยายสญญาณแบบนจะมการปอนกลบสญญาณทางดานเอาตพตกลบมายงทางดาน

อนพตเชนเดยวกบวงจรขยายสญญาณแบบกลบเฟสทมการปอนกลบ ตางกนเพยงเปนการปอนกลบมาทขาสญญาณ Inverting ของโอทเอ ดงแสดงในภาพท 2.12 ดงนนสามารถเขยนสมการฟงกชนการถายโอนของวงจรไดเปน [17]

1 2

1

( )( )

1o m

in m

V g R RT s

V g R

(2.29)

17

จากสมการ (2.29) กรณทคาของ mg >> 1 สามารถเขยนสมการฟงกชนการถายโอนของวงจรขยายสญญาณแบบไมกลบเฟสทมการปอนกลบใหมไดเปน

2

1

( ) 1o

in

V RT s

V R (2.30)

ภาพท 2.12 วงจรขยายสญญาณแบบไมกลบเฟสทมการปอนกลบโดยใชโอทเอ

2.2.5 วงจรขยายสญญาณผลตาง (Differential Amplifier) วงจรขยายสญญาณผลตางโดยใชโอทเอ ดงแสดงในภาพท 2.13 โดยทวไปวงจรขยาย

สญญาณผลตางจะทาหนาทนาสญญาณผลตางทางดานอนพตทงสองของโอทเอ คอ สญญาณอนพต

1V และสญญาณอนพต 2V มาขยายใหเปนสญญาณเอาตพต [17]

ภาพท 2.13 วงจรขยายสญญาณผลตางโดยใชโอทเอ จากภาพท 2.13 สามารถเขยนสมการฟงกชนการถายโอนของวงจรขยายสญญาณผลตางไดเปน

1 2

( ) o om L

in

V VT s g R

V V V

(2.31)

18

2.3 หลกการดสทรบวดอารซและโครงสรางวงจรเสมอน ปจจบนเทคโนโลยสาหรบการออกแบบวงจรรวมเขามามบทบาทในการออกแบบวงจร

อเลกทรอนกสสมยใหมตลอดเวลา ทงในรปแบบของวงจรรวมเพอใชในงานดานการประมวลผลสญญาณ (Signal Processing) และการออกแบบวงจรเพอใชรวมสญญาณ (Mixed Signal Circuit) แตในขนตอนการออกแบบวงจรอเลกทรอนกสพนฐานสวนใหญ ยงจาเปนตองใชอปกรณอเลกทรอนกสแบบพนฐาน ประกอบดวย ตวความตานทาน ตวเหนยวนา และตวเกบประจ เปนสวนประกอบหลกของวงจร โดยเฉพาะการตอใชงานอปกรณอเลกทรอนกสในรปแบบของลมดอลเมนท (Lumped Element) แบบพาสซฟ หรอแมแตการตอใชงานรวมกบอปกรณแบบแอกทฟ กยงมความจาเปนตองการใชอปกรณดงกลาวขางตน นอกจากนยงมเทคโนโลยการออกแบบวงจรอเลกทรอนกสอนๆโดยเฉพาะการออกแบบวงจรทมสวนประกอบของอปกรณอเลกทรอนกสพนฐาน แบบยนฟอรมดสทรบวด (Uniform Distributed) เชน การออกแบบวงจรอเลกทรอนกสทมสวนประกอบของตวความตานทาน และตวเกบประจ เรยกวา ยนฟอรมดสทรบวด อารซ (Uniform Distributed RC: URC) [10]- [15] โดยใชเทคโนโลยการออกแบบวงจรแบบแผนฟลมหนา (Thick-Film) และแบบแผนฟลมบาง (Thin-Film) ในการผลตใหอยในรปแบบของไอซ (Integrated Circuit) ซงเนทเวอรคแบบดสทรบวด อารซ นมลกษณะทวๆไปทดกวา ไมวาจะเปนผลตอบสนองทางขนาด เสถยรภาพ ความไวในการตอบสนอง และมขนาดเลกกวา เมอเทยบกบเนทเวอรคแบบลมดอลเมนท อารซ ทาใหการออกแบบวงจรเนทเวอรคแบบดสทรบวด อารซ นนสามารถนาไปใชงานไดงาย และเหมาะกบการออกแบบวงจรรวม

เนทเวอรคแบบดสทรบวด อารซ มอยดวยกนหลายแบบ ตวอยางเชน โครงสรางแบบแผนฟลมบางมลตเลเยอร (Multilayer) ทมชนของตวนา (Conductor) ความตานทาน (Resistive) และฉนวน (Dielectrics) ประกอบตดเขาดวยกน โดยชนของความตานทาน และตวนา มจดตอออกมาหลายจดทขอบดานขางของดสทรบวด อารซ ในรปแบบทเปน รอยตอ พ-เอน หลายจดสมผส (Multi Contacted P-N Junction) ซงตวความตานทานจะเปนสวนประกอบของเซมคอนดคเตอร และตวเกบประจเปนผลมาจากการไบแอสทจงกชน และสาหรบในการวเคราะหพารามเตอรของดสทรบวด อารซ ใชหลกการเดยวกบหลกการของสายสง (Transmission Line) [19] โดยวเคราะหจากโครงสรางและพารามเตอรของเนทเวอรคฟงกชนตวดสทรบวด อารซ

2.3.1 เนทเวอรคฟงกชน ในการสงผานพลงงานไฟฟา หรอการสงสญญาณขาวสารตางๆ ไปบนสายเคเบล (Cable)

หรอสายสงนน เมอมกระแสไฟฟาไหลผานจะทางานเสมอนวา มคาความเหนยวนา (Inductance: l )

19

คาความจไฟฟา (Capacitance: c ) คาความตานทาน (Resistive: r ) และคาความนา (Conductance: g ) แพรกระจายอยตลอดภายในสายสง ถาพารามเตอร , , ,l c r g มความสมพนธกน และไมขนกบระยะทาง เรยกวา สายสงแบบสมาเสมอ (Uniform Transmission Line) ถาพารามเตอร , , ,l c r g มความสมพนธขนอยกบระยะทาง เรยกวา สายสงแบบไมสมาเสมอ (Nonuniform Transmission Line)

สาหรบการวเคราะหโครงสรางสายสงเพอใชในการออกแบบวงจรในวทยานพนธน เปนการวเคราะหโครงสรางเสมอนทเปนสายสงแบบสมาเสมอ ดงนนถามการสงสญญาณจากดานสงไปยงดานรบ ทหางจากดานสงเปนระยะทาง x โดยมขนาดยอยๆ เปน x ดงแสดงในภาพท 2.14

ภาพท 2.14 โครงสรางเสมอนสายสงสญญาณ

ภาพท 2.15 วงจรสมมลของสายสงเมอขยายชวง x

เมอทาการขยายชวง x ออกไป จะไดวงจรเสมอน ดงภาพท 2.15 ตวแปร ( , ), ( , )v t x i t x

เปนคาศกดาไฟฟาและคากระแสไฟฟาทจด x ตามลาดบ ซงมคาดสทรบวดพารามเตอร (Distributed Parameter) ตางๆดงน

r : คาความตานทาน (Resistance) มหนวยเปน Ohm/Meter l : คาความเหนยวนา (Inductance) มหนวยเปน Henry/Meter

20

g : คาความนา (Conductance) มหนวยเปน Mho/Meter c : คาความจไฟฟา (Capacitance) มหนวยเปน Farad/Meter

จากภาพท 2.15 เมอใชกฎแรงดนและกระแสของเคอรซอฟฟ (Kirchhoff’s Law) สามารถเขยนเปนสมการไดดงน

( , )

( , ) ( , ) ( , )i t x

v t x x v t x x l ri t xt

(2.32)

( , , )( , ) ( , ) ( , , )

v t x xi t x x i t x x c ri t x x

t

(2.33)

จากสมการ (2.31) และ (2.32) เมอกาหนดใหลมตของ x มคาเขาใกลศนย เขยนสมการ

เชงอนพนธยอยไดเปน

( , ) ( , )( , )

v t x i t xl ri t x

x t

(2.34)

( , ) ( , )( , )

i t x v t xc gv t x

x t

(2.35)

จากตวแปร ( , )v t x และ ( , )i t x ใชการแปลงลาปลาสจะได

0

, L[ , ] , stV s x v t x v t x e dt

(2.36ก)

0

, L[ , ] , stI s x i t x i t x e dt

(2.36ข)

หาอนพนธในสมการ (2.36ก) และสมการ (2.36ข) เทยบกบตวแปร x จะได

0 0

0 0

, ,L ,

, ,L ,

st st

st st

v t,x v t x V s xe dt v t x e dt

x x x x

v t,x i t x I s xe dt i t x e dt

x x x x

(2.37)

21

แปลงลาปลาสในสมการ (2.34) และสมการ (2.35) จะได

,,

V s xls r I s x

x

(2.38)

,,

I s xcs g V s x

x

(2.39)

ตวแปรในสมการ (2.38) และสมการ (2.39) มเพยงตวแปรเดยว นนคอ x จงเขยน dx แทน x จะได

( , )( ) ( , )

dV s xls r I s x

dx (2.40)

( , )( ) ( , )

dI s xcs g V s x

dx (2.41)

หาอนพนธของสมการ (2.40) และสมการ (2.41) เทยบกบตวแปร x เมอ , , ,r l c g เปนคาคงทจะได

2

2

( , )( ) ( , )

d V s x dls r I s x

dx dx (2.42)

2

2

( , )( ) ( , )

d I s x dcs g V s x

dx dx (2.43)

แทนคาสมการ (2.41) ลงในสมการ (2.42) และแทนคาสมการ (2.40) ลงในสมการ (2.43) จะไดสมการของสายสงแบบสมาเสมอ คอ

2

20

dV ls r cs g V

dx (2.44)

2

20

dI ls r cs g I

dx (2.45)

จากสมการ (2.44) และ (2.45) เปนสมการอนพนธอนดบ 2 สามารถเขยนใหม คอ

1 2( , ) cosh sinhV s x A x A x (2.46)

1 2( , ) cosh sinhI s x B x B x (2.47)

22

เมอ เปนสภาวะการแพรกระจายของคลน (Propagation Function) มคาดงน

ls r cs g (2.48) สาหรบเทอม 1 2 1 2, , ,A A B B เปนคาคงท และสามารถกาหนดได คอ สาหรบสายสงทม

ความยาวเทากบ d ซงเปนโครงขายแบบ 2 พอรต อนพตจะเปน ( ,0), ( ,0)V s I s และเอาตพตเปน ( , ), ( , )V s d I s d จากสมการ (2.46) และสมการ (2.47) ท 0x จะได

1 ( ,0)A V s (2.49)

1 ( ,0)B I s (2.50)

หาอนพนธสมการ (2.46) และสมการ (2.47) เทยบกบ x และแทนคาลงในสมการ (2.40) และ (2.41) ตามลาดบ และกาหนดให 0x จะได

2 0( ,0) ( ,0)ls r

A I s Z I scs g

(2.51)

20

( ,0)( ,0)

ls r V sB V s

cs g Z

(2.52)

โดยท 0Z เปนคณลกษณะทางอมพแดนซ (Characteristic Impedance) ของสายสงแบบสมาเสมอ

0

ls rZ

cs g

(2.53)

ภาพท 2.16 อนพตและเอาตพตพอรตของสายสง

23

ดงนนทางดานอนพตและเอาตพตพอรตของสายสง ทไดจากสมการ (2.46) ถงสมการ (2.53) สามารถนามาเขยนรปไดดงภาพท 2.16

โครงขายอนพตและเอาตพตพอรตของสายสงในภาพท 2.16 เขยนใหอยในรปพารามเตอร ABCD ทเปนสมการเมตรกซไดดงในสมการ (2.54) โดยท ( ,0), ( ,0)V s I s เปนแรงดนและกระแสของพอรตท 1 ตามลาดบ เขยนเปน 1 1,V I และ ( , ), ( , )V s d I s d เปนแรงดนและกระแสของพอรตท 2 ตามลาดบ เขยนเปน 2 2,V I

1 2

1 2

V VA B

I IC D

(2.54)

นาโครงขายในภาพท 2.16 สองชดมาตอเรยงกนดงแสดงในภาพท 2.17 จะไดผลรวม

ทงหมดเปนสมการ ABCD เมตรกซ คอ

1 2 2

1 2 2

a a b b

a a b b

V V VA BA B A B

I I IC DC D C D

(2.55)

เมอ

a b a b a b a b

a b a b a b a b

A A A B C B A B B D

C C A D C D C B D D

แทนสมการ (2.49) ถง (2.52) ลงในสมการ (2.46) และ (2.47) แปลงคาพารามเตอรของ

เมตรกซ ทเปนอนเวอรสทรานสมตชนเมตรกซ (Inverse Transmission Matrix) จะไดสมการของสายสงแบบสมาเสมอ ดงน

0

0

, ,0cosh sinh

sinhcosh

, ,0

V s d V sd Z d

dZI s d I s

(2.56)

ทานองเดยวกน การแปลงคาพารามเตอรของเมตรกซไปเปนพารามเตอรของอมพแดนซ

วงจรเปด (Open-Circuit Impedance) เรยกวา Z-Parameter และคาพารามเตอรของแอดมตแตนซวงจรลด (Short-Circuit Admittance) เรยกวา Y-Parameter จะได

24

0

coth csch[ ]

csch coth

d dZ Z

d d

(2.57)

0

coth csch1[ ]

csch coth

d dY

d dZ

(2.58)

ภาพท 2.17 การตอโครงขายในภาพท 2.16

2.3.2 โครงสรางของลมดพารามเตอร การประมาณโครงสรางแบบลมด (Lumped) เมอเปรยบเทยบกบโครงสรางแบบดสทรบวด

แลวตองใชโครงขายแบบ 2 พอรตทเหมอนกนเปนจานวนหลายชด มาประกอบเขาดวยกน ดงแสดงในภาพท 2.18 ซงแตละชดตองมขนาดเลก และมจานวนมาก เมอเทยบตอหนงหนวยความยาว จานวนชดทนามาตอตองมเพยงพอทจะแสดงคณสมบตเปนแบบโครงขายดสทรบวด ทงนขนอยกบความเทยงตรงทตองการ และชวงความถทใชในชวงเวลาคงทของสายสง ในทางทฤษฏใชจานวนชดของกลมโครงสรางแบบลมดมจานวนเขาใกลคาอนนต ทาใหมคณสมบตเทยบเทากบโครงสรางแบบดสทรบวด

I0 I1 I2 In In+1

V0 V1 V2 Vn Vn+1

+

-

+

-

+

-

+

-

+

-

+

-

+

-

IN-1

VN-1

IN

VN

ภาพท 2.18 โครงขาย 2 พอรตทตอเปนโครงสรางแบบดสทรบวด

สาหรบสายสงแบบสมาเสมอทมความยาวจากด สามารถประมาณโดยการใชโครงสราง

ของลมดแบบ 2 พอรตจานวนหลายๆ ชด ดงในภาพท 2.18 ทเปนสวนหนงของสายสง ใหมโครงสราง

25

เปนแบบ T ทสามารถเขยนไดดงภาพท 2.19 โดยสมมตสภาวะเรมตนใหมคาเทากบศนย และจากวงจร หาสมการแบบเมชเคอรเรนทจะได

1 2 2 1n n nZ Z I Z I V (2.59)

2 1 2 1 1( )n n nZ I Z Z I V (2.60) เมอ 0,1, , 1n N

Vn

+

-

In

Z1 Z1

In+1

Z2 Vn+1

+

- ภาพท 2.19 โครงสรางแบบ T-Network

จากสมการ (2.59) และสมการ (2.60) สามารถนามาเขยนใหอยในรป Recurrence Form ไดเปน [12]

11 11

12 2

1

12 2

1 2

11

nn

n n

VZ ZV ZZ Z

ZI IZ Z

(2.61)

นาสมการ (2.61) มาเขยนในรปแบบเมตรกซ ไดเปน

1 n nX M X (2.62)

เมอ M มคาดงสมการ (2.63)

26

21 1

12 2

1

2 2

1 2

11

Z ZZ

Z ZM

Z

Z Z

(2.63)

เมอ 11

1

nn

n

VX

I

และ nn

n

VX

I

(2.64)

จากสมการ (2.62) เขยนใหมไดเปน

0

n

nX M X (2.65)

กาหนดให nM หาไดจาก Eigenvalues ของ M และคา Eigenvalues เปนรากของสมการคณลกษณะ นนคอ

2 1

2

det 2 1 1 0Z

M IZ

(2.66)

เมอ I คอเมตรกซเอกลกษณ หรอทเรยกวา เมตรกซหนงหนวย คา Eigenvalues ทง 2 คา จากสมการ (2.66) มความสมพนธดงน

1 2 1 (2.67)

11 2

2

2 1Z

Z

(2.68)

จากสมการ (2.67) และสมการ (2.68) กาหนดใหคา 1 2,e e จะไดเปน 1 2cosh / 1Z Z และหา nM โดยใชทฤษฎของ Cayley-Hamilton [12] โดยให

0 1[ ] [ ]

nM C I C M (2.69)

27

จะได 0 1

ne C C e (2.70)

0 1

ne C C e (2.71)

จากสมการ (2.70) และสมการ (2.71) จะได

0 1

sinh 1 sinh ,

sinh sinh

n nC C

(2.72)

จากสมการ (2.69) เขยนใหมไดเปน

21

12

2

sinh( 1) sinh cosh sinh2

sinh sinh sinh

1 sinh sinh( 1) sinh cosh

sinh sinh sinh

n

Zn n nZ

ZM

n n n

Z

(2.73)

จากสมการ (2.73) สามารถนามาเขยนใหมไดเปน

sinh( 1) sinh cosh cosh sinhn n n (2.74)

และ 22

2 21 1 21 2 2 2 2

2

2 1 cosh sinh2

Z Z ZZ Z Z Z Z

Z Z

(2.75)

ดงนนจากสมการ (2.63) เขยนไดใหมเปน

2

2

2

cosh sinh

1cosh

Z

M

Z

(2.76)

และ nM คอ 2

2

cosh sinh sinh

sinhcosh

sinh

n

Z n

M n

Z

(2.77)

ดงนนจากสมการ (2.65) จะได

28

2

2

cosh sinh sinh

sinhcosh

sinh

n o

n o

V VZ n

n

ZI I

(2.78)

คาแรงดนและกระแสในชดท n สาหรบกรณทจดตอถกเปดวงจร และลดวงจรสามารถหา

ไดดงน เมอกรณเอาตพตลดวงจรได 0NV และจากสมการ (2.78) โดยแทน n ดวย N จะได

2

cosh

sinh sinho o

NI V

Z N

(2.79)

จากสมการ (2.78) จะมคากระแส และแรงดนในชดท n คอ

2

cosh( )

sinh sinhn o

N nI V

Z N

(2.80)

cosh( )

sinhn o

N nV V

N

(2.81)

และสาหรบกรณเอาตพตวงจรเปดได 0NI จากสมการ (2.78) แทน n ดวย N จะได

2

sinh

sinh cosho o

NI V

Z N

(2.82)

จากสมการ (2.78) และ (2.46) จะมคากระแสและแรงดนชดท n จะได

2

cosh( )

sinh coshn o

N nI V

Z N

(2.83)

cosh( )

coshn o

N nV V

N

(2.84)

สมการ (2.78) เปนสมการ Inverse Transmission Matrix ของโครงขายแบบ 2 พอรต ซง

ผลรวมทงหมดสาหรบเมตรกซของโครงขายแบบ 2 พอรต ทแสดงในภาพท 2.18 ณ ชดท N โดยการแทน n ดวย N และเปลยนเครองหมาย เพอใหสมพนธกบภาพท 2.15 นนคอ

29

2

2

cosh sinh sinh

sinhcosh

sinh

N o

N o

V VN Z N

NN

ZI I

(2.85)

จากสมการ (2.85) ถาแปลงเมตรกซเปนพารามเตอรของแอดมตแตนซทลดวงจร จะไดวา

2

cosh csch1

csch coshsinh

N NY

N NZ

(2.86)

สมการ (2.86) เหมอนกบสมการ (2.68) ทเปนสมการของโครงขายแบบดสทรบวด โดยม

2 sinhZ เปนคณลกษณะทางอมพแดนซของสายสงสญญาณ 2.3.3 โครงสรางของดสทรบวด อารซ โครงสรางแบบดสทรบวด อารซ เปนโครงสรางทสามารถออกแบบและสรางใหอยในรป

ของไอซแบบพาสซพ (Passive Integrated Circuit) ได โดยมโครงสรางดงแสดงในภาพท 2.20 ซงจะเหนไดวาตวโครงสรางแบบดสทรบวด อารซ ประกอบขนมาจากสวนตาง ๆ ดงน คอ สวนชนบนสดเปนชนของความตานทาน (Resistive Layer) ชนตอมาเปนชนของฉนวน (Dielectric Layer) และชนสดทายเปนชนของตวนา (Conductive Layer) โดยมความหนาของแตละชนของโครงสรางแบบดสทรบวด อารซ ประมาณ 510 นวเทานน จงทาใหวงจรมขนาดเลกมาก

V2V1

+

-

+

-

I2

I2

I1

I1

Resistive Layer

Dielectric Layer

Conductive Layer

ภาพท 2.20 โครงสราง 2 พอรทแบบดสทรบวด อารซ [19]

ตวโครงสรางแบบดสทรบวด อารซนสามารถสรางได 2 แบบ คอ โครงสรางแบบฟลมแผน

บาง (Thin-Film) และโครงสรางแบบโมโนลทค (Monolithic) สาหรบโครงสรางแบบแผนฟลมบาง จะประกอบดวยชนของวสดหลายอยาง ทวางอยบนตวกลางทเหมาะสมของสารไดอเลคตรก (Dielectric) ซงอาจจะถก Titan Ate ดวยแผน Nichrome Resistive Film บาง โดยวางไวดานบน และ

30

แผนตวนาทองแดง (Conductive Copper–Film) จะวางไวดานลาง แลวหมหอดวยสารไดอเลคตรก และวางบน Passive Substrate ดวยวธ Vaporization หรอ Electrochemical Technique สวนโครงสรางแบบโมโนลทคนน ประกอบไปดวย ชนของสารกงตวนาทถกทาใหเปนรปสเหลยมเลก ๆ เชน Distributed Resistance ทไดมาจากสารกงตวนาทเปน Lightly Doped และ Distribute Capacitance ทไดมาจากการปอนไบแอสกลบขาง ของรอยตอภายใน P-N ซงวงจรขนาดเลกมากนจะถกนามาใชเปนวงจรดสทรบวด อารซ เนทเวอรคแบบแอคทฟ และจากโครงสรางแบบดสทรบวด อารซ ในภาพท 2.20 สามารถเขยนสญลกษณไดดงภาพท 2.21

สาหรบการวเคราะหโครงขายแบบดสทรบวด อารซ ตามภาพท 2.16 จะมพอรต 2 พอรตทอยภายใตเงอนไข การไหลของกระแส 1 ทศทาง (One Dimension Current Flow) โดยโครงขายจะสามารถแบงออกเปนสวนยอยๆ และมจานวนเพมขนทละสวนของความยาวเปน x ดงแสดงในภาพท 2.22

(ก) (ข)

ภาพท 2.21 (ก) โครงสราง และ (ข) สญลกษณของยนฟอรม ดสทรบวด อารซ [19]

(ก) (ข)

ภาพท 2.22 (ก) โครงสราง และ (ข) วงจรโครงขายของสวนยอย x ของดสทรบวด อารซ [19]

31

คาความตานทานของแตละอลเมนททอนกรมกนอยในแตละสวน จะเปนฟงกชนตามแผนความตานทานของแตละอลเมนท โดยคาความตานทานในแตละอลเมนท r x x กาหนดไดวา

1

xr x x

Wh

(2.87)

เมอ และ 1h คอ ความตานทานจาเพาะ และความหนาแนนของแผนความตานทานท x

W คอความกวางของอลเมนทท x

สวนแอตมตแตนซแบบขนานของอลเมนท สามารถหาไดในลกษณะเดยวกน คอจะประกอบไปดวย คาความจและคาความนาของแผนไดอเลคตรกของอลเมนท นนคอ

2

W xc x x

h

(2.88)

2

W xg x x

h

(2.89)

เมอ และ คอ Permittivity และ Conductivity ของแผนไดอเลคตรก

2h คอความหนาแนนของแผนไดอเลคตรก ท x

ถาใหลมตของ x เขาใกลศนย คาความตานทาน คาความจ และความนาตอหนวยความยาวจะไดเปนดงน

1

r xwh

(2.90)

2

wc x

h

(2.91)

2

wg x

h

(2.92)

ซงคาของ xr , xc และ xg จะมคาเปนจานวนจรง มเครองหมายเปนบวกและมคาท

จากด จากขอกาหนดน จะมความสาคญในการพจารณาถง ผลลพธของสมการเชงอนพนธ ทแสดง

32

คณสมบตทไดจากโครงขายแบบ 2 พอรตของดสทรบวด อารซ โดยมโครงสรางลกษณะเหมอนกบภาพท 2.22(ข) ซงถาพจารณาพารามเตอร r , c และ g จะไดวา ในขณะทมความสญเสยจากการรวไหลของความนา xg ในไดอเลคตรก ทมคานอยเปนทยอมรบได และเมอคาคอนดกตแตนซมคานอยกวาคาคาปาซแตนซมาก ๆ กจะสามารถตดคา g ทงได กลาวคอให g มคาเปนศนย ถงจะไดโครงขายแบบดสทรบวด อารซ ซงถา r และ c ไมแปรเปลยนตามความยาวของ x กจะเปนโครงขายแบบยนฟอรม ดสทรบวด อารซ และในกรณเดยวกนถา r และ c แปรเปลยนตามความยาวของ x กจะเปนโครงขายแบบนอนยนฟอรมดสทรบวด อารซ ซงสญลกษณของโครงขายแบบดสทรบวด อารซ สามารถแสดงดงภาพท 2.23 จะเหนไดวา เสนทขดใตสญลกษณตวความตานทานนน ถาเปนเสนโคงจะเปนสญลกษณแบบนอนยนฟอรม และถาเสนทขดใตสญลกษณตวความตานทานเปนเสนตรงกจะเปนสญลกษณของโครงขายแบบยนฟอรม ดสทรบวด อารซ

(ก) (ข)

ภาพท 2.23 สญลกษณของตวดสทรบวดอารซ (ก) นอนยนฟอรม และ (ข) ยนฟอรม [12]

วทยานพนธฉบบนจะเปนการนาเอาตวยนฟอรม ดสทรบวด อารซ มาใชเทานน ดงนน จะ

กลาวถงเฉพาะการวเคราะหการทางานทเปนแบบยนฟอรมดสทรบวด อารซ ซงมรายละเอยดดงตอไปน

โครงขายแบบยนฟอรม ดสทรบวด อารซ จะมคา R และ C ทไมแปรเปลยนตามคาของ x โดยมความสมพนธของการเปลยนแปลงของแรงดนและกระแส เหมอนสมการ (2.56) ทเปนสมการของยนฟอรมไลน (Uniform Line) โดยกาหนดให คาอนดกซทฟ ( l ) และ คาคอนดกซทฟ ( g ) มคาเทากบศนย สาหรบสายทมความยาว d จะไดคาผลรวมของความตานทานทงหมด r เทากบ R และผลรวมของคาความจทงหมด c เทากบ C ฉะนนจากสมการ (2.57) และ (2.58) ตวยนฟอรมดสทรบวด อารซ สามารถเขยนอยในรปของอมพแดนซพารามเตอร และแอดมตแตนซพารามเตอร ไดดงนคอ

33

coth csc

csc coth

src h srcRZ

sC h src src

(2.93)

และ coth csch[ ]

csch coth

sRC sRCsCY

R sRC sRC

(2.94)

จากทไดกลาวมาแลวในขางตน ตวยนฟอรมดสทรบวด อารซ มโครงสรางทประกอบไป

ดวย ชนของความตานทาน ชนของฉนวน และชนของตวนา ตามทแสดงไวดงภาพท 2.22 โดยในการวเคราะหจากภาพท 2.22(ข) ถาไมคดคาของความนา ซงโดยปกตแลวจะมคานอยมาก จะไดโครงขายแบบดสทรบวด อารซ ดงภาพท 2.24

ภาพท 2.24 โครงสรางของดสทรบวด อารซ เมอคาความนามคานอยมากๆ [19]

จากภาพท 2.24 จานวนของคาความตานทานยอย และคาความจยอย ( , )r c จะตองม

จานวนเขาใกลอนนต จงจะไดโครงสรางแบบดสทรบวด อารซ ทสมบรณ เมอนาแอดมตแตนซพารามเตอร ในสมการ (2.94) มาจดสมการใหมไดเปน

cosh

sinh sinh[ ]cosh

sinh sinh

P P P

R P R PYijP P P

R P R P

(2.95)

เมอกาหนดให sinh

PX

R P , coshY P และ P sRC

R และ C เปนคาความตานทานรวมและคาความจรวมของ URC s เปนความถเชงซอน (Complex Frequency)

34

ดงนนจากสมการท (2.95) เขยนใหมไดเปน

[ ]XY X

YijX XY

(2.96)

ถานาวงจรเสมอนของตวยนฟอรมดสทรบวด อารซแบบ สาหรบ 2 พอรตแบบเชงเสน

ตอลงกราวด ซงโดยปกตแลวจะเขยนอยในรปแอดมตแตนซพารามเตอร นามาใชในการหาวงจรเสมอนของตวดสทรบวด อารซ (โดยตอไปในวทยานพนธนจะเรยกตวดสทรบวด อารซ วา URC) ดงแสดงในภาพท 2.25

ภาพท 2.25 วงจรเสมอน URC แบบ 2 พอรต [12]

จากภาพท 2.25 แสดงใหเหนถงวงจรเสมอนของ URC แบบ 2 พอรต ซงมแอดมตแตนซ

พารามเตอรตามสมการ (2.95) เมอนามาวเคราะหในภาพท 2.25 โดยใชกฎกระแสของเคอรชอฟฟ จะไดแอดมตแตนซพารามเตอรความนาในรปเมตรกซดงสมการ (2.97)

( 1)

[ ] ( 1)

( 1) ( 1) 2 ( 1)

XY X X Y

Yij X XY X Y

X Y X Y X Y

(2.97)

ภาพท 2.26 วงจรเสมอน URC กรณตอแบบลอย

35

จากคาแอดมตแตนซในสมการ (2.97) สามารถนามาเขยนเปนวงจรเสมอนของ URC ไดในกรณทตอแบบลอย (Floating) ดงแสดงในภาพท 2.26 เปนวงจรเสมอนของ URC แบบ สาหรบ 2 พอรตแบบเชงเสนตอลอยซงมแอดมตแตนซพารามเตอรตามสมการ (2.97)

2.3.4 โครงสรางของดสทรบวดอารซแบบสองชน โครงสรางแบบดสทรบวด อารซ แบบสองชน เปนโครงสรางแบบยนฟอรม ดสทรบวด

อารซ แบบสองชน (Double Layers Uniform Distributed RC: DURC) ตว DURC ถอวาเปนประเภทเดยวกบยนฟอรมดสทรบวด อารซ แบบหลายชน (Multi-layer Uniform Distributed RC: MURC) ทมชนของคาปาซทฟอย 2 ชน ทสามารถสรางใหอยในรปของไอซ เชนเดยวกบตว URC ทมพอรต 2 พอรต และตวโครงสราง DURC ดงภาพท 2.27 ประกอบไปดวยชนสวนตางๆ มลกษณะคลายกบโครงสรางของ URC โดย DURC มลกษณะของโครงสรางคลายกบแซนดวช นนคอประกอบดวยชนของความตานทาน (Resistive Layer) กนอยระหวางชนของตวนา (Conductive Layer) ทมชนของฉนวน (Dielectric Layer) กนอย และมความหนาของชนแตละชนประมาณ 510 นว ซงมโครงสรางเหมอนกบโครงสรางของ URC [13]

จากภาพท 2.27(ก) และ (ข) แสดงถงโครงสรางของ DURC และภาพท 2.28(ค) แสดงสญลกษณทางไฟฟาของตว DURC และในการวเคราะหหาคาแอตมตแตนซ Y ของวงจรเนทเวอรค DURC สามารถทาการวเคราะหไดจากภาพท 2.28

ในการวเคราะหคาแอดมตแตนซ 11Y , 12Y , 21Y และ 22Y จะมการวเคราะหเหมอน URC ดงนนจงไมไดทาการหาแอดมตแตนซทง 4 คา น แตจะพจารณาในสวนทเพมขนมาแทน ซงจากภาพท 2.28 จะมคา 2V คอ

ภาพท 2.27 (ก) โครงสราง (ข) โครงสรางเสมอน และ (ค) สญลกษณของ DURC [13]

36

12 3

1 2

1

1 1sC

V V

sC sC

(2.98)

เขยนใหมไดเปน 22 3

1 2

CV V

C C

(2.99)

ภาพท 2.28 วงจรเนทเวอรค DURC ทใชในการหาคาแอดมตแตนซ [13]

กาหนดให 2

1 2

C

C C

ดงนน สมการ (2.99) เขยนใหมไดเปน

2 3V V (2.100)

และ 1 1V x I x R x V x x (2.101)

1 1V x x V x I x R x (2.102) จากสมการ (2.102) สามารถเขยนใหอยในรปสมการอนพนธไดดงสมการ (2.103)

1

dV xRI x

dx (2.103)

โดย xV ในตวยนฟอรมจะมคาเปน

sinhcosh

xV x A B x D

(2.104)

37

เมอ src และ x เปนความยาวของตวยนฟอรม r และ c เปนคาความตานทานและคาความจของยนฟอรม

ซง xV จะเปนแรงดนทใชในการวเคราะหคาแอดมตแตนซตาง ๆ ซงสามารถยกตวอยางได ดงแสดงในภาพท 2.29 สามารถหาคาของ xV ไดดงนคอ

ภาพท 2.29 วงจรการวเคราะห 13Y

เมอ 0x จะไดคา xV จากสมการ (2.104)

0V x A B (2.105)

โดยท 32 V

C

CA และ 21 CCC ดงนน จะไดวา

2

3

CB V

C (2.106)

และเมอ dx จะได xV มคาเปน

2 23 3

sinh0 cosh

D dC CV V d

C C

(2.107)

23

1 cosh

sinh

dCD V

C d

(2.108)

นาสมการ (2.106) และสมการ (2.108) ไปแทน (2.104) จะได

38

23

cosh 11 cosh sinh

sinh

dCV x V x x

C d

(2.109)

23

2sinh 2sinh1

2sinh

d x xCV x V

C d

(2.110)

23

2 sinh cosh 22 2

1sinh cosh

2 2

dd x

CV x V

d dC

(2.111)

23

cosh 221

cos2

d xCV x V

C d

(2.112)

นาสมการ (2.112) ไปแทนในสมการ (2.104) จะไดดงสมการตอไปน

3 1

cosh 11 cosh sinh

sinh

ddV x d RI x

dx d

(2.113)

3 3 1

cosh 1sinh cosh

sinh

dV d dV RI x

d

(2.114)

ท 0x จะได

1

3

cosh 1 0

sinh

d d IRd

R d V

(2.115)

หรอ 113

3 0

cosh 1sinh

x

IY d

V R d

(2.116)

13 cosh 1sinh

pY P

R P (2.117)

โดยท dP

13 1Y X Y (2.118)

39

และจากภาพท 2.29 สามารถหาคาแอดมตแตนซ 13Y ไดโดย

3 30

dI i dx (2.119)

เมอ 3 2 3 xi sC s V V

3 2 30

d

xI sC V V dx (2.120)

3 2 3 0

cosh2

1cosh

2

d

dx

I sC V dxd

(2.121)

2 22 2

3 3 2

2sinh2

cosh2

dsC sCI V sc

C C d

(2.122)

22

3 3 2

2sinh21

cosh2

dsCI V sC

C d

(2.123)

23 2 3

2sinh21 1

cosh2

dCI sC V

C d

(2.124)

เมอ 3V

IY 3

33 ดงนน

233 2

2sinh21 1

cosh2

dCY sC

C d

(2.125)

1 233 2

12sinh

21

cosh2

srcC CY sC

C C src

(2.126)

40

โดยท 2C

C เมอ r R , c C กาหนดให P sRC

33

12sinh

211

cosh2

PY sc

P

(2.127)

33

cosh 12

21cosh 1

2

P

Y scP

(2.128)

33

cosh 1 cosh 121

cosh 1 cosh 1

P PY sc

P P

(2.129)

33

2 cosh 11

sinh

PY sc

P

(2.130)

33

2 cosh 11

sinh

PY sc

P P

(2.131)

ดงนน จะไดคา 33Y คอ

2

233

12 cosh 1

sinh

P RY P

R P P

(2.132)

หรอ 2

233

12 1

PY Y

XR

(2.133)

จากวธการดงกลาว เราสามารถหาคาแอดมตแตนซพารามเตอรอนของ DURC ทม

การตอขา 4 ลงกราวดได ดงภาพท 2.30 ซงสามารถนามาเขยนเปนสมการเมตรกซไดดงสมการท (2.134)

2

2

1 1

1 1

11 1 2 1

ij

Y Y

Y X Y Y

PY Y Y

XR

(2.134)

41

เมอ sinh

PX

R P , coshY P , P sRC และ 2

1 2

C

C C

ภาพท 2.30 วงจร DURC ทตอขา 4 ลงกราวด

2.3.5 วงจรกรองความถโดยใชยนฟอรมดสทรบวดอารซ การออกแบบวงจรกรองความถทสรางจากยนฟอรมดสทรบวดอารซ ทมการนาเสนอใน

งานวชาการ มดงตอไปน ก. วงจรกรองความถตาโดยใชยนฟอรมดสทรบวดอารซ เปนวงจรกรองความถตาแบบ

แอคทฟทสรางจากอปกรณแอคทฟรวมกบตวยนฟอรมดสทรบวดอารซ [10] ดงแสดงในภาพท 2.31 และสมการฟงกชนการถายโอนของวงจรคอ

2

1

1(cosh )

( )1

(1 )[( 2 )cosh (2 1)cosh 1]1

K PVT s

V P N K P N

(2.135)

เมอ sinh

PX

R P , coshY P , P sRC , b

a b

C

C C

และ (2 sinh )N P P

K คอ คาอตราขยายแรงดนของอปกรณแอคทฟ

ภาพท 2.31 วงจรกรองความถตาโดยใชยนฟอรมดสทรบวดอารซ

42

ข. วงจรกรองจากดแถบความถโดยใชยนฟอรมดสทรบวด อารซ เปนวงจรกรองจากดแถบความถทสรางจากอปกรณแอคทฟรวมกบตวยนฟอรมดสทรบวดอารซ [11] ดงแสดงในภาพท 2.32 และสมการฟงกชนการถายโอนของวงจรคอ

ภาพท 2.32 วงจรกรองจากดแถบความถโดยใชยนฟอรมดสทรบวดอารซ

2 1

1

1

cosh sinh

( )sinh

RP P P

V RT s

RV P PR

(2.136)

ค. วงจรกรองความถตาโดยใชยนฟอรมดสทรบวดอารซแบบมลตอเลกโทรด เปนวงจร

กรองความถตาแบบแอคทฟทสรางจากอปกรณแอคทฟรวมกบตวยนฟอรมดสทรบวดอารซแบบมลตอเลกโทรด (Multielectrode RC Distributed Circuit) [20] ดงแสดงในภาพท 2.33 และสมการฟงกชนการถายโอนของวงจรคอ

ภาพท 2.33 วงจรกรองความถตาโดยใชยนฟอรมดสทรบวดอารซแบบมลตอเลกโทรด

2

1 1

[ ( 1)]( )

[ ( 1) ( 1) ]OV X X Y K

T sV X Y X X Y K

(2.137)

43

เมอ sinh

PX

R P , coshY P , P sRC , 2

11 2 3

C

C C C

และ 3

21 2 3

C

C C C

K คอ คาอตราขยายแรงดนของอปกรณแอคทฟ 2.4 หลกการทวไปของวงจรกรองความถ

วงจรกรองความถจดเปนวงจรแบบ 2 พอรต ททาใหลกษณะของสเปคตรมของสญญาณอนพตกอรป (Shape) เปนสเปคตรมของสญญาณเอาตพตทมความถตามทตองการ หรออาจกลาวไดวาวงจรกรองความถจะทาหนาทแยกสญญาณทไมตองการออกจากสญญาณทตองการ ในการศกษาคณสมบตของวงจรกรองความถนน มกจะพจารณาในลกษณะของความสมพนธระหวางสญญาณอนพต และสญญาณเอาตพตของวงจรเปนหลก นอกจากนการวเคราะหวงจรยงใหความสนใจพฤตกรรมของวงจรตลอดยานความถมากกวาการพจารณาเพยงความถเดยว ซงการพจารณาในลกษณะเชนนเรยกวาการพจารณาในโดเมนความถ (Frequency Domain) และเรยกผลตอบสนองของวงจรจากการพจารณาในโดเมนความถนวาผลตอบสนองเชงความถ (Frequency Response) [21] ซงใชสญลกษณแทนดวย ( )T s โดยทวไปจะแสดงในรปของฟงกชนการถายโอน ซงกคออตราสวนระหวางปรมาณทวดทพอรตเอาตพตตอปรมาณทวดทพอรตอนพต โดยปรมาณทกลาวถงนสามารถเปนไดทงแรงดนหรอกระแส

Filter Circuit

Iin(s) Iout(s)

Vout(s)Vin(s)T(s)

ภาพท 2.34 วงจรกรองความถแบบ 2 พอรต

เมอใหวงจรกรองความถมลกษณะเปนวงจรแบบ 2 พอรต ดงแสดงในภาพท 2.34 โดยมสญญาณทางดานอนพต และเอาตพตในโดเมนความถคอ in ( )V s และ out ( )V s ตามลาดบ สามารถหาฟงกชนการถายโอนของวงจรไดดงตอไปน

out

in

( )( )

( )

V sT s

V s (2.138)

ดงนน out in( ) ( ) ( )V s T s V s (2.139)

44

เนองจาก s มคาเทากบ j ดงนนเมอทาการวเคราะหวงจรภายใตสถานะคงตวทมอนพตเปนคลนรปไซน จะมคาเทากบศนย ทาให s มคาเทากบ j และสามารถเขยนสมการในรปสวนประกอบของขนาดและเฟสไดตามลาดบดงน

out in( ) ( ) ( )V j T j V j (2.140)

เมอ out ( )j ( )T j และ in ( )j คอ คาเฟสของ out ( )V j ( )T j และ in ( )V j ตามลาดบแลว จะไดความสมพนธระหวางกนเปน

out ( ) ( ) in ( )j T j j (2.141)

จากสมการ (2.140) จะเหนวาขนาดของสญญาณทางดานเอาตพตมคาเทากบผลคณของขนาดของสญญาณทางดานอนพตกบขนาดของผลตอบสนองเชงความถของวงจร ดงนนถากาหนดใหฟงกชนขนาดของ ( )T j มคาเทากบศนยในชวงความถตงแต 1s ถง 2s แลว ขนาดของสญญาณทางดานเอาตพตจะมคาเทากบศนยดวย แมวาจะมสญญาณคาใดๆ เขามาทางอนพตเหตนชวงความถตงแต 1s ถง 2s จงถกเรยกวา แถบหยด (Stop Band) ของวงจรกรองความถ ในทานองเดยวกนถาใหฟงกชนขนาดของ ( )T j มคามากเทากบหนง (ตามอดมคต) ในชวงความถตงแต 1p ถง 2p แลว ขนาดของสญญาณทางดานเอาตพตจะมคาเปนไปตามสมการ (2.140) และเรยกชวงความถตงแต

p1 ถง p2 นวา แถบผาน (Pass Band) ของวงจรกรองความถ วงจรกรองความถสามารถแบงออกไดเปน 4 รปแบบพนฐาน โดยอาศยลกษณะของแถบ

หยดและแถบผานของวงจร ซงเกดจากการตอบสนองของฟงกชนขนาดของ ( )T j ทแตกตางกนของวงจร ดงรายละเอยดทจะกลาวในหวขอตอไปน

2.4.1 วงจรกรองผานความถตา วงจรกรองผานความถตา (Lowpass Filter: LPF) เปนวงจรทมลกษณะการตอบสนองทาง

ขนาดเชงความถสลบทกบวงจรกรองผานความถสงคอ แถบผานของวงจรจะมความถตงแต 0 ถง c และมแถบหยดตงแต c ไปจนถงอนนต รปแบบการตอบสนองทางขนาดเชงความถของวงจรในทางอดมคตแสดงไดดงภาพท 2.35

45

1

0c

ภาพท 2.35 ผลตอบสนองทางขนาดเชงความถของวงจรกรองผานความถตาในทางอดมคต

2.4.2 วงจรกรองผานความถสง วงจรกรองผานความถสง (Highpass Filter: HPF) เปนวงจรกรองความถทมชวงความถ

ตงแต 0 ถง c เปนแถบหยด โดยท c ถกเรยกวา ความถคทออฟ (Cutoff Frequency) ของวงจร และมชวงความถตงแต c ไปจนถงอนนตนนเปนแถบผาน ซงสามารถแสดงรปการตอบสนองทางขนาดเชงความถของวงจรในทางอดมคตไดดงภาพท 2.36

1

0c

ภาพท 2.36 การตอบสนองทางขนาดเชงความถของวงจรกรองผานความถสงในทางอดมคต

2.4.3 วงจรกรองผานแถบความถ วงจรกรองผานแถบความถ (Bandpass Filter: BPF) จะมแถบผานทความถตงแต 1p ถง

2p ในขณะทความถอนเปนแถบหยด รปการตอบสนองทางขนาดเชงความถของวงจรกรองผานแถบความถในทางอดมคตนนแสดงไดดงภาพท 2.37

T1

01p 2p

ภาพท 2.37 การตอบสนองทางขนาดเชงความถของวงจรกรองผานแถบความถในทางอดมคต

46

2.4.4 วงจรกรองจากดแถบความถ วงจรกรองจากดแถบความถ (Band Stop: BSF) เปนวงจรทมลกษณะการตอบสนองทาง

ขนาดเชงความถตรงกนขามกบวงจรกรองผานแถบความถคอ วงจรทมแถบหยดตงแตความถ 1s ถง

2s วงจรกรองกาจดแถบความถทมแถบหยดเฉพาะความถแคบๆ มชอเรยกไดอกชอคอ วงจรนอตซฟลเตอร (Notch Filter: NF) ซงสามารถแสดงรปการตอบสนองทางขนาดเชงความถของวงจรกรองจากดแถบความถในทางอดมคตไดดงภาพท 2.38

T

1

01s 2s

ภาพท 2.38 การตอบสนองทางขนาดเชงความถของวงจรกรองกาจดแถบความถในทางอดมคต

2.5 วงจรกรองความถหลายหนาท

วงจรกรองความถหลายหนาท (Universal Filter) หมายถงวงจรกรองความถทสามารถใหฟงกชนการทางานไดหลายรปแบบในวงจรเดยว เชน สามารถทางานเปน วงจรกรองผานความถตา วงจรกรองผานความถสง และวงจรกรองผานแถบความถได จากโครงสรางวงจรเดยวกน เปนตน โดยมรปสมการของฟงกชนการถายโอนเปนแบบฟงกชนไบควอดราตค (Biquadratic Function) หรอเรยกสนๆวา ไบควอด ซงมรปแบบมาตรฐานดงแสดงตอไปน [21]

2

2 1 0

2 200

( )a s a s a

T ss s

Q

(2.142)

โดยท 0 คอ คาความถของโพล (Pole Frequency)

0 1 2, ,a a a คอ สมประสทธของจานวนเศษ Q คอ คาควอลตแฟกเตอรของโพล (Pole Quality Factor)

47

พจารณาสมการ (2.142) จะพบวาสามารถหาคาซโร (Zero) ของฟงกชนการถายโอนอนดบสองไดจากคาสมประสทธของจานวนเศษ ซงจะทาใหทราบถงชนดของวงจรกรองความถไดดงรายละเอยดทจะกลาวถงตอไปน

ก. กรณทคาซโรทงสองของสมการมตาแหนงบนระนาบ s (s-plane) ท 0s ดงในภาพท 2.39 และดงภาพท 2.40 สมการ (2.142) จะใหฟงกชนการถายโอนของวงจรกรองผานความถสงอนดบสองโดยมรปแบบคอ

0

0

2Q

j

ภาพท 2.39 คาโพลและซโรบนระนาบ s ของวงจรกรองผานความถสงอนดบสอง

22

2 200

( )a s

T ss s

Q

(2.143)

เมอ 2a คอคาอตราขยายความถสง (High-Frequency Gain)

0 คอคาความถเรโซแนนซ (Resonance Frequency)

max 0

Q

T

2a

ภาพท 2.40 การตอบสนองทางขนาดเชงความถของวงจรกรองผานความถสงอนดบสอง

48

ข. กรณทคาซโรทงสองของสมการมตาแหนงบนระนาบ s (s-plane) ท s ดงแสดงในภาพท 2.41 และดงภาพท 2.42 สมการ (2.142) จะใหฟงกชนการถายโอนของวงจรกรองผานความถตาอนดบสองโดยมรปแบบคอ [21]

0

2 200

( )a

T ss s

Q

(2.144)

เมอ 2

0 0/a คอ คาอตราขยายไฟตรง (DC Gain)

0

0

2Q

j

ภาพท 2.41 คาโพลและซโรบนระนาบ s ของวงจรกรองผานความถตาอนดบสอง

Q

T

20 0/a

max 0

ภาพท 2.42 การตอบสนองทางขนาดเชงความถของวงจรกรองผานความถตาอนดบสอง

ค. ในกรณทคาซโรของสมการมตาแหนงบนระนาบ s (s-plane) ท 0s หนงตาแหนง และอกทางหนงตาแหนงท s ดงแสดงในภาพท 2.43 สมการ (2.142) จะใหฟงกชนการถายโอนของวงจรกรองผานแถบความถอนดบสองโดยมรปแบบคอ [21]

49

1

2 200

( )a s

T ss s

Q

(2.145)

เมอ 1 0/a Q คอคาอตราขยายทความถศนยกลาง (Center Frequency)

ผลตอบสนองทางขนาดเชงความถจะมคาสงสด (Peak) ท 0 หรอคาความถศนยกลางของวงจร ซงจะมคาเทากบความถของโพลของสมการ กราฟการตอบสนองทางขนาดเชงความถของวงจรมลกษณะดงภาพท 2.44

0

0

2Q

j

ภาพท 2.43 คาโพลและซโรบนระนาบ s ของวงจรกรองผานแถบความถอนดบสอง

P1

0

T

maxT

P20( / )Q

max0.707T

ภาพท 2.44 การตอบสนองทางขนาดเชงความถของวงจรกรองผานแถบความถอนดบสอง

ง. ในกรณทคาซโรของสมการมตาแหนงอยบนแกน j ของระนาบ s (s-plane) ดงภาพท 2.45 สมการ (2.142) จะใหฟงกชนการถายโอนของวงจรกรองกาจดแถบความถอนดบสองโดยมรปแบบดงน [21]

50

2 20

2 200

( )s

T ss s

Q

(2.146)

คาอตราขยายความถสงของวงจรมคาเทากบ 2a กราฟการตอบสนองทางขนาดเชงความถ

ของวงจรมลกษณะดงภาพท 2.46 และคา 0 เปนทรจกกนในชอหนงวา ความถนอตช (Notch Frequency)

0

0

0

2Q

0

j

0

= pole = zero ภาพท 2.45 คาโพลและซโรบนระนาบ s ของวงจรกรองผานแถบความถอนดบสอง

0

T

0( / )Q0

2

2

a2a

ภาพท 2.46 การตอบสนองทางขนาดเชงความถของวงจรกรองผานแถบความถอนดบสอง

จ. ในกรณทคาซโรของสมการทงสองคามตาแหนงอยทางดานขวามอของระนาบ s (s-

plane) โดยมความสมมาตรกบโพลดงแสดงในภาพท 2.48 ภาพท 2.48 และภาพท 2.49 สมการ (2.142) จะใหฟงกชนการถายโอนของวงจรกรองผานทกความถอนดบสองโดยมรปแบบดงน [21]

51

2 200

2 200

( )s s

QT s

s sQ

(2.147)

เมอ 2a คอคาอตราขยายแบบราบ (Flat Gaiin) ของวงจร

0

j

0

2Q

0

2Q

ภาพท 2.47 คาโพลและซโรบนระนาบ s ของวงจรกรองผานทกความถอนดบสอง

ภาพท 2.48 การตอบสนองทางขนาดเชงความถของวงจรกรองผานทกความถอนดบสอง

0

2

ภาพท 2.49 การตอบสนองทางเฟสเชงความถของวงจรกรองผานทกความถอนดบสอง

52

2.5.1 วงจรกรองความถหลายหนาททสรางจากอปกรณแอคทฟ การออกแบบวงจรกรองความถหลายหนาท ทสรางจากอปกรณแอคทฟ เชน ออปแอมป

และโอทเอ มการนาเสนอในงานวชาการ มดงตอไปน ก. วงจรกรองความถหลายหนาท ทสรางจากออปแอมป เปนวงจรกรองความถหลายหนาท

แบบตวแปรสถานะใหผลการตอบสนองความถ 3 รปแบบพนฐาน ประกอบดวย วงจรกรองความถตา วงจรกรองความถสง และวงจรกรองจากดแถบความถ [22] วงจรดงแสดงในภาพท 2.50

จากภาพท 2.50 กรณท 0iBV และ 6R สามารถเขยนฟงกชนการถายโอนของวงจรไดดงน

2

2 20 0

( ) ( )( / )HP i

H sT s V s

s Q s

(2.148)

02 2

0 0

( / )( ) ( )

( / )b

BP i

H Q sT s V s

s Q s

(2.149)

20 0

2 20 0

( ) ( )( / )LP i

HT s V s

s Q s

(2.150)

โดย 4 3

1 2 1 5

1 /

1 / /

R RH

R R R R

, 2

1b

RH

R และ 3 4

01 2 1 5

1 /

1 / /

R RH

R R R R

เมอ 4 30

/

A B A B

R R

R R C C และ 2 1 2 5 4

4 3 3

1 / /

1 /A A

B B

R R R R R C RQ

R R R C R

ภาพท 2.50 วงจรกรองความถหลายหนาท ทสรางจากออปแอมป

53

จากภาพท 2.51 ในกรณท 0iAV และ 1R สามารถเขยนฟงกชนการถายโอนของวงจร ( )HPT s มคาเทากบสมการ (2.148) ( )BPT s มคาเทากบสมการ (2.149) และ ( )LPT s มคาเทากบสมการ (2.150)

โดย 4

6

RH

R , 2 5

6 4 6 3

1 /

1 / /b

R RH

R R R R

และ 3

06

RH

R

เมอ 4 30

/

A B A B

R R

R R C C และ 2 1 4

4 3 4 5 3

1 /

1 / /A A

B B

R R R C RQ

R R R R R C R

จากฟงกชนการถายโอนของวงจรกรองความถทงสองกรณ จะเหนไดวาสามารถเลอกคา

และเครองหมายของอตราขยาย H , bH และ 0H ไดอยางอสระ ข. วงจรกรองความถหลายหนาทโหมดแรงดน ทสรางจากโอทเอ เปนวงจรกรองความถ

หลายหนาท ทางานในโหมดของแรงดนใชอนพตเดยว และหลายเอาตพต สรางจากโอทเอ 4 วงจร รวมกบตวเกบประจแบบตอลงกราวด ใหผลการตอบสนองความถ 3 รปแบบพนฐาน ประกอบดวย วงจรกรองความถตา วงจรกรองความถสง และวงจรกรองจากดแถบความถ [23] วงจรดงแสดงในภาพท 2.51

ภาพท 2.51 วงจรกรองความถหลายหนาท ทสรางโอทเอ

วงจรทแสดงในภาพท 2.51 สามารถเขยนสมการฟงกชนการถายโอนไดดงน

54

21 2

21 2 2 1 1 2

( ) ( )HP inm m m

s C CT s V s

s C C sC g g g

(2.151)

2 12

1 2 2 1 1 2

( ) ( )mBP in

m m m

sC gT s V s

s C C sC g g g

(2.152)

1 22

1 2 2 1 1 2

( ) ( )m mLP in

m m m

g gT s V s

s C C sC g g g

(2.153)

จากสมการ (2.151) สมการ (2.152) และสมการ (2.153) จะเหนวาวงจรกรองความถ

สามารถใหการตอบสนองความถสงผานทเอาตพต HPV การตอบสนองแบบแถบความถผานทเอาตพต

BPV และการตอบสนองความถตาผานทเอาตพต LPV ตามลาดบ

2.6 เสถยรภาพ (Stability) ของวงจรกรองความถ การวเคราะหหาเสถยรภาพของวงจรกรองความถถอไดวาเปนเรองสาคญของการออกแบบ

วงจรกรองความถ ดงนนในวทยานพนธนจงขอกลาวถงเสถยรภาพของระบบทมการยอนกลบเพอเปนพนฐานโดยททกๆระบบทมการยอนกลบจะรวมถงระบบแบบอนาลอก หรอ สวทซคาปาซเตอร ซงเปนระบบทเกดความไมเสถยรภาพขน เนองจากในระบบมจานวนขอมลยอนกลบอยางหลากหลายหรออาจเกดขนจากการหนวงเวลาภายในของระบบ [15]

ภาพท 2.52 ระบบทมการยอนกลบแบบชนเดยว

ในภาพท 2.52 สมมตให ( )f s คอฟงกชนการยอนกลบของวงจร และ ( )a s คออตราขยายของวงจรซงสามารถเขยนสมการฟงกชนการถายโอนแบบ Open-Loop ไดดงน

( ) ( ) ( )T s a s f s (2.154)

55

และสมการฟงกชนการถายโอน ( )A s แบบ Close-Loop คอ

( )( )

1 ( ) ( )

a sA s

a s f s

(2.155)

ระบบทมเสถยรภาพจะตองมคาโพลทมาจาก Close-Loop ฟงกชนการถายโอนอยดานซาย

ของระนาบ s ( s -Plane) และคาโพล ทไดมาจากราก (root) ของสมการคณลกษณะ ซงมคาดงน

( ) 1 ( ) ( )F s a s f s (2.156)

คาปรมาณ 1020 log ( )F j เรยกปรมาณยอนกลบ และมหนวยเปน เดซเบล (dB)

การวเคราะหเสถยรภาพของวงจรนน ถอไดวามความสาคญเปนอยางยง เพราะทาใหทราบถงขอบเขตการทางานของวงจรตางๆ นอกจากจะทาการพจารณาจากสมการคณลกษณะ โดยทวไปแลว เสถยรภาพของวงจรจะขนอยกบตาแหนงรากของสมการคณลกษณะ โดยในวทยานพนธฉบบนวเคราะหเสถยรภาพของวงจรดวยเทคนคไนควสตไดอะแกรม (Nyquist Diagram) ซงมหลกการคอ จะนารากสมการคณลกษณะ หรออาจกลาวไดวานาสมการตวสวนของฟงกชนการถายโอน มาหาเสนทางเดนของไนควสตในระนาบ s -Plane กรณทวงจรมเสถยรภาพ จะตองมเสนทางการเดนของไนควสตปดลอมจดกาเนด (Origin)

สาหรบการการวเคราะหเสถยรภาพของวงจรกรองความถทใช URC และ DURC นน เพอความสะดวกในการวเคราะห จงไดทาการเปลยนแปลงใหมาอยในระนาบ P ( P -Plane) แทน สามารถเขยนฟงกชนการถายโอนของระบบไดเปน

( )

( )( )

N PT P

D P (2.157)

เมอ ( )N P คอ โพลโนเมยลของตวเศษ และ

( )D P คอ โพลโนเมยลของตวสวน สามารถเขยนสมการใหมไดเปน

56

Re ( ) Im ( )Stability region D P D P (2.158) เมอ Re คอสวนของจานวนจรง และ Im คอจานวนจนตภาพ ของสมการตวสวน 2.7 ความไวของตวอปกรณในวงจรกรองความถ

วงจรกรองความถทมคณภาพจะตองมความไวของตวอปกรณทตา มการเปลยนแปลงทางขนาดนอย ดงนนในการวเคราะหหาคาความไวของอปกรณ จงเปนสงจาเปนของการออกแบบวงจรกรองความถ ถา ( )T s คอฟงกชนการถายโอนหลกของวงจร และ x คอตวอปกรณหรออลเมนทตางๆในวงจร เชน , , ,R C K และอนๆ [15] สามารถหาคาความไวของตวอปกรณ x ไดดงน

/

/i

TX

T T X TS

X X T X

(2.159)

ซง ( , ) ( , )T T s x x T s x และ

i

TXS คอคาความไวของการเปลยนแปลงของ T สาเหตจากม

การเปลยนแปลงคาของ x โดยปกต ถาขยายคา T แบบอนกรมเทยเลอร (Taylor Series) ดวยคา X ทตาจะไดสมการใหมเปน

T T X

T X XX X X

(2.160)

เมอทาการ Normalize สมการ (2.160) ดวยการหาร T ทงสองขาง จะได

/ (ln )

/ (ln )TX

T T T X TS

X T X T X

(2.161)

ในทางปฏบต สมการ (2.161) มการนามาใชอยางกวางขวางในการหาคาความไวของตวอปกรณ ของวงจรกรองความถชนดตางๆ ในบางกรณกสามารถเขยนฟงกชนการถายโอนไดเปน

( , )( , )

( , )

N s xT s x

D s x (2.162)

57

แทนสมการ (2.162) ลงในสมการ (2.161) จะได

2Tx

T x DN ND D N DS x x

x T D N N D

(2.163)

โดยท NN

x

และ DD

x

นามาเขยนสมการรปแบบใหมไดเปน

T N DX x xS S S (2.164)

2.8 กรปดเลยของวงจรกรองความถ

ผลตอบสนองของกรปดเลย ไดจากการพจารณาสญญาณแบบโดเมนเวลา (Time Domain) ซงจะแสดงใหอยในรปของโดเมนความถ (Frequency Domain) เชนเดยวกบผลการตอบสนองทางขนาดและเฟส [14] โดยสมมตสญญาณอนพต 1V ปอนไปยงเนทเวอรคทมคากรปดเลยเทากบ D วนาท และสญญาณทางดานเอาตพต 2V จะมคาเปน

2 1( ) ( )V t V t D (2.165)

เนองจากสญญาณใดๆ มกมองคประกอบของสญญาณรปซายนอยเสมอ ดงนนสญญาณอนพตจะได

1 sin( )V A t (2.166)

เมอนาไปแทนในสมการ (2.165) จะไดสญญาณเอาตพตคอ

2 sin[ ( ) ]V A t D (2.167) หรอ 2 sin[ ]V A t D (2.168) จากสมการ (2.166) และ (2.168) จะเหนไดวาสญญาณอนพตและเอาตพตมเฟสตางกนคอ

D (2.169)

58

โดยฟงกชนของกรปดเลย จะไดจากการหาอนพนธของสมการ (2.169) เทยบกบ จะไดเปน

dD

d

(2.170)

บทท 3

การออกแบบวงจรกรองความถหลายหนาท

การออกแบบวงจรกรองความถหลายหนาทในวทยานพนธฉบบน สามารถสงเคราะหผลตอบสนองทางความถได 4 รปแบบมาตรฐาน คอ วงจรกรองผานความถตา วงจรกรองผานความถสง วงจรกรองผานแถบความถ และวงจรกรองจากดแถบความถ บนโครงสรางของวงจรเดยวกน ทางานในโหมดของแรงดน วงจรทออกแบบแบงออกเปน 2 ลกษณะ คอ วงจรกรองความถหลายหนาท โดยใชโอทเอกบยนฟอรมดสทรบวด อารซ แบบหนงชน (Uniform Distributed RC: URC) และวงจรกรองความถหลายหนาท โดยใชโอทเอกบยนฟอรมดสทรบวด อารซ แบบสองชน (Double Layers Uniform Distributed RC: DURC) คณลกษณะเดนของวงจรทออกแบบ คอ มผลการตอบสนองทางขนาดตอความถทด มเสถยรภาพ มกรปดเลยคงทตลอดยานความถทตองการใชงาน และมคาความไวทตา ในบทนจะกลาวถงรายละเอยดในการออกแบบวงจร ประกอบดวย หลกการออกแบบวงจรกรองความถหลายหนาท การวเคราะหหาคาเสถยรภาพ การหากรปดเลยและการวเคราะหหาคาความไวของวงจร ซงมรายละเอยดดงตอไปน 3.1 หลกการออกแบบวงจรกรองความถ

วงจรทออกแบบม 2 ลกษณะคอ วงจรกรองความถหลายหนาท โดยใชโอทเอกบ URC และวงจรกรองความถหลายหนาท โดยใชโอทเอกบ DURC ซงการออกแบบวงจรทนาเสนอน มพนฐานอยบนโครงสรางตวแปรสเตต (State Variable Structure) ลกษณะการทางานของวงจรจะขนอยกบตวแปรสถานะทางดานอนพต ทปอนใหกบวงจร นนคอคาของ aV , bV และ cV ทประกอบขนจากวงจรปดอนทรเกรเตอร (Integrator Loop) ซงมบลอคไดอะแกรมดงแสดงในภาพท 3.1

sb

sa

ภาพท 3.1 โครงสรางตวแปรสเตตของวงจรกรองความถทนาเสนอ

60

จากภาพท 3.1 จะเหนไดวาสมการฟงกชนการถายโอนของวงจรจะขนอยกบตวแปรสถานะทางดานอนพตซงแยกพจารณาเปน 4 รปแบบ คอ วงจรกรองผานความถตา วงจรกรองผานความถสง วงจรกรองผานแถบความถ และวงจรกรองจากดแถบความถ ในกรณทกาหนดให a gV V , 0bV

และ 0cV สมการฟงกชนการถายโอนของวงจรจะใหผลการตอบสนองทางความถเปนแบบวงจรกรองผานความถตา ในกรณทกาหนดให 0aV , 0bV และ c gV V สมการฟงกชนการถายโอนของวงจรจะใหผลการตอบสนองทางความถเปนแบบวงจรกรองผานความถสง ในกรณทกาหนดให

0aV , b gV V และ 0cV สมการฟงกชนการถายโอนของวงจรจะใหผลการตอบสนองทางความถเปนแบบวงจรกรองผานแถบความถ และในกรณทกาหนดให a gV V , 0bV และ c gV V

สมการฟงกชนการถายโอนของวงจรจะใหผลการตอบสนองทางความถเปนแบบวงจรกรองจากดแถบความถ ดงนนจากภาพท 3.1 เพอใหงายตอการวเคราะหสมการฟงกชนการถายโอนของวงจรจงกาหนดให a b c gV V V V จะไดสมการเปน

2

2

1

( )1

c b a

g g gout

g

V V Vss

V a V ab VVT s

sV sa ab

(3.1)

เมอ a และ b สามารถแทนดวยคาขยายความนาถายโอน ( mg ) หรอคาตวเกบประจ กรณใชอปกรณหลกเปน OTA ตอใชงานรวมกบตวเกบประจ

พจารณรปแบบฟกงชนการถายโอนตามสมการ (3.1) จะพบวา สามารถนาไปออกแบบเปนวงจรกรองความถไดถง 4 รปแบบ โดยใชเงอนไขของการปอนแรงดนทางดานอนพตดงทไดกลาวแลวขางตน ซงแยกพจารณาเปนกรณไดดงตอไปน

กรณทกาหนดให a gV V , 0bV และ 0cV สมการฟงกชนการถายโอนของวงจรจะใหผลการตอบสนองทางความถเปนแบบวงจรกรองผานความถตา ดงแสดงในสมการ (3.2)

2

1

( )1LP

abT ss

sa ab

(3.2)

61

กรณทกาหนดให 0aV , 0bV และ c gV V สมการฟงกชนการถายโอนของวงจรจะใหผลการตอบสนองทางความถเปนแบบวงจรกรองผานความถสง ดงแสดงในสมการ (3.3)

2

2

( )1HP

sT s

ss

a ab

(3.3)

กรณทกาหนดให 0aV , b gV V และ 0cV สมการฟงกชนการถายโอนของวงจรจะ

ใหผลการตอบสนองทางความถเปนแบบวงจรกรองผานแถบความถ ดงแสดงในสมการ (3.4)

2

( )1BP

saT ss

sa ab

(3.4)

กรณทกาหนดให a gV V , 0bV และ c gV V สมการฟงกชนการถายโอนของวงจรจะ

ใหผลการตอบสนองทางความถเปนแบบวงจรกรองจากดแถบความถ ดงแสดงในสมการ (3.5)

2

2

1

( )1

outRP

g

sV abT ssV sa ab

(3.5)

บลอคไดอะแกรมดงแสดงในภาพท 3.1 สามารถนาไปสรางวงจรกรองความถหลายหนาท

ททางานในโหมดของแรงดน โดยใชโอทเอและยนฟอรมดสทรบวด อารซ แบบหนงชน และแบบสองชนไดดงตอไปน

3.1.1 วงจรกรองความถหลายหนาท โดยใชโอทเอและยนฟอรมดสทรบวดอารซแบบ 1 ชน วงจรแรกทนาเสนอมสวนประกอบหลกของวงจร คอ โอทเอ 2 ตว และยนฟอรมดสทร

บวด อารซ แบบหนงชน (URC) 2 ตว ดงแสดงในภาพท 3.2 วงจรทออกแบบสามารถสงเคราะหผลการตอบสนองทางความถได 4 รปแบบมาตรฐาน คอ วงจรกรองผานความถตา วงจรกรองผานความถสง วงจรกรองผานแถบความถ และวงจรกรองจากดแถบความถ และสามารถปรบผลตอบสนองทางความถของวงจรไดดวยวธการทางอเลกทรอนกสจากการกาหนดกระแสไบแอสใหกบโอทเอทง 2 ตว และการปรบคาตวเกบประจจากโครงสรางของตว URC

62

ภาพท 3.2 วงจรกรองความถหลายหนาท โดยใช OTA-URC สมการแอดมตแตนซ ของวงจรโครงขายแบบ URC สามารถเขยนไดเปน [12]

1 1

2 2

3 3

1 ( 1)

1 ( 1)

( 1) ( 1) 2( 1)

I VY Y

I X Y Y V

Y Y YI V

(3.6)

เมอกาหนดให sinh

PX

R P , coshY P และ P sRC

R และ C คอ คาความตานทานรวม และคาความจรวมของ URC s คอ ความถเชงซอน (Complex Frequency) จากวงจรในภาพท 3.2 สามารถเขยนสมการของ 1oI ไดเปน

1 1( )o m a oI g V V (3.7) ทโหนด 1NV ใหกฎการแบงแรงดนของเคอรชอฟฟ (Kirchhoff’s) จะไดเปน

1 1 1N URC bV V V (3.8) และจากสมการ (3.6) จะไดเปน

1 1 1 1 2 1 3 1( 1)URC URC URC URCI XYV XV X Y V (3.9)

63

จากสมการ (3.9) เมอ 2 1 0URCV , 3 1URC bV V และ 1 1 1URC oI I เขยนสมการใหมไดเปน

11 1

( 1)o bURC

I X Y VV

XY

(3.10)

แทนสมการ (3.10) วงในสมการ (3.8) จะได

11

( 1)o bN b

I X Y VV V

XY

(3.11)

จดสมการ (3.11) ใหมจะไดเปน

11

( 1)1o

N b

I YV V

XY Y

(3.12)

จากภาพท 3.2 ทโหนด oV จะเหนวา

2 2 1( )o m N oI g V V (3.13)

1 2o URC cV V V (3.14) และจากสมการ (3.6) จะไดเปน

1 2 1 2 2 2 3 3( 1)URC URC URC URCI X Y V X V X Y V (3.15) จากสมการ (3.15) เมอ 2 2 0URCV , 3 2URC cV V และ 1 2 2URC oI I เขยนสมการใหมไดเปน

21 2

( 1)o cURC

I X Y VV

X Y

(3.16)

จดสมการ (3.16) ใหมจะไดเปน

64

2 ( 1)1o

o c

I YV V

X Y Y

(3.17)

แทนคา oV ในสมการ (3.17) ลงในสมการ (3.13) จะได

12 2

( 1)1o

o m b o

I YI g V V

XY Y

(3.18)

จดสมการ (3.18) ใหม

2 1 22 2

(2 1)m o mo b m o

g I g YI V g V

XY Y

(3.19)

แทนคาสมการ (3.19) ลงในสมการ (3.17)

2 1 22

(2 1)1 (2 1)m o mo b m o c

g I g Y YV V g V V

X Y XY Y Y

(3.20)

จดสมการ (3.20) ใหมจะไดเปน

2 1 2 2(2 1) (2 1)m o m m oo b c

g I g Y g V YV V V

XYX Y X Y X Y Y

(3.21)

แทนคา 1oI ในสมการ (3.7) ลงใน (3.21) จะได

1 2 2 2( ) (2 1) (2 1)m m a o m m oo b c

g g V V g Y g V YV V V

XYX Y X Y X Y Y

(3.22)

จดสมการ (3.22) ใหมจะไดเปน

1 2 2

1 2 2

(2 1) (2 1)m m a m b co

m m m

g g V Xg Y V XYX Y VV

XYX Y g g XYg

(3.23)

65

กรณกาหนดแรงดนทางดานอนพตเปน gV สมการฟงกชนการถายโอนของวงจรจะไดเปน

1 2 2

1 2 2

(2 1) (2 1)

( )

a b cm m m

g g go

g m m m

V V Vg g g X Y XYX Y

V V VVT s

V XYX Y g g XYg

(3.24)

เมอ sinh

x

x x

PX

R P , cosh xY P และ x x xP sR C

sinhy

y y

PX

R P , cosh yY P และ y y yP sR C

จากสมการ (3.24) กาหนดคาตวแปรสถานะ aV , bV และ cV จะสามารถสงเคราะหผลการ

ตอบสนองทางความถในรปแบบตางๆ ดงรายละเอยดดงตอไปน ก. วงจรกรองความถตา โดยใช OTA-URC จากสมการ (3.24) และวงจรทแสดงในภาพท

3.2 กาหนดให a gV V , 0bV และ 0cV สามารถเขยนสมการฟงกชนการถายโอนไดเปน

1 2

1 2 2

( ) o m mLP

g m m m

V g gT s

V XYX Y g g XYg

(3.25)

ข. วงจรกรองความถสง โดยใช OTA-URC จากสมการ (3.24) และวงจรทแสดงในภาพท

3.2 กาหนดให 0aV , 0bV และ c gV V สามารถเขยนสมการฟงกชนการถายโอนไดเปน

1 2 2

(2 1)( ) o

HPg m m m

V XYX YT s

V XYX Y g g XYg

(3.26)

ค. วงจรกรองผานแถบความถ โดยใช OTA-URC จากสมการ (3.24) และวงจรทแสดงใน

ภาพท 3.2 กาหนดให 0aV , b gV V และ 0cV สามารถเขยนสมการฟงกชนการถายโอนไดเปน

2

1 2 2

(2 1)( ) o m

BPg m m m

V g X YT s

V XYX Y g g XYg

(3.27)

66

ง. วงจรกรองจากดแถบความถ โดยใช OTA-URC จากสมการ (3.24) และวงจรทแสดงในภาพท 3.2 กาหนดให a gV V , 0bV และ c gV V สามารถเขยนสมการฟงกชนการถายโอนไดเปน

1 2

1 2 2

(2 1)( ) o m m

RPg m m m

V g g XYX YT s

V XYX Y g g XYg

(3.28)

จากสมการ (3.25) ถง สมการ (3.28) แสดงใหเหนวาวงจรทนาเสนอสามารถสงเคราะห

ฟงกชนการถายโอนแบบวงจรความถตา ( )LPT s แบบวงจรความถสง ( )HPT s แบบวงจรกรองผานแถบความถ ( )BPT s และแบบวงจรกรองจากดแถบความถ ( )RPT s ในโหมดแรงดนโดยปราศจากการเปลยนแปลงโครงสรางของวงจร นอกจากนคาผลตอบสนองทางความถ (Frequency Response: 0 ) และตวประกอบคณภาพ (Quality Factor: Q ) ของวงจรสามารถหาไดเปน

1 20

m m

x y x y

g g

C C R R (3.29)

และ 10

2

m y y

m x x

g R CQ

g R C (3.30)

พจารณาสมการ (3.29) และสมการ (3.30) จะพบวาสามารถปรบคา Q ไดออกจากคา 0

ในรปแบบของอตราสวน 1 2/m mg g , /y xR R และ /y xC C รวมไปถงการปรบคา 0 ในรปแบบของอตราสวน /mg RC ประกอบกบการเลอกคาอปกรณแตละตวไปพรอมกน และเมอแทนคา

11 2

Bm

T

Ig

V และ 2

2 2B

mT

Ig

V โดยท TV เปนคาคงทศกดาความรอน ซงมคาประมาณ 26 mV จะได

1 2 1 20

1

2m m B B

x y x y T x y x y

g g I I

C C R R V C C R R (3.31)

และ 1 10

2 2

m y y B y y

m x x B x x

g R C I R CQ

g R C I R C (3.32)

67

พจารณาสมการ (3.31) และสมการ (3.32) จะพบวาสามารถปรบคาตวประกอบคณภาพ และผลตอบสนองทางความถไดจากกระแสไบแอส 1BI และ 2BI หรอจากคาพารามเตอรของโครงสรางเสมอนของ URC คอ xC , yC , xR และ yR

3.1.2 วงจรกรองความถหลายหนาท โดยใชโอทเอและยนฟอรมดสทรบวดอารซแบบ 2 ชน วงจรทสองทนาเสนอมสวนประกอบหลกของวงจร คอ โอทเอ 2 ตว และยนฟอรมดสทร

บวด อารซ แบบสองชน (DURC) 2 ตว ดงแสดงในภาพท 3.3 วงจรทออกแบบสามารถสงเคราะหผลการตอบสนองทางความถได 4 รปแบบมาตรฐาน คอ วงจรกรองผานความถตา วงจรกรองผานความถสง วงจรกรองผานแถบความถ และวงจรกรองจากดแถบความถ และสามารถปรบผลตอบสนองทางทางความถของวงจรไดดวยวธการทางอเลกทรอนกส โดยการกาหนดคากระแสไบแอสใหกบโอทเอทง 2 ตว และการปรบคาตวเกบประจจากโครงสรางของตว DURC สมการแอดมตแตนซ ของวงจรโครงขายแบบ DURC แสดงในสมการ (3.29) [13]

1 1

2 2

3 3

1 ( 1)

1 ( 1)

( 1) ( 1)

I VY Y

I X Y Y V

Y YI V

(3.33)

เมอกาหนดให 2

2

(1 )

2 ( 1)

P

XR Y

,sinh

PX

R P , coshY P

P sRC , 1 2C C C , 1 (1 )C C , 2C C และ 2

1 2

C

C C

R และ C เปนคาความตานทานรวมและคาความจรวมของ DURC s เปนความถเชงซอน (Complex Frequency)

ภาพท 3.3 วงจรกรองความถหลายหนาท โดยใช OTA-DURC

68

จากภาพท 3.3 สามารถวเคราะหสมการฟงกชนถายโอนของวงจรไดดงน

1 1( )o m a oI g V V (3.34) ทโหนด 1NV ใหกฎการแบงแรงดนของเคอรชอฟฟ (Kirchhoff’s) จะไดเปน

1 1 1N DURC bV V V (3.35) และจากสมการ (3.33) จะไดเปน

1 1 1 1 2 1 3 1( 1)DURC DURC DURC DURCI XYV XV X Y V (3.36) จากสมการ (3.36) เมอ 2 1 0DURCV , 3 1DURC bV V และ 1 1 1DURC oI I เขยนสมการใหมไดเปน

11 1

( 1)o bDURC

I X Y VV

XY

(3.37)

แทนสมการ (3.37) ลงในสมการ (3.36) จะได

11

( 1)o bN b

I X Y VV V

XY

(3.38)

จดสมการ (3.38) ใหมจะไดเปน

11

( 1)1o

N b

I YV V

XY Y

(3.39)

จากภาพท 3.3 ทโหนด oV จะเหนวา

2 2 1( )o m N oI g V V (3.40)

1 2o DURC cV V V (3.41)

69

และจากสมการ (3.33) จะไดเปน

1 2 1 2 2 2 3 3( 1)DURC DURC DURC DURCI X Y V X V X Y V (3.42) จากสมการ (3.42) เมอ 2 2 0DURCV , 3 2DURC cV V และ 1 2 2DURC oI I เขยนสมการใหมไดเปน

21 2

( 1)o cDURC

I X Y VV

X Y

(3.43)

จดสมการ (3.43) ใหมจะไดเปน

2 ( 1)1o

o c

I YV V

X Y Y

(3.44)

แทนคา oV ในสมการ (3.44) ลงในสมการ (3.40) จะได

12 2

( 1)1o

o m b o

I YI g V V

XY Y

(3.45)

จดสมการ (3.45) ใหม

2 12 2 2

( 1)1m o

o m b m o

g I YI g V g V

XY Y

(3.46)

แทนคาสมการ (3.46) ลงในสมการ (3.44)

2 12 2

1 ( 1) ( 1)1 1m o

o m b m o c

g I Y YV g V g V V

X Y XY Y Y

(3.47)

จดสมการ (3.47) ใหมจะไดเปน

70

2 1 2 2( 1) ( 1)1 1m o m m o

o b c

g I g g VY YV V V

XYX Y X Y Y X Y Y

(3.48)

แทนคา 1oI ในสมการ (3.34) ลงใน (3.48) จะได

1 2 2 2( ) ( 1) ( 1)1 1m m a b m m o

o b c

g g V V g g VY YV V V

XYX Y X Y Y X Y Y

(3.49)

จดสมการ (3.49) ใหมจะไดเปน

1 2 2

1 2 2

( 1) ( ( 1) )m m a m b co

m m m

g g V Xg Y Y V XYX Y Y VV

XYX Y g g XYg

(3.50)

กรณกาหนดแรงดนทางดานอนพตเปน gV สมการฟงกชนการถายโอนของวงจรจะไดเปน

1 2 2

1 2 2

( 1) ( 1)

( )

a b cm m m

g g go

g m m m

V V Vg g g X Y Y XYX Y Y

V V VVT s

V XYX Y g g XYg

(3.51)

เมอหนดให sinh

x

x x

PX

R P , cosh xY P และ x x xP sR C

1 2x x xC C C , 1 (1 )x xC C , 2x xC C และ 2

1 2

x

x x

C

C C

sinhy

y y

PX

R P , cosh yY P และ y y yP sR C

1 2y y yC C C , 1 (1 )y yC C , 2y yC C และ 2

1 2

y

y y

C

C C

จากสมการ (3.50) กาหนดคาตวแปรสถานะ aV , bV และ cV จะสามารถสงเคราะหผลการ

ตอบสนองทางความถในรปแบบตางๆ ดงรายละเอยดดงตอไปน ก. วงจรกรองความถตา โดยใช OTA-DURC จากสมการ (3.51) และวงจรทแสดงในภาพท

3.3 กาหนดให a gV V , 0bV และ 0cV สามารถเขยนสมการฟงกชนการถายโอนไดเปน

71

1 2

1 2 2

( ) o m mLP

g m m m

V g gT s

V XYX Y g g XYg

(3.52)

ข. วงจรกรองความถสง โดยใช OTA-DURC จากสมการ (3.51) และวงจรทแสดงในภาพท

3.3 กาหนดให 0aV , 0bV และ c gV V สามารถเขยนสมการฟงกชนการถายโอนไดเปน

1 2 2

( 1)( ) o

HPg m m m

XYX Y YVT s

V XYX Y g g XYg

(3.53)

ค. วงจรกรองผานแถบความถ โดยใช OTA-DURC จากสมการ (3.51) และวงจรทแสดงใน

ภาพท 3.3 กาหนดให 0aV , b gV V และ 0cV สามารถเขยนสมการฟงกชนการถายโอนไดเปน

2

1 2 2

( 1)( ) mo

BPg m m m

g X Y YVT s

V XYX Y g g XYg

(3.54)

ง. วงจรกรองจากดแถบความถ โดยใช OTA-DURC จากสมการ (3.51) และวงจรทแสดงใน

ภาพท 3.3 กาหนดให a gV V , 0bV และ c gV V เขยนสมการฟงกชนการถายโอนไดเปน

1 2

1 2 2

( 1)( ) m mo

RPg m m m

g g XYX Y YVT s

V XYX Y g g XYg

(3.55)

จากสมการ (3.52) ถงสมการ (3.55) แสดงใหเหนวาวงจรทนาเสนอนนสามารถสงเคราะห

ฟงกชนการถายโอนแบบวงจรกรองความถตา ( )LPT s แบบวงจรกรองความถสง ( )HPT s แบบวงจรกรองผานแถบความถ ( )BPT s และแบบวงจรกรองจากดแถบความถ ( )RPT s ในโหมดแรงดนโดยปราศจากการเปลยนแปลงโครงสรางของวงจร นอกจากนคาผลตอบสนองทางความถ (Frequency Response: 0 ) และตวประกอบคณภาพ (Quality Factor: Q ) ของวงจรสามารถหาไดดงตอไปน

1 20

m m

x y x y

g g

C C R R (3.56)

และ 1

2

m y y

m x x

g R CQ

g R C (3.57)

72

เมอแทนคา 11 2

Bm

T

Ig

V และ 2

2 2B

mT

Ig

V โดยท TV เปนคาคงทศกดาความรอนของโอทเอ ซงม

คาประมาณ 26 mV จะได

1 2 1 20

1

2m m B B

x y x y T x y x y

g g I I

C C R R V C C R R (3.58)

และ 1 1

2 2

m y y B y y

m x x B x x

g R C I R CQ

g R C I R C (3.59)

เมอกาหนดให 1 2x x xC C C , 1 (1 )x xC C , 2x xC C และ 2

1 2

x

x x

C

C C

1 2y y yC C C , 1 (1 )y yC C , 2y yC C และ 2

1 2

y

y y

C

C C

ตารางท 3.1 เปรยบเทยบคณสมบตของวงจรกรองความถ

วงจรทนาเสนอ ขอด ขอดอย

วงจรทหนง OTA-URC

- สงเคราะหรปแบบการตอบสนองความถได 4 รปแบบมาตรฐาน - วงจรประกอบดวย OTA 2 ตว และ URC 2 ตว ทาใหงายตอการวเคราะห - วงจรทางานในโหมดของแรงดน ทาใหไมตองใชวงจรแปลงแรงดน - การปรบคา Q เปนอสระจาก 0

- ตองอาศยเงอนไขของการสมพงษกนของคาอปกรณ เพอสรางวงจรโครงสรางเสมอนของ URC - การปรบคา Q เปนอสระจาก 0

ดอยกวา เนองจากวงจรลกษณะทสองมชนสองตวเกประจเพมขนมาอกชน

วงจรทสอง OTA-DURC

- สงเคราะหรปแบบการตอบสนองความถได 4 รปแบบมาตรฐาน - วงจรทางานในโหมดของแรงดน ทาใหไมตองใชวงจรแปลงแรงดน - การปรบคา Q เปนอสระจาก 0

- วงจรประกอบดวยอปกรณหลกคอ OTA 2 ตว และ DURC 2 ตว ทาใหยากตอการวเคราะหวงจร - ตองอาศยเงอนไขของการสมพงษกนของคาอปกรณ เพอสรางวงจรโครงสรางเสมอนของ DURC

73

พจารณาสมการ (3.58) และสมการ (3.59) จะพบวาสามารถปรบคาQ และ 0 ไดจากกระแสไบแอส 1BI และ 2BI หรอจากคาพารามเตอรของโครงสรางเสมอนของ URC คอ xC , yC ,

xR และ yR รวมไปถงสามารถปรบคา Q ไดออกจากคา 0 ในรปแบบของอตราสวน 1 2/m mg g , /y xR R และ /y xC C ถา 1 2x xC C , 1 2y yC C จะพบวาวงจรนสามารถปรบคา Q ไดอยางอสระ

โดยการปรบคา yC และ xC รวมไปถงการปรบคา 0 ในรปแบบของอตราสวน /mg RC ประกอบกบการเลอกคาอปกรณแตละตวไปพรอมกน ซงมลกษณะเชนเดยวกบวงจรแรกทนาเสนอ ดงนนจากหลกการออกแบบของวงจรกรองความถหลายหนาทของทงสองวงจร ทไดกลาวมาแลวขางตน สามารถสรปคณสมบตของวงจรไดดงตารางท 3.1 3.2 การวเคราะหคาความไว

สงหนงทควรจะตองพจารณาถงในการออกแบบวงจรกรองความถ คอ คาความไว (Sensitivity) ของอปกรณทมผลตอคาฟงกชนการถายโอนหรอคาจาเพาะอนๆของวงจร เนองจากการใชงานจรงนน คาของอปกรณตางๆ อาจจะมคาไมตรงกบคาจรงทควรเปนตามอดมคต ซงอาจจะมสาเหตตางๆกน อาทเชน การทคณลกษณะเฉพาะของอปกรณเกดการเปลยนแปลงไปตามสภาพแวดลอมในขณะทใชงาน เชน อณภม ความชน เปนตน หรอเกดจากการเปลยนแปลงทางเคมอนเนองมาจากอายการใชงานของอปกรณ คาความไวนเปนอตราสวนระหวางคาการเปลยนแปลงตอหนวยของคาพารามเตอรของอปกรณในวงจร ซงสามารถหาคาไดตามสมการดงตอไปน [15]

( ) ( )

( )i

T s iX

i

X T sS

T s X

(3.60)

เมอ iX แทนดวยคาอลเมนท แตละตวในวงจร ถาแทน S ดวย j ฟกชนการถายโอนจะไดเปน

( ) jT j T j e (3.61) แทนคาสมการ (3.61) ลงในสมการ (3.60) จะได

74

( )

i

T j jiX j

i

XS T j e

XT j e

(3.62)

จากสมการ (3.62) เขยนใหอยในรปจานวนเชงซอนไดเปน

( ) ( )i

T j iX i

i i

XS T j jX

X XT j

(3.63)

และจากสมการ (3.63) จะไดวา

( ) ( )Rei i

T j T jX XS S (3.64)

( ) ( )1Im

i i

T j T jX XS S

(3.65)

โดยทสมการ (3.65) เปนสมการในการหาคาความไวของ T j ซงสามารถเขยนใหมไดคอ

( ) Re ( )( )i

T j iX

i

XS T s

T s X

(3.66)

( ) ( ) ( )Re

( ) ( )i

T jX i

N s D sS X

N s D s

(3.67)

เมอ ( )N s คอ โพลโนเมยลเศษของ ( )T s และ ( )D s คอ โพลโนเมยลสวนของ ( )T s

และ ( ) ( )i

dN s N s

dX , ( ) ( )

i

dD s D s

dX (3.68)

การวเคราะหหาคาความไวของอปกรณสาหรบวงจรกรองความถ ทไดนาเสนอใน

วทยานพนธฉบบน แบงออกเปนสองสวน คอ การวเคราะหหาคาความไวของวงจรกรองความถหลายหนาท ทสรางดวยโอทเอกบตวยนฟอรมดสทรบวด อารซ แบบหนงชน และการวเคราะหหาคาความไวของวงจรกรองความถหลายหนาท ทสรางดวยโอทเอกบตวยนฟอรมดสทรบวด อารซ แบบสองชน คาความไวจะเปนตวบอกสถานการณทางานของวงจร มรายละเอยดดงน

75

3.2.1 การวเคราะหคาความไวเทยบกบตวแปรพาสซพและแอกทฟ การวเคราะหคาความไวของวงจรกรองความถหลายหนาท ทสรางดวยโอทเอกบตวยน

ฟอรมดสทรบวด อารซ แบบหนงชน และแบบสองชน จากสมการ (3.31), สมการ (3.32), สมการ (3.58) และสมการ (3.69) จะเหนวาตวแปรพาสซฟในวงจร คอ ตวเกบประจ xC , yC และตวความตานทาน xR , yR ดงนนจากสมการ (3.60) วเคราะหคาความไวของผลตอบสนองทางความถเทยบกบ

xC จะไดเปน

x

xC

x

CS

C

(3.69)

แทนคาสมการ (3.31) ลงในสมการ (3.69) จะไดคาความไวเทยบกบ xC คอ

1 2

1 2

1

2x

m m

x y x yxC

xm m

x y x y

g g

C C R RCS

Cg g

C C R R

(3.70)

วเคราะหคาความไวของผลตอบสนองทางความถเทยบกบ yC จะไดเปน

y

yC

y

CS

C

(3.71)

แทนคาสมการ (3.31) ลงในสมการ (3.71) จะไดคาความไวเทยบกบ yC คอ

1 2

1 2

1

2y

m m

x y x yyC

ym m

x y x y

g g

C C R RCS

Cg g

C C R R

(3.72)

วเคราะหคาความไวของผลตอบสนองทางความถเทยบกบ xR จะไดเปน

76

x

xR

x

RS

R

(3.73)

แทนคาสมการ (3.31) ลงในสมการ (3.73) จะไดคาความไวเทยบกบ xR คอ

1 2

1 2

1

2x

m m

x y x yxR

xm m

x y x y

g g

C C R RRS

Rg g

C C R R

(3.74)

วเคราะหคาความไวของผลตอบสนองทางความถเทยบกบ yR จะไดเปน

y

yR

y

RS

R

(3.75)

แทนคาสมการ (3.31) ลงในสมการ (3.75) จะไดคาความไวของผลตอบสนองทางความถเทยบกบ yR คอ

1 2

1 2

1

2y

m m

x y x yyR

ym m

x y x y

g g

C C R RRS

Rg g

C C R R

(3.76)

วเคราะหคาความไวของผลตอบสนองทางความถเทยบกบ 1mg จะไดเปน

1

1

1m

mg

m

gS

g

(3.77)

แทนคาสมการ (3.31) ลงในสมการ (3.77) จะไดคาความไวเทยบกบ 1mg คอ

77

1

1 2

1

11 2

1

2m

m m

x y x ymg

mm m

x y x y

g g

C C R RgS

gg g

C C R R

(3.78)

วเคราะหคาความไวของผลตอบสนองทางความถเทยบกบ 2mg จะไดเปน

2

2

2m

mg

m

gS

g

(3.79)

แทนคาสมการ (3.31) ลงในสมการ (3.79) จะไดคาความไวเทยบกบ 2mg คอ

2

1 2

2

21 2

1

2m

m m

x y x ymg

mm m

x y x y

g g

C C R RgS

gg g

C C R R

(3.80)

จากสมการ (3.32) สมการ (3.60) วเคราะหคาความไวของคาตวประกอบคณภาพ Q เทยบกบ xC จะไดเปน

x

Q xC

x

C QS

Q C

(3.81)

แทนคาสมการ (3.32) ลงในสมการ (3.81) จะไดคาความไวตวประกอบคณภาพ Q เทยบกบ xC คอ

1

2

1

2

1

2x

m y y

m x xQ xC

xm y y

m x x

g R C

g R CCS

Cg R C

g R C

(3.82)

วเคราะหคาความไวของคาตวประกอบคณภาพ Q เทยบกบ yC จะไดเปน

78

y

yQC

y

C QS

Q C

(3.83)

แทนคาสมการ (3.32) ลงในสมการ (3.83) จะไดคาความไวเทยบกบ yC คอ

1 2

1 2

1

2y

m m

x y x yyQC

ym m

x y x y

g g

C C R RCS

Cg g

C C R R

(3.84)

วเคราะหคาความไวของคาตวประกอบคณภาพ Q เทยบกบ xR จะไดเปน

x

Q xR

x

R QS

Q R

(3.85)

แทนคาสมการ (3.32) ลงในสมการ (3.85) จะไดคาความไวเทยบกบ xR คอ

1 2

1 2

1

2x

m m

x y x yQ xR

xm m

x y x y

g g

C C R RRS

Rg g

C C R R

(3.86)

วเคราะหคาความไวของคาตวประกอบคณภาพ Q เทยบกบ yR จะไดเปน

y

yQR

y

R QS

Q R

(3.87)

แทนคาสมการ (3.32) ลงในสมการ (3.87) จะไดคาความไวเทยบกบ yR คอ

79

1 2

1 2

1

2y

m m

x y x yyQR

ym m

x y x y

g g

C C R RRS

Rg g

C C R R

(3.88)

วเคราะหคาความไวของคาตวประกอบคณภาพ Q เทยบกบ 1mg จะไดเปน

1

1

1m

Q mg

m

g QS

Q g

(3.89)

แทนคาสมการ (3.32) ลงในสมการ (3.89) จะไดคาความไวเทยบกบ 1mg คอ

1

1 2

1

11 2

1

2m

m m

x y x yQ mg

mm m

x y x y

g g

C C R RgS

gg g

C C R R

(3.90)

วเคราะหคาความไวของคาตวประกอบคณภาพ Q เทยบกบ 2mg จะไดเปน

2

2

2m

Q mg

m

g QS

Q g

(3.91)

แทนคาสมการ (3.32) ลงในสมการ (3.91) จะไดคาความไวเทยบกบ 2mg คอ

2

1 2

2

21 2

1

2m

m m

x y x yQ mg

mm m

x y x y

g g

C C R RgS

gg g

C C R R

(3.92)

จากสมการ (3.75) ถงสมการ (3.92) จะไดคาความไวตอการเปลยนแปลงของอปกรณพาส

ซฟและแอกทฟมคาเทากบ

80

2

1

2x mC gS S (3.93)

1

1

2y x y mC R R gS S S S (3.94)

2

1

2x x m

Q Q QC R gS S S (3.95)

และ 1

1

2y y m

Q Q QC R gS S S (3.96)

จากสมการ (3.93) ถงสมการ (3.96) จะเหนวาคาความไวของวงจรตอการเปลยนแปลงของ

อปกรณพาสซฟและแอกทฟ มคาตาหรอมขนาดตากวาหนงหนวย และบงบอกไดวาวงจรกรองความถหลายหนาท ทออกแบบมประสทธภาพ 3.3 การจาลองการทางานของวงจร

การจาลองผลการทางานของวงจรดวยโปรแกรม PSpice นน สาหรบตวอปกรณ URC และ DURC จะใชการตอตวความตานทาน และตวเกบประจ แบบลมดอลเมนท จานวน 10 เซคชน [14] เพอใหโครงสรางเสมอนของวงจรดงกลาวมลกษณะการทางานเทยบเทากบตว URC และตว DURC ดงรายละเอยดตอไปน

3.3.1 วงจรเสมอนของยนฟอรมดสทรบวด อารซ แบบ 1 ชน การตอวงจรแบบลมดอลเมนทอารซ เพอใหวงจรมคณสมบตการทางานเทยบเทากบตว

URC แบงออกเปน การตอลมดอลเมนท อารซ แบบ T ดงแสดงในภาพท 3.4 และการตอลมดอลเมนท อารซ แบบ ดงแสดงในภาพท 3.5

ภาพท 3.4 การตอ URC แบบ T

81

ภาพท 3.5 การตอ URC แบบ

3.3.2 วงจรเสมอนของยนฟอรมดสทรบวดอารซแบบ 2 ชน การตอวงจรแบบลมดอลเมนท อารซ เพอใหวงจรมคณสมบตการทางานเทยบเทากบตว

DURC จะคลายกบการตอวงจรแบบลมดอลเมนท อารซ ของวงจรเสมอน URC แตตองเพมชนของตวเกบประจอกหนงชน แบงการตอวงจรแบบลมดอลเมนท อารซ ของ DURC ออกเปน 2 ลกษณะ คอ การตอลมดอลเมนท อารซ แบบ T-Type ดงแสดงในภาพท 3.6 และการตอลมดอลเมนท อารซ แบบ -Type ดงแสดงในภาพท 3.7

ภาพท 3.6 การตอ DURC แบบ T

ภาพท 3.7 การตอ DURC แบบ

82

การตอวงจรกรองความถหลายหนาทในวทยานพนธนใชโครงสรางเสมอนแบบลมดอลเมนทอารซ ของตว URC และตว DURC แบบ -Type เมอนาไปสรางวงจรกรองความถหลายหนาทรวมกบโอทเอ ดวยโปรแกรม PSpice จะไดวงจรดงแสดงในภาพท 3.8 และ 3.9 ตามลาดบ

74 1

V+

V-

IOU

T

ISE

T

74 1

V+

V-

IOU

T

ISE

T

ภาพท 3.8 วงจรกรองความถหลายหนาท โดยใช OTA-URC ทจาลองในโปรแกรม PSpice

0

C138n

0

C178n

C38n

C188n

I2

100uAdc

C28n

R3

100k

HI

U2LT1228/LT

3

2

74

6

1

5

8+

-

V+

V-

OUT

IOU

T

ISE

T

GAIN

U1LT1228/LT

3

2

74

6

1

5

8+

-

V+

V-

OUT

IOU

T

ISE

T

GAIN VDB

0

C224n

HI

C98n

Ib1

C88n

LO

R8

100k

0

RL

10k0

LO

0

C218n

V12Vdc

C68n

R1

100k

R2

100k

0

C78n

R5

100k

R7

100k

HI

Vc1Vac0Vdc

C198n

LO

I1100uAdc

C14n

C108n

0

0

C148n

R6

100k

R9

100k

C114n

V22Vdc

Ib2

R10

100k

C58n

out

C124n

Ib2

C48n

Va1Vac0Vdc

R4

100k

C158n

C168n

0

0

C208n

Ib1

C355n

C395n

C255n

C405n

C245n

R13

100k

C442.5n

C315n

C305n

R18

100k

C435n

C285n

R11

100k

R12

100k

C295n

R15

100k

R17

100k

C415n

C232.5n

C325n

C365n

R16

100k

R19

100k

C332.5n

R20

100k

C275n

C342.5n

C265n

R14

100k

C375n

C385n

C425n

ภาพท 3.9 วงจรกรองความถหลายหนาท โดยใช OTA-DURC ทจาลองในโปรแกรม PSpice

บทท 4

ผลการจาลองการทางานของวงจร

ในบทนไดนาหลกการออกแบบวงจรกรองความถหลายหนาท ทนาเสนอมาจาลองผลการทางานของวงจรดวยโปรแกรม PSpice แบงออกเปน 2 ลกษณะ คอ วงจรกรองความถหลายหนาท ทสรางจากโอทเอ และยนฟอรมดสทรบวดอารซ แบบหนงชน (Uniform Distributed RC: URC) และวงจรกรองความถหลายหนาท ทสรางจากโอทเอ และยนฟอรมดสทรบวดอารซ แบบสองชน (Double Layers Uniform Distributed RC: DURC) ซงมรายละเอยดดงน

4.1 ผลการจาลองการทางานของวงจร

วงจรทนาเสนอทงสองลกษณะสามารถสงเคราะหผลตอบสนองทางความถแบบไบควอดดราตก (Biquadratic) ได 4 รปแบบมาตรฐาน คอ วงจรกรองผานความถตา วงจรกรองผานความถสง วงจรกรองผานแถบความถ และวงจรกรองจากดแถบความถ บนโครงสรางของวงจรเดยวกน

4.1.1 ผลจาลองการทางานของวงจรกรองความถหลายหนาทโดยใช OTA-URC ภาพท 4.1 แสดงวงจรกรองความถหลายหนาทโหมดแรงดน ทสรางจากโดยใช OTA-URC

โครงสรางของวงจรไมซบซอน ประกอบดวย OTA 2 ตว และURC 2 ตว วงจรทนาเสนอสามารถปรบเปลยนรปแบบผลการตอบสนองทางความถ ดวยวธการกาหนดตวแปรสถานะทางดานอนพตประกอบดวย aV , bV และ cV เพอเปนการยนยนวาวงจรดงกลาวสามารถทางานไดตามคณสมบตของวงจร ดงนนจงไดนาวงจรในภาพท 4.1 มาเลยนแบบการทางานของวงจรดวยโปรแกรม PSpice

โดยกาหนดให 1 100BI A , 1 100BI A และ 2CCV V

1 :URC 1xR M , 80xC nF

2 :URC 1.5yR M , 50yC nF รปแบบของผลการตอบสนองทางความถทางดานเอาตพตของวงจร ขนอยกบการกาหนด

ตวแปรสถานะทางดานอนพต นนคอ การกาหนดคา aV , bV และ cV การปรบเปลยนความถของวงจร สามารถทาไดดวยการปรบกระแสไบแอสทโอทเอทงสองตว รายละเอยดการจาลองการทางานของวงจรกรองความถหลายหนาท โดยใช OTA-URC ทออกแบบมดงตอไปน

84

ภาพท 4.1 วงจรกรองความถหลายหนาท โดยใช OTA-URC ก. ผลการจาลองการทางานของวงจรกรองผานความถตา โดยใช OTA-URC จากวงจรใน

ภาพท 4.5 กาหนดตวแปรสถานะทางดานอนพตของวงจรใหมคาดงน a gV V , 0bV และ 0cV โดยคา 1gV Vac ทาใหผลการตอบสนองทางขนาด และผลการตอบสนองทางเฟสของวงจรทได เปนแบบวงจรกรองผานความถตา ดงแสดงในภาพท 4.2 และภาพท 4.3 ตามลาดบ

Mag

nitu

de (

dB)

ภาพท 4.2 ผลตอบสนองทางขนาดของวงจรกรองผานความถตา โดยใช OTA-URC

85

Frequency

1.0KHz 3.0KHz 10KHz 30KHz 100KHz 300KHz 1.0MHz

-100d

0d

100d

-180d

180dP

hase

(de

g.)

Low-pass Filter

ภาพท 4.3 ผลตอบสนองทางเฟสของวงจรกรองผานความถตา โดยใช OTA-URC

ข. ผลการจาลองการทางานของวงจรกรองผานความถสง โดยใชโดยใช OTA-URC จากวงจรในภาพท 4.1 กาหนดคาตวแปรสถานะทางดานอนพตของวงจรใหมคาดงน 0aV , 0bV และ

c gV V โดยคา 1gV Vac ทาใหผลการตอบสนองทางขนาด และผลการตอบสนองทางเฟสของวงจรทได เปนแบบวงจรกรองผานความถสง ดงแสดงในภาพท 4.4 และภาพท 4.5 ตามลาดบ

Frequency

1.0KHz 3.0KHz 10KHz 30KHz 100KHz 300KHz 1.0MHz-40

-20

0

10

Mag

nitu

de (

dB)

-10

-30

High-pass Filter

ภาพท 4.4 ผลตอบสนองทางขนาดของวงจรกรองผานความถสง โดยใช OTA-URC

86

Pha

se (

deg.

)

ภาพท 4.5 ผลตอบสนองทางเฟสของวงจรกรองผานความถสง โดยใช OTA-URC

ค. ผลการจาลองการทางานของวงจรกรองผานแถบความถ โดยใช OTA-URC จากวงจรในภาพท 4.1 กาหนดตวแปรสถานะทางดานอนพตของวงจรใหมคาดงน 0aV , b gV V และ 0cV โดยคา 1gV Vac ทาใหผลการตอบสนองทางขนาด และผลการตอบสนองทางเฟสของวงจรทได เปนแบบวงจรกรองผานแถบความถ ดงแสดงในภาพท 4.6 และภาพท 4.7 ตามลาดบ

Frequency

1.0KHz 3.0KHz 10KHz 30KHz 100KHz 300KHz 1.0MHz-40

-20

0

10

Mag

nitu

de (

dB)

-10

-30

Band-pass Filter

ภาพท 4.6 ผลตอบสนองทางขนาดของวงจรกรองผานแถบความถ โดยใช OTA-URC

87

Pha

se (

deg.

)

ภาพท 4.7 ผลตอบสนองทางเฟสของวงจรกรองผานแถบความถ โดยใช OTA-URC

ง. ผลการจาลองการทางานของวงจรกรองจากดแถบความถ โดยใช OTA-URC จากภาพท

4.1 กาหนดตวแปรสถานะทางดานอนพตของวงจร a gV V , 0bV และ c gV V โดยคา 1gV Vac ทาใหผลการตอบสนองทางขนาด และผลการตอบสนองทางเฟสของวงจรทได เปนแบบ

วงจรกรองจากดแถบความถ ดงแสดงในภาพท 4.8 และภาพท 4.9 ตามลาดบ

Mag

nitu

de (

dB)

ภาพท 4.8 ผลตอบสนองทางขนาดของวงจรกรองจากดแถบความถ โดยใช OTA-URC

88

ภาพท 4.9 ผลตอบสนองทางเฟสของวงจรกรองจากดแถบความถ โดยใช OTA-URC

จากผลการเลยนแบบการทางานของวงจรดวยโปรแกรม PSpice ทแสดงในภาพท 4.2 ถงภาพท 4.9 สามารถยนยนไดวาวงจรสามารถสงเคราะห ผลการตอบสนองทางความถได 4 รปแบบพนฐานบนโครงสรางวงจรเดยวกน ในภาพท 4.10 แสดงการเปรยบเทยบผลการตอบสนองทางขนาดของแตละวงจรกรองความถหลายหนาท ประกอบดวย วงจรกรองผานความถตา วงจรกรองผานความถสง วงจรกรองผานแถบความถ ความถทางดานเอาตพตทไดประมาณ 49.7 KHz

ภาพท 4.10 ผลตอบสนองทางขนาดของวงจรกรองความถหลายหนาท โดยใช OTA-URC

89

ภาพท 4.11 แสดงการเปรยบเทยบผลตอบสนองทางเฟสของแตละวงจรกรองความถหลายหนาท ประกอบดวย วงจรกรองผานความถตา วงจรกรองผานความถสง วงจรกรองผานแถบความถ และวงจรกรองจากดแถบความถ จะเหนวาวงจรกรองความถแตละรปแบบ จะเกดการเปลยนแปลงทางเฟส เมออยในยานของความถทพจารณา

ภาพท 4.11 ผลตอบสนองทางเฟสของวงจรกรองความถหลายหนาท โดยใช OTA-URC

วงจรกรองความถหลายหนาทโหมดแรงดน โดยใช OTA-URC ทออกแบบสามารถปรบเปลยนคาความถในการตอบสนองไดโดยเปลยนคากระแสไบแอสของตว OTA และปรบไดดวยการเปลยนคาพารามเตอรตวเกบประจของลมดอลเมนต อารซ ทเปนโครงสรางเสมอนของตว URC นนคอ กรณปรบคากระแสไบแอสของ OTA เพมขนจะมผลทาใหผลตอบสนองทางความถของวงจรสงขน และกรณคาของตวเกบประจมคาลดลงจะมผลทาใหผลตอบสนองทางความถของวงจรสงขน ดงแสดงในตารางท 4.1 และตารางท 4.2 ตามลาดบ

ภาพท 4.12 เปนผลตอบสนองทางขนาดของวงจรกรองความถหลายหนาท ทใหผลการตอบสนองความถเปนแบบวงจรกรองผานแถบความถ ทมคาผลตอบสนองทางความถของวงจรสงขน เมอปรบคากระแสไบแอสทปอนใหกบ OTA ทง 2 ตวพรอมกน โดย 1 2B BI I ปรบคากระแสไบแอสตงแต 100 μA จนถง 400 μA และกาหนดคาพารามเตอรอนๆของวงจรเปน

2CCV V

1 :URC 1xR M , 80xC nF

2 :URC 1.5yR M , 50yC nF

90

ภาพท 4.12 ผลตอบสนองทางขนาดของวงจรกรองความถหลายหนาท เมอเปลยนคากระแสไบแอส

Mag

nitu

de (

dB)

ภาพท 4.13 ผลตอบสนองทางขนาดของวงจร เมอเปลยนคาพารามเตอรตวเกบประจ

จากภาพท 4.13 เปนผลตอบสนองทางทางขนาดของวงจรกรองความถหลายหนาท แบบกรองจากดแถบความถ จะเหนวาเมอปรบคาของตวเกบประจในวงจร ใหมคาลดลงมผลใหผลตอบสนองทางความถของวงจรสงขน คา xC กาหนดเปน 80 nF, 70 nF, 60 nF, 50 nF, 40 nF และ

yC กาหนดเปน 50 nF, 40 nF, 30 nF, 20 nF, 10 nF ตามลาดบ และกาหนดคาพารามเตอรอนๆของวงจรเปน 2CCV V และ 1 2 1B BI I mA

91

ตารางท 4.1 การปรบคากระแสไบแอสของโอทเอ กระแส 1BI กระแส 2BI xR xC yR yC Frequency

100 µA 100 µA 1 MΩ 80 nF 1.5 MΩ 50 nF 49.7 KHz 200 µA 150 µA 1 MΩ 80 nF 1.5 MΩ 50 nF 98.8 KHz 300 µA 200 µA 1 MΩ 80 nF 1.5 MΩ 50 nF 149.3 KHz 400 µA 400 µA 1 MΩ 80 nF 1.5 MΩ 50 nF 198.8 KHz 600 µA 600 µA 1 MΩ 80 nF 1.5 MΩ 50 nF 296.9 KHz 800 µA 800 µA 1 MΩ 80 nF 1.5 MΩ 50 nF 395.3 KHz 1 mA 1 mA 1 MΩ 80 nF 1.5 MΩ 50 nF 497.2 KHz

ตารางท 4.2 การปรบคาพารามเตอรของ URC ในสวนตวเกบประจ

กระแส 1BI กระแส 2BI xR xC yR yC Frequency 1 mA 1 mA 1 MΩ 80 nF 1.5 MΩ 50 nF 497.2 KHz 1 mA 1 mA 1 MΩ 70 nF 1.5 MΩ 40 nF 597.2 KHz 1 mA 1 mA 1 MΩ 60 nF 1.5 MΩ 30 nF 742.4 KHz 1 mA 1 mA 1 MΩ 50 nF 1.5 MΩ 20 nF 988.6 KHz 1 mA 1 mA 1 MΩ 40 nF 1.5 MΩ 10 nF 1.56 MHz 1 mA 1 mA 1 MΩ 30 nF 1.5 MΩ 1 nF 5.7 MHz 1 mA 1 mA 1 MΩ 25 nF 1.5 MΩ 0.5 nF 8.8 MHz

ตารางท 4.1 กรณปรบคากระแสไบแอสของ OTA เพมขนจะมผลทาใหผลตอบสนองทาง

ความถของวงจรสงขน สามารถรองรบความถไดสงถง 500 KHz เมอกาหนดคาพารามเตอรตางๆ ดงน 2CCV V , 1 :URC 1xR M , 80xC nF และ 2 :URC 1.5yR M , 50yC nF ตารางท 4.2 กรณปรบคาของตวเกบประจมคาลดลงจะมผลทาใหผลตอบสนองทางความถ

ของวงจรสงขน สามารถรองรบความถไดสงถง 10 MHz เมอกาหนดคาพารามเตอรตางๆ ดงน 2CCV V และ 1 2 1B BI I mA จากตารางท 4.1 และตารางท 4.2 สามารถแสดงความสมพนธ

การปรบคากระแสไบแอสของ OTA และการปรบคาของตวเกบประจของ URC ไดดงภาพท 4.14

92

Fre

quen

cy (

MH

z)

ภาพท 4.14 ความสมพนธการปรบคากระแสไบแอสของ OTA และการปรบคาของตวเกบประจ

4.1.2 ผลจาลองการทางานของวงจรกรองความถหลายหนาท โดยใช OTA-DURC ภาพท 4.15 แสดงวงจรกรองความถหลายหนาทโหมดแรงดน โดยใช OTA-DURC

โครงสรางของวงจรไมซบซอน ประกอบดวย OTA 2 ตว และ DURC 2 ตว คลายกบวงจรกรองความถหลายหนาทโหมดแรงดน โดยใช OTA-URC วงจรทนาเสนอสามารถปรบเปลยนรปแบบผลการตอบสนองทางความถ ดวยวธการกาหนดตวแปรสถานะทางดานอนพตประกอบดวย aV , bV และ cV

Vagm1

Io1

gm2

Vc

DURC1

DURC2

VN2Io2

Vo

Vb Cx1Cx2

Rx

Cy1 Cy2

Ry

ภาพท 4.15 วงจรกรองความถหลายหนาท โดยใช OTA-DURC

93

เพอเปนการยนยนวาวงจรดงกลาวสามารถทางานไดตามคณสมบตของวงจร ดงนนจงไดนาวงจรทแสดงในภาพท 4.5 มาเลยนแบบการทางานของวงจรดวยโปรแกรม PSpice โดยกาหนดให

1 100BI A , 1 100BI A และ 2CCV V

1 :DURC 1xR M , 80xC nF

2 :DURC 1.5yR M , 50yC nF รายละเอยดผลการจาลองการทางานของวงจรกรองความถหลายหนาทโหมดแรงดน โดย

ใช OTA-DURC ทออกแบบมดงตอไปน ก. ผลการจาลองการทางานของวงจรกรองความถตา โดยใช OTA-DURC จากวงจรในภาพ

ท 4.15 กาหนดตวแปรสถานะทางดานอนพตของวงจร a gV V , 0bV และ 0cV โดยคา 1gV Vac ทาใหผลการตอบสนองทางขนาด และผลการตอบสนองทางเฟสของวงจรทได เปนแบบ

วงจรกรองผานความถตา ดงแสดงในภาพท 4.16 และภาพท 4.17 ตามลาดบ

Mag

nitu

de (

dB)

ภาพท 4.16 ผลตอบสนองทางขนาดของวงจรกรองผานความถตา โดยใช OTA-DURC

94

Pha

se (

deg.

)

ภาพท 4.17 ผลตอบสนองทางเฟสของวงจรกรองผานความถตา โดยใช OTA-DURC

ข. ผลการจาลองการทางานของวงจรกรองความถสง โดยใช OTA-DURC จากวงจรในภาพ

ท 4.15 กาหนดตวแปรสถานะทางดานอนพตของวงจร 0aV , 0bV และ c gV V โดยคา 1gV Vac ทาใหผลการตอบสนองทางขนาด และผลการตอบสนองทางเฟสของวงจรทได เปนแบบ

วงจรกรองผานความถสง ดงแสดงในภาพท 4.18 และภาพท 4.19 ตามลาดบ

Mag

nitu

de (

dB)

ภาพท 4.18 ผลตอบสนองทางขนาดของวงจรกรองผานความถสง โดยใช OTA-DURC

95

Pha

se (

deg.

)

ภาพท 4.19 ผลตอบสนองทางเฟสของวงจรกรองผานความถสง โดยใช OTA-DURC

ค. ผลการจาลองการทางานของวงจรกรองผานแถบความถ โดยใช OTA-DURC จากวงจร

ในภาพท 4.15 กาหนดตวแปรสถานะทางดานอนพตของวงจร 0aV , b gV V และ 0cV โดยคา 1gV Vac ทาใหผลการตอบสนองทางขนาด และผลการตอบสนองทางเฟสของวงจรทได เปนแบบ

วงจรกรองผานแถบความถ ดงแสดงในภาพท 4.20 และภาพท 4.21 ตามลาดบ

Mag

nitu

de (

dB)

ภาพท 4.20 ผลตอบสนองทางขนาดของวงจรกรองผานแถบความถ โดยใช OTA-DURC

96

Pha

se (

deg.

)

ภาพท 4.21 ผลตอบสนองทางเฟสของวงจรกรองผานแถบความถ โดยใช OTA-DURC

ง. ผลการจาลองการทางานของวงจรกรองจากดแถบความถ โดยใช OTA-DURC จากภาพ

ท 4.15 กาหนดตวแปรสถานะทางดานอนพตของวงจร a gV V , 0bV และ c gV V โดยคา 1gV Vac ทาใหผลการตอบสนองทางขนาด และผลการตอบสนองทางเฟสของวงจรทได เปนแบบ

วงจรกรองจากดแถบความถ ดงแสดงในภาพท 4.22 และภาพท 4.23 ตามลาดบ

Mag

nitu

de (

dB)

Frequency

1.0KHz 3.0KHz 10KHz 30KHz 100KHz 300KHz 1.0MHz-40

-30

-20

-10

0

10

Band-Reject Filter

ภาพท 4.22 ผลตอบสนองทางขนาดของวงจรกรองจากดแถบความถ โดยใช OTA-DURC

97

ภาพท 4.23 ผลตอบสนองทางเฟสของวงจรกรองจากดแถบความถ โดยใช OTA-DURC

จากผลการเลยนแบบการทางานของวงจรกรองความถหลายหนาท ดวยโปรแกรม PSpice

ทแสดงในภาพท 4.16 ถงภาพท 4.23 สามารถยนยนไดวาวงจรสามารถสงเคราะห ผลการตอบสนองทางความถได 4 รปแบบพนฐานบนโครงสรางวงจรเดยวกน ในภาพท 4.24 แสดงการเปรยบเทยบผลการตอบสนองทางขนาดของแตละวงจรกรองความถหลายหนาท ประกอบดวย วงจรกรองผานความถตา วงจรกรองผานความถสง วงจรกรองผานแถบความถ และวงจรกรองจากดแถบความถ ความถทางดานเอาตพตทไดจากโปรแกรม PSpice ประมาณ 26.2 KHz

ภาพท 4.24 ผลตอบสนองทางขนาดของวงจรกรองความถหลายหนาท โดยใช OTA-DURC

98

การเปรยบเทยบเปรยบเทยบผลตอบสนองทางเฟสของแตละวงจรกรองความถหลายหนาท ประกอบดวย วงจรกรองผานความถตา วงจรกรองผานความถสง วงจรกรองผานแถบความถ และวงจรกรองจากดแถบความถ แสดงดงภาพท 4.25

Pha

se (

deg.

)

ภาพท 4.25 ผลตอบสนองทางเฟสของวงจรกรองความถหลายหนาท โดยใช OTA-DURC

จากภาพท 4.24 และภาพท 4.25 เปนผลการจาลองการทางานของวงจรกรองความถหลายหนาท โหมดแรงดน โดยใช OTA-DURC การปรบเปลยนคาความถในการตอบสนองของวงจรสามารถทาไดโดยเปลยนคากระแสไบแอสของตว OTA และปรบคาตวเกบประจทเปนโครงสรางเสมอนของ DURC นนคอ เมอปรบคากระแสไบแอสของ OTA สงขน จะมผลทาใหผลตอบสนองทางความถของวงจรสงขน และเมอปรบคาตวเกบประจใหมคาลดลง กจะมผลทาใหผลตอบสนองทางความถของวงจรสงขนเชนกน ดงแสดงในตารางท 4.3 และตารางท 4.3 ตามลาดบ

ภาพท 4.26 เปนผลตอบสนองทางขนาดของวงจรกรองความถหลายหนาท ทใหผลการตอบสนองความถเปนแบบวงจรกรองผานแถบความถ เมอปรบคากระแสไบแอสทปอนใหกบ OTA โดย 1 2B BI I ปรบคากระแสไบแอสตงแต 100 A จนถง 400 A จะเหนวาเมอคากระแสไบแอสมคาสงขนมผลใหผลตอบสนองทางความถของวงจรสงขน และกาหนดคาพารามเตอรอนๆดงน

2CCV V

1 :DURC 1xR M , 80xC nF

2 :DURC 1.5yR M , 50yC nF

99

ภาพท 4.26 ผลตอบสนองทางขนาดของวงจรกรองความถหลายหนาท เมอเปลยนคากระแสไบแอส

ภาพท 4.27 ผลตอบสนองทางขนาดของวงจรกรองความถหลายหนาท คาพารามเตอรตวเกบประจ

จากภาพท 4.27 เปนผลตอบสนองทางทางขนาดของวงจรกรองความถหลายหนาท แบบกรองจากดแถบความถ จะเหนวาเมอปรบคาของตวเกบประจในวงจร ใหมคาลดลงมผลใหผลตอบสนองทางความถของวงจรสงขน คา xC กาหนดเปน 80 nF, 70 nF, 60 nF, 50 nF, 40 nF และ

yC กาหนดเปน 50 nF, 40 nF, 30 nF, 20 nF, 10 nF ตามลาดบ กาหนดคากระแสไบแอสทปอนใหกบ OTA 1 2 1B BI I mA และกาหนดคาพารามเตอรอนดงน 2CCV V , 1 :DURC 1xR M ,

80xC nF และ 2 :DURC 1.5yR M , 50yC nF

100

ตารางท 4.3 การปรบคากระแสไบแอสของโอทเอ กระแส 1BI กระแส 2BI xR xC yR yC Frequency

100 µA 100 µA 1 MΩ 80 nF 1.5 MΩ 50 nF 26.2 KHz 200 µA 200 µA 1 MΩ 80 nF 1.5 MΩ 50 nF 52 KHz 300 µA 300 µA 1 MΩ 80 nF 1.5 MΩ 50 nF 78.6 KHz 400 µA 400 µA 1 MΩ 80 nF 1.5 MΩ 50 nF 104.7 KHz 600 µA 600 µA 1 MΩ 80 nF 1.5 MΩ 50 nF 156.3 KHz

800 µA 800 µA 1 MΩ 80 nF 1.5 MΩ 50 nF 208.2 KHz 1 mA 1 mA 1 MΩ 80 nF 1.5 MΩ 50 nF 261.8 KHz

ตารางท 4.4 การปรบคาพารามเตอรของ DURC ในสวนตวเกบประจ

กระแส 1BI กระแส 2BI xR xC yR yC Frequency 1 mA 1 mA 1 MΩ 80 nF 1.5 MΩ 50 nF 261.8 KHz 1 mA 1 mA 1 MΩ 70 nF 1.5 MΩ 40 nF 310.8 KHz 1 mA 1 mA 1 MΩ 60 nF 1.5 MΩ 30 nF 390.9 KHz 1 mA 1 mA 1 MΩ 50 nF 1.5 MΩ 20 nF 520.5 KHz 1 mA 1 mA 1 MΩ 40 nF 1.5 MΩ 10 nF 823.1 KHz 1 mA 1 mA 1 MΩ 30 nF 1.5 MΩ 1 nF 3.6 MHz 1 mA 1 mA 1 MΩ 25 nF 1.5 MΩ 0.5 nF 4 MHz

ตารางท 4.1 กรณปรบคากระแสไบแอสของ OTA เพมขนจะมผลทาใหผลตอบสนองทาง

ความถของวงจรสงขน สามารถรองรบความถไดสงถง 261 KHz เมอกาหนดคาพารามเตอรตางๆ ดงน 2CCV V , 1 :URC 1xR M , 80xC nF และ 2 :URC 1.5yR M , 50yC nF ตารางท 4.2 กรณปรบคาของตวเกบประจมคาลดลงจะมผลทาใหผลตอบสนองทางความถ

ของวงจรสงขน สามารถรองรบความถไดสงถง 4 MHz เมอกาหนดคาพารามเตอรตางๆ ดงน 2CCV V และ 1 2 1B BI I mA จากตารางท 4.1 และตารางท 4.2 สามารถแสดงความสมพนธ

การปรบคากระแสไบแอสของ OTA และการปรบคาของตวเกบประจของ URC ไดดงภาพท 4.28

101

ภาพท 4.28 ความสมพนธการปรบคากระแสไบแอสของ OTA และการปรบคาของตวเกบประจ

ภาพท 4.29 เปรยบเทยบความสมพนธการปรบคากระแสไบแอสของ OTA และการปรบคาของตวเกบประจของวงจรกรองความถหลายหนาทโดยใช OTA-URC และ OTA-DURC

102

จากภาพท 4.29 แสดงการเปรยบทยบความสมพนธการปรบคากระแสไบแอสของ OTA และการปรบคาของตวเกบประจ ของวงจรกรองความถหลายหนาทโดยใช OTA-URC และวงจรกรองความถหลายหนาทโดยใช OTA-DURC จะเหนไดวา กรณทกาหนดคาพารามเตอรตางๆของทงสองวงจรเทากนและวงจรกรองความถหลายหนาทโดยใช OTA-DURC จะใหผลการตอบสนองความถทตากวาวงจรกรองความถหลายหนาทโดยใช OTA-URC แตจะใหผลตอบสนองทางขนาดของวงจรทดกวาวงจรกรองความถหลายหนาทโดยใช OTA-URC ดงแสดงในภาพท 4.30

ภาพท 4.30 เปรยบเทยบผลตอบสนองทางขนาดของวงจรกรองความถหลายหนาทโดยใช OTA-URC และวงจรกรองความถหลายหนาทโดยใช OTA-DURC

4.2 ผลการวเคราะหเสถยรภาพของวงจร

การวเคราะหเสถยรภาพ (Stabilities) ของวงจรกรองความถ ถอไดวามความสาคญ เพอใหทราบถงขอบเขตการทางานของวงจรตางๆ นอกจากพจารณาจากสมการโดยทวไปแลว เสถยรภาพวงจรจะขนอยกบตาแหนงรากของสมการคณลกษณะ ในวทยานพนธฉบบน การวเคราะหเสถยรภาพของวงจรจะใชเทคนคไนควสตไดอะแกรม (Nyquist Diagram) ซงมหลกการคอ จะนารากของสมการคณลกษณะ หรออาจกลาวไดวานาสมการตวสวนของสมการฟงกชนการถายโอนของวงจร มาหาเสนทางการเดนของไนควสตในระนาบ s ( s -Plane) กรณวงจรทพจารณามเสถยรภาพ จะตองมเสนทางการเดนของไนควสตปดลอมจดกาเนด (Origin)

สาหรบการวเคราะหหาคาเสถยรภาพของวงจรกรองความถหลายหนาทโหมดแรงดนทออกแบบ จะใชคณสมบตของวงจรกรองความถแบบแอคทฟโดยใช OTA-URC และ OTA-DURC

103

เพอความสะดวกในการวเคราะหหาคาเสถยรภาพของวงจร จงไดเปลยนสมการใหมาอยในรปของระนาบ P ( P -Plane) ดงนนสามารถเขยนสมการฟงกชนการถายโอนของระบบไดเปน

2

0 1 22

0 1 2

( )m

mn n

N N P N P N PT P

D D P D P D P

(4.1)

เมอ ( )N P คอ โพลโนเมยลของตวเศษ

( )D P คอ โพลโนเมยลของตวสวน จากสมการฟงกชนการถายโอนของระบบโดยทวไปดงแสดงในสมการ (3.24) และสมการ

(3.51) ตวแปร ( )N P และตวแปร ( )D P อยในรปของระนาบ P ( P -Plane) และสามารถหาเสถยรภาพของวงจรไดจากสมการตอไปน

Re ( ) Im ( )Stability region D P D P (4.2)

ในการวเคราะหหาเสถยรภาพของวงจรกรองความถในวทยานพนธน แบงออกเปน 2 สวน คอการวเคราะหหาคาเสถยรภาพของวงจรกรองความถหลายหนาทโหมดแรงดน โดยใชอปกรณหลกคอ OTA-URC และการวเคราะหหาคาเสถยรภาพของวงรกรองความถหลายหนาทโหมดแรงดน โดยใชอปกรณหลกคอ OTA-DURC ซงแตละวงจรจะแบงออกเปน 4 รปแบบพนฐาน ตามชนดของผลตอบสนองทางความถของวงจรกรองความถหลายหนาทโหมดแรงดน ประกอบดวย วงจรกรองผานความถตา วงจรกรองผานความถสง วงจรกรองผานแถบความถ และวงจรกรองจากดแถบความถ ซงวงจรกรองความถหลายหนาทโดยใช OTA-URC และวงจรกรองความถหลายหนาทโดยใช OTA-DURC มรากของสมการฟงกชนการถายโอนเทากน ดงนนจะได ( )D P คอ

1 2 2( ) m m mD P XYX Y g g XYg (4.3)

โดย 11 2

1

1

1

m mm m

g gg g

jj

, 1 2 2RC

P sRC j j

104

นาคาพารามเตอรตางๆเหลานแทนในสมการ (4.2) แลวประมวลผลดวยโปรแกรม MATLAB เพอวเคราะหหาเสถยรภาพของวงจร

ภาพท 4.31 เสถยรภาพของวงจรกรองความถหลายหนาท

ภาพท 4.32 เสถยรภาพของวงจรกรองความถหลายหนาท เมอเปลยนกระแสไบแอส

105

จากภาพท 4.31 พบวาเสถยรภาพของวงจรมเสนทางการเดนของไนควสตปดลอมจดกาเนด (Origin) นนแสดงวาวงจรกรองความถหลายหนาทโหมดแรงดนโดยใช OTA-URCและวงจรกรองความถหลายหนาทโหมดแรงดนโดยใช OTA-DURC ทออกแบบมเสถยรภาพ และเมอปรบคากระแสไบแอสใหกบวงจร จะมผลทาใหอตราขยายความนาถายโอนของวงจรมคาเปลยนแปลง จะไดเสนทางการเดนของไนควสตดงแสดงในภาพท 4.32 4.3 ผลการวเคราะหคากรปดเลย

ในการวเคราะหกรปดเลย (Group Delay) ของวงจรเปนการวเคราะหเพอดความลาชาของวงร ซงมผลทาใหวงจรทางานไดมประสทธภาพเพยงใด โดยสามารถหากรปดเลยของวงจรไดจากการหาอนพนธมมเฟสของฟงกชนการถายโอนของวงจรเทยบกบความถ ดงสมการตอไปน

g

d

d

(4.4)

เมอกาหนดให g คอ คากรปดเลยของวงจรมหนวยเปนวนาท คอ มมเฟสของฟงกชนการถายโอนของวงจร คอ ความถเชงมม

จากสมการ (4.4) สามารถวเคราะหหาคากรปดเลยของวงจรซงแบงออกเปน การวเคราะหหาคากรปดเลยของวงจรกรองความถหลายหนาท ทสรางจาก OTA-URC และองวงจรกรองความถหลายหนาท ทสรางจาก OTA-DURC ซงมรายละเอยดดงตอไปน

4.3.1 กรปดเลยของวงจรกรองความถหลายหนาทโดยใช OTA-URC การวเคราะหคากรปดเลยของวงจรกรองความถหลายหนาท โดยใช OTA-URC แบง

ออกเปน การวเคราะหคากรปดเลยของวงจรกรองผานความถตา การวเคราะหคากรปดเลยของวงจรกรองผานความถสง การวเคราะหคากรปดเลยของวงจรกรองผานแถบความถ และการวเคราะหคากรปดเลยของวงจรกรองจากดแถบความถ ซงแสดงดงภาพท 4.33 ถงภาพท 4.36 การจาลองผลการทางานของวงจรดวยโปรแกรม PSpice กาหนดคาพารามเตอรตางๆ ดงน

1 :URC 1xR M และ 80xC nF ,

2 :URC 1.5yR M และ 50yC nF

1 100BI A , 1 100BI A และ 2CCV V

106

ภาพท 4.33 กรปดเลยของวงจรกรองความถตาโดยใช OTA-URC

ภาพท 4.34 กรปดเลยของวงจรกรองความถสงโดยใช OTA-URC

107

ภาพท 4.35 กรปดเลยของวงจรกรองผานแถบความถ โดยใช OTA-URC

ภาพท 4.36 กรปดเลยของวงจรกรองจากดแถบความถ โดยใช OTA-URC

ภาพท 4.37 แสดงการเปรยบเทยบกรปดเลยของวงจรกรองความถหลายหนาทโดยใช OTA-URC ของภาพท 4.33 ถงภาพท 4.36 ซงประกอบดวยกรปดเลยของวงจรกรองผานความถตา กรปดเลยของวงจรกรองผานความถสง กรปดเลยของวงจรกรองผานแถบความถ และกรปดเลยของวงจรกรองจากดแถบความถ จากภาพท 4.37 จะเหนวา กรปดเลยของวงจรกรองความถหลายหนาท โดยใช OTA-URC ทง 4 รปแบบมาตรฐาน มลกษณะเปนเสนตรงในชวงความถทใชงาน ซงถอไดวา

108

วงจรกรองความถหลายหนาท ทออกแบบมคากรปดเลยคงท ตลอดชวงความถทใชงานตงแตยานความถ 10 KHz จนถง 10 MHz

τg

Frequency

10KHz 30KHz 100KHz 300KHz 1.0MHz 3.0MHz 10MHz 30MHz 100MHz-200us

-100us

0s

100us

200us

Group Delay Low-pass using OTA-URC

Group Delay High-pass using OTA-URC

Group Delay Band-pass using OTA-URC

Group Delay Band-Reject using OTA-URC

ภาพท 4.37 กรปดเลยของวงจรกรองความถหลายหนาท โดยใช OTA-URC

4.3.2 กรปดเลยของวงจรกรองความถหลายหนาท โดยใช OTA-DURC การวเคราะหคากรปดเลยของวงจรกรองความถหลายหนาท โดยใช OTA-DURC แบง

ออกเปน การวเคราะหคากรปดเลยของวงจรกรองผานความถตา การวเคราะหคากรปดเลยของวงจรกรองผานความถสง การวเคราะหคากรปดเลยของวงจรกรองผานแถบความถ และการวเคราะหคากรปดเลยของวงจรกรองจากดแถบความถ ซงแสดงดงภาพท 4.38 ถงภาพท 4.41 การจาลองผลการทางานของวงจรดวยโปรแกรม PSpice กาหนดคาพารามเตอรตางๆ ดงน

1 :DURC 1xR M และ 80xC nF ,

2 :DURC 1.5yR M และ 50yC nF

1 100BI A , 1 100BI A และ 2CCV V

109

ภาพท 4.38 กรปดเลยของวงจรกรองความถตา โดยใช OTA-DURC

τg

Frequency

10KHz 30KHz 100KHz 300KHz 1.0MHz 3.0MHz 10MHz 30MHz 100MHz-20us

-10us

0s

10us

20us

Group Delay High-pass using OTA-DURC

ภาพท 4.39 กรปดเลยของวงจรกรองความถสง โดยใช OTA-DURC

110

ภาพท 4.40 กรปดเลยของวงจรกรองผานแถบความถ โดยใช OTA-DURC

ภาพท 4.41 กรปดเลยของวงจรกรองจากดแถบความถ โดยใช OTA-DURC

ภาพท 4.42 แสดงการเปรยบเทยบกรปดเลยของวงจรกรองความถหลายหนาทของภาพท 4.38 ถงภาพท 4.41 ประกอบดวยกรปดเลยของวงจรกรองผานความถตา กรปดเลยของวงจรกรองผานความถสง กรปดเลยของวงจรกรองผานแถบความถ และกรปดเลยของวงจรกรองจากดแถบความถ จะเหนวา กรปดเลยของวงจรกรองความถหลายหนาท โดยใช OTA-DURC มลกษณะเปนเสนตรง ในชวงความถทใชงาน ซงถอไดวาวงจรทออกแบบมคากรปดเลยคงทตลอดชวงความถทใชงานตงแต

111

ยานความถ 10 KHz จนถง 10MHz และถาพจารณากรปดเลยของวงจรกรองจากดแถบความถจะเหนวามคากรปดเลยตากวา วงจรกรองความถหลายหนาท โดยใช OTA-URC

ภาพท 4.42 กรปดเลยของวงจรกรองความถหลายหนาท โดยใช OTA-DURC 4.4 ผลการวเคราะหคาความไว

การออกแบบวงจรกรองความถใดๆ จะตองพจารณาถงคาอลเมนทแตละตว เพราะคาอลเมนททใชงานจรงๆแลวจะไมมคาตรงตามอดมคต คาผดพลาดทไดเกดจากผลรวมของความคลาดเคลอนของตวอปกรณทเกดจากกรรมวธในการผลตเอง และคณลกษณะทางโครงสรางของอลเมนททเกดการเปลยนแปลงไปตามสภาพแวดลอมทใชงานอย เชน อณหภม, ความชน ความเขมของแสงสวาง และอายการใชงานของอปกรณ เหตนเองจงจาเปนตองศกษาผลกระทบของอลเมนทตางๆ ภายในวงจรทอาจเปลยนแปลงไมตรงตามการคานวณ

คาความไวเปนคาของการเปลยนแปลงทเกดขนทเอาตพตของวงจรซงเปนผลมาจากการแปรผนของพารามเตอรตางๆในวงจร เชน การเปลยนแปลงของคาความตานทาน, คาตวเกบประจ และคาอตราการขยายของอปกรณแอคทฟตางๆ การเปลยนแปลงของคาความไวทมากจะมการแปรผนของคาพารามเตอรภายในวงจรมคาสง ทาใหผลตอบสนองทางดานเอาตพตเกดความผดเพยนไดงาย ฉะนนโครงสรางของวงจรทดจงควรมคาความไวทตาดงนนจากสมการ (3.31), สมการ (3.32), สมการ (3.58) และสมการ (3.69) ในบทท 3 นามาวเคราะหหาคาความไวไดดงภาพท 4.43 ถงภาพท 4.47

112

xCS

ภาพท 4.43 คาความไว xCS

yCS

ภาพท 4.44 คาความไว yCS

113

xRS

ภาพท 4.45 คาความไว xRS ของวงจรกรองความถหลายหนาทโดยใช OTA-URC และ OTA-DURC

yRS

ภาพท 4.46 คาความไว yRS ของวงจรกรองความถหลายหนาทโดยใช OTA-URC และ OTA-DURC

114

1mgS

ภาพท 4.47 คาความไว 1mgS ของวงจรกรองความถหลายหนาทโดยใช OTA-URC และ OTA-DURC

2mgS

ภาพท 4.48 คาความไว 2mgS ของวงจรกรองความถหลายหนาท OTA-URC และ OTA-DURC

115

จากภาพท 4.43 ถงภาพท 4.48 จะเหนไดวาวงจรกรองความถหลายหนาทโหมดแรงดน โดยใช OTA-URC มคาความไวทตา ละคงทกวาวงจรกรองความถหลายหนาทโหมดแรงดน โดยใช OTA-DURC นนหมายถงวงจรวงจรกรองความถหลายหนาท ทมสวนประกอบของ DURC มประสทธภาพทดกวา วงจรวงจรกรองความถหลายหนาท ทมสวนประกอบของ URC

บทท 5

สรปผลการวจย

วทยานพนธฉบบนไดนาเสนอการออกแบบวงจรกรองความถหลายหนาทโหมดแรงดน โดยใชโอทเอ และยนฟอรดสทรบวดอารซ รปแบบของวงจรทนาเสนอใชโครงสรางของโอทเอ และยนฟอรดสทรบวดอารซ แบบหนงชน (URC) และแบบสองชน (DURC) เมอปรบเปลยนคาพารามเตอรตางๆในวงจรอยางเหมาะสมแลว คณสมบตทสาคญทไดจากวงจรกรองความถทนาเสนอ คอ วงจรมคาอตราความชนของผลการตอบสนองทางขนาดทสง มคาเสถยรภาพของวงจรทด มคาความไวของตวอปกรณของวงจรตา และมกรปดเลยทตาซงคงทตลอดยานความถทใชงาน เมอเปรยบเทยบกบวงจรกรองความถทมครงสรางจากอปกรณ RC โดยทวไป วงจรกรองความถทไดนาเสนอสามารถสงเคราะหผลการตอบสนองทางความถแบบไบควอดดราตก (Biquadratic) ไดทงหมด 4 รปแบบมาตรฐาน คอ วงจรกรองผานความถตา (Lowpass Filter) วงจรกรองผานความถสง (Highpass Filter) วงจรกรองผานแถบความถ (Bandpass Filter) และวงจรกรองจากดแถบความถ (Band-reject Filter) บนโครงสรางของวงจรเดยวกน สามารถปรบเปลยนรปแบบของผลการตอบสนองทางความถไดจากการกาหนดคาตวแปรสถานะทางดานอนพตใหกบวงจร โดยไมตองเปลยนโครงสรางของวงจร นอกจากนวงจรสามารถปรบความถการตอบสนองไดดวยวธการทางอเลกทรอนกส คอ การกาหนดคากระแสไบอสใหกบโอทเอ รวมไปถงการปรบคาพารามเตอรของโครงสรางเสมอนของตวยนฟอรดสทรบวดอารซ แบบลมดอลเมนท ดงทกลาวในบทท 4

วงจรกรองความถหลายหนาทโหมดแรงดน โดยใช OTA-URC และ OTA-DURC

การออกแบบวงจรกรองความถหลายหนาทในวทยานพนธฉบบน ไดแบงการออกแบบวงจรออกเปน 2 รปแบบคอ วงจรกรองความถหลายหนาท ทสรางจากโครงสรางของ OTA-URC และวงจรกรองความถหลายหนาท ทสรางจากโครงสรางของ OTA-DURC ผลการจาลองการทางานของวงจรทง 2 รปแบบ พบวาวงจรกรองความถหลายหนาท ทมโครงสรางของ OTA-DURC จะใหผลการตอบสนองทางขนาดทดกวา วงจรกรองความถหลายหนาท ทมโครงสรางของ OTA-URC จากโครงสรางของวงจรทง 2 รปแบบ จะเหนวาโครงสรางของวงจรสามารถสรางไดงาย เพราะใชเพยง OTA 2 ตว URC 2 ตว และวงจรใชแรงดนไฟเลยงใหกบวงจรเพยงแค ±2V จงเหมาะกบการพฒนาเปน

117

วงจรรวม (Integrated Circuit) วงจรทออกแบบในวทยานพนธน อาศยการจาลองการทางานของวงจรดวยโปรแกรม PSpice การวเคราะหคาความไว คาเสถยรภาพ และกรปดเลย ของวงจรวเคราะหดวยโปรแกรม MATLAB ซงผลของการวเคราะหดวยวธนจะใหผลทนาเชอถอและเปนทยอมรบ

ขอเสนอแนะและแนวทางการพฒนา

จากแนวความคดในการพฒนาและออกแบบวงจรกรองความถหลายหนาทโหมดแรงดน โดยใชโอทเอ และยนฟอรดสทรบวดอารซแบบชนเดยวและแบบสองชน ทไดแสดงไวในวทยานพนธฉบบน จากผลการทางานของวงจรจะเหนไดวา วงจรกรองความถหลายหนาท ทนาเสนอมประสทธภาพดกวาวงจรกรองความถทมโครงสรางจาก RC โดยทวไป ทงในดานผลการตอบสนองทางขนาด คาความไว เสถยรภาพ และกรปดเลย ของวงจร ดงนนเพอใหมการพฒนาใหดขนไปอก และสามารถนาไปประยกตใชงานดานตางๆตอไป ผเขยนจงใครขอเสนอแนะแนวทางการพฒนา และปญหาทสาคญของการทาวทยานพนธฉบบน ดงตอไปน

1. การสรางวงจรกรองความถ ทใชโครงสรางเสมอนตวยนฟอรดสทรบวดอารซ แบบลมดอลเมนท ทาใหวงจรมขอจากดอยบาง เชนเรองขนาดของวงจร โดยเฉพาะโครงสรางเสมอนตวยนฟอรดสทรบวดอารซ แบบสองชนทตองมชนของตวเกบประจเพมขนมาอกชน ทาใหขนาดของวงจรมขนาดใหญขน เพอลดขอจากดขางตนโครงสรางเสมอนตวยนฟอรดสทรบวดอารซ สามารถใชอปกรณอเลกทรอนกสประเภทมอสเฟสทรานซสเตอร (MOS) มาทาเปนโครงสรางเสมอนไดเชนกน

2. ตวยนฟอรดสทรบวดอารซ ทใชในวงจรสามารถใชตวยนฟอรดสทรบวดอารซ แบบหลายชนได เพอใหคณสมบตตางๆของวงจร ทมความเหมาะสมมากยงขน ซงขนอยกบผลการตอบสนองทางขนาด คาความไว เสถยรภาพ และกรปดเลย ของวงจรทตองการ

3. วงจรทนาเสนอสามารถสงเคราะหผลการตอบสนองทางความถแบบไบควอดดราตก (Biquadratic) ได 4 รปแบบมาตรฐาน คอ วงจรกรองผานความถตา วงจรกรองผานความถสง วงจรกรองผานแถบความถ และวงจรกรองจากดแถบความถ บนโครงสรางของวงจรเดยวกน เพอเปนแนวทางในการพฒนาใหสามารถสงเคราะหผลการตอบสนองทางความถแบบกรองผานทงหมด โดยอาศยพนฐานจากวงจรทนาเสนอในวทยานพนธน รวมกบการเพมอนดบของวงจร กจะทาใหวงจรสามารถสงเคราะหผลการตอบสนองทางความถแบบไบควอดดราตกได 5 รปแบบมาตรฐาน

4. การทางานของวงจรทนาเสนอทางานในโหมดของแรงดน ดงนนการนาตวยนฟอรดสทรบวดอารซ ไปตอใชงานรวมกบวงจรสายพานกระแส (Current conveyor circuit: CCII) กจะสามารถพฒนาใหวงจรสามารถทางานในโหมดของกระแสได รวมไปถงการพฒนาใหสามารถรองรบ

118

การทางานในโหมดของทรานคอนดคแตนซ (Transconductance Mode) และในโหมดของทรานรซสแตนซ (Transresistance Mode)

ทงนในการออกแบบงจรกรองความถหลายหนาทโหมดแรงดน โดยใชโอทเอ และยนฟอรดสทรบวดอารซ หวงอยางยงวาการออกแบบทไดนาเสนอ คงจะเปนประโยชนตอผทสนใจศกษาคนควาเกยวกบการออกแบบวงจรกรองความถโดยทวๆไป รวมไปถงเปนแนวทางสาหรบการศกษาและพฒนาตวยนฟอรดสทรบวดอารซ ใหสามารถรองรบการประยกตใชงานทหลากหลายตอไป

119

รายการอางอง

[1] Qadir, A. and Altaf, T., “Current Mode Canonic OTA-C Universal Filter with Signal Input and Multiple Output,” Processding of 2nd International Conference on Electronic Computer Technology (ICECT2010), 7-9 May 2010, Kuala Lumpur Malaysia, 2010. pp. 32-34.

[2] Dostal, T., “Current-Mode Circuits Based on SIMO OTA,” Contemporary Engineering Sciences, Vol.2, No.10, 2009. pp. 479-496.

[3] Taher, M., Abuelma’atti, and Bentrcia, A., “New Universal Current-Mode Multiple-Input Multiple-Output OTA-C Filter,” Processding of the 2004 IEEE Asia-Pacific Conference on Circuit and Systems, December 2004, Tainan, Taiwan, 2004. pp. 1037-1040.

[4] Sotner, R., Petrzela, J. and Slezak, J., “Current-Controlled Current-Mode Universal Biquad Employing Multi-Output Transconductors,” Radioengineering Journal, Vol.18, No.3, September 2009. pp. 285-294.

[5] Horng, J.W., et al., “Voltage-Mode Universal Biquadratic Filters with One Input and Five Outputs.” Analog Integrated Circuits and Signal Processing, Vol. 47, 2006. pp. 73-83.

[6] Shah, N.A. and Rather, M.F., “Voltage-Mode OTA-Based Active-C Universal Filter and its Transformation into CFA-Based RC-Filter,” Indian Journal of Pure & Applied Physics, Vol. 44, May 2006. pp. 402-406.

[7] Kumngern, M. and Dejhan, K. “Electronically Tunable Voltage-Mode Universal Filter with Three-Input Single-Output,” Processding of International Conference on Electronic Devices, Systems and Application (ICEDSA2010), 11 - 13 April 2010, Kuala Lumpur, Malaysia, 2010. pp. 7-10.

[8] Ahmad, S.M., and Khan, M.R., “Operational Tranconductance amplifier Based Voltage-Mode Universal Filter.” Indian Journal of Pure & Applied Physics, Vol. 43, September 2005. pp. 714-719.

120

[9] ธนกร ลมสวรรณ, “วงจรบวกสญญาณเชงเวกเตอรโหมดแรงดน.” วศวกรรมสาร มข. ปท 33, ฉบบท 4, กรกฏาคม-สงหาคม 2549, หนาท 349-362.

[10] Tangtisanon, P., Sudo, S., Teramoto, M., Suzuki Y. and Janchitrapongvej, K. “Active LPF using Uniformly Distributed RC Line,” Processding of APSBC-2000, Bangkok, Thailand, 2000. pp.62-84.

[11] Tangthong, N., Pirajnanchai, V. and Janchitrapongvej, K. “Active Notch Uniformly Distributed RC Circuit and Their Application,” Processding of International Conference on Control, Automation and System 2008, 14-17 October 2008, Seoul, Korea, 2008. pp. 1548-1552.

[12] ไพศาล สทธโยภาสกลม, การออกแบบและการประยดตใชงานวงจรแอกทฟดสทรบวด อารซ ไลน, วทยานพนธปรญญาวศวกรรมศาสตรมหาบณฑต, สาขาวศวกรรมไฟฟา, สถาบนเทคโนโลยพระจอมเกลาเจาคณทหารลาดกระบง, พ.ศ. 2533.

[13] วโรจน แกวจนทร, ยนฟอรดสทรบวด RC ไลน แคปปาซทฟ เลเยอร แบบสองชนและการใชงานกบวงจรกรองความถแบบแอกทฟ, วทยานพนธปรญญาวศวกรรมศาสตรมหาบณฑต, สาขาวศวกรรมไฟฟา, สถาบนเทคโนโลยพระจอมเกลาเจาคณทหารลาดกระบง, พ.ศ. 2544.

[14] สรพงษ แซเตย, การออกแบบวงจรกรองความถแบบแอคทฟทมคณสมบตแบบนอตซ โดยใชตวยนฟอรม ดสทรบวด อารซไลน แบบหลายชน, วทยานพนธปรญญาวศวกรรมศาสตรมหาบณฑต, สาขาวศวกรรมไฟฟา, สถาบนเทคโนโลยพระจอมเกลาเจาคณทหารลาดกระบง, พ.ศ. 2545.

[15] นวลจนทร ปญญานวงศ, การออกแบบวงจรกรองความถแอกทฟแบบยนฟอร ดสทรบวด อารซไลน ดวยวงจรขยายแบบหนงโพล, วทยานพนธปรญญาวศวกรรมศาสตรมหาบณฑต, สาขาวศวกรรมสารสนเทศ, สถาบนเทคโนโลยพระจอมเกลาเจาคณทหารลาดกระบง, พ.ศ. 2546.

[16] วนย ใจกลา, การสงเคราะหและออกแบบวงจรขยายความนาถายโอนผลตางกระแสทสามารถควบคมดวยกระแสและการประยกตใชงานกบการศกษาดานการออกแบบและวเคราะหวงจรอเลกทรอนกส, วทยานพนธปรชญาดษฎบณฑต, สาขาวชาไฟฟาศกษา, มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ, พ.ศ. 2552.

121

[17] ธนนต ศรสกล, พนฐานการออกแบบวงจรอเลกทรอนกส. กรงเทพมหานคร: สานกพมพวตตกรบ, พ.ศ. 2552, หนาท 96-120.

[18] มนตร ศรปรชญานนท, การศกษาวงจรกาเนดสญญาณและวงจรอนพนธ PWM ทสามารถควบคมดวยกระแสอยางเปนอสระตอกน โดยอาศยหลกการวงจรรวม, วทยานพนธปรญญาวศวกรรมศาสตรดษฎบณฑต, สาขาวศวกรรมไฟฟา, สถาบนเทคโนโลยพระจอมเกลาเจาคณทหารลาดกระบง, พ.ศ. 2547.

[19] Ghausi, M.S. and Kelly, J.J., Introduction to Distributed Parameter Networks with Application to Intergrated Circuit. Holt. Rinehart and Winston. INC. 1968.

[20] Pirajnanchai, V., Benjangkaprasert, C. and Janchitrapongvej, K., “Active Low Pass Filter Using Multielectrode RC Distributed Circuit,” Processding of AIC '09, 2009. pp. 455-459.

[21] อจฉราวรรณ เนองนต, วงจรกรองความถหลายหนาทโหมดกระแสทมสามอนพตหนงเอาตพตโดยใช CCIIs, วทยานพนธปรญญาวศวกรรมศาสตรมหาบณฑต, สาขาวศวกรรมไฟฟา, สถาบนเทคโนโลยพระจอมเกลาเจาคณทหารลาดกระบง, พ.ศ. 2546.

[22] จรายทธ มหทธนกล, การออกแบบวงจรกรองแอนะลอก, กรงเทพมหานคร: สานกพมพ มคกรอขฮล อนเตอรเนชนแนล เอนเตอรไพรส, 2001.หนาท 183-204.

[23] มนตร คาเงน, พฒนพงษ สขแกว และ สมยศ จณณะปยะ, “วงจรกรองความถโหมดแรงดนทปรบคาดวยวธทางอเลกทรอนกสทใชวงจรโอทเออยางงายเปนวงจรพนฐาน,” วารสารวชาการพระจอมเกลาพระนครเหนอ, ฉบบท 2, พ.ศ. 2542. หนาท 192-199.

[24] วโรจน พราจเนนชย. “การออกแบบวงจรกาเนดสญญาณความถโดยใชยนฟอรม ดสทรบวด อารซไลน, วทยานพนธปรญญาวศวกรรมศาสตรมหาบณฑต, สาขาวศวกรรมไฟฟา, สถาบนเทคโนโลยพระจอมเกลาเจาคณทหารลาดกระบง, พ.ศ. 2548.

ภาคผนวก

ภาคผนวก ก ผลงานตพมพเผยแพร

124

ผลงานตพมพเผยแพร

[1] Supachai Klungtong, Virote Pirajnanchai, Paitoon Rakluea and Kanok Janchitrapongvej, “Voltage-Mode OTA-DURC Universal Biquad Filter.” The 3rd Joint International Information & Communication Technology, Electronic and Electrical Engineering (JICTEE 2010), Luangprabang, Lao PDR, 21-24 December 2010, pp. 121-124.

[2] Supachai Klungtong, Virote Pirajnanchai, Paitoon Rakluea and Kanok Janchitrapongvej, “Voltage-Mode Universal Biquadratic Filters using OTA-URC.” The 3rd International Conference on Signal Acquisition and Processing (ICSAP 2011), Singapore, 26-28 February 2011. pp.V1.67-V1.70.

125

Luang Prabang, Lao PDR.

A-2

Co-Organized by:

Technical Sponsored by:

126

JICTEE – 2010

A-3

Table of Contents

Titles Pages

Advisory Committees Message A-4

General Chair Message A-6

Technical Program Chairs Message A-7

Organizing Committee A-8

JICTEE General Information A-10

Bus service Schedule A-12

Conference Map A-14

Conference Program A-15

Keynote Speakers 1 A-18

Keynote Speakers 2 A-21

Keynote Speakers 3 A-25

Keynote Speakers 4 A-27

Keynote Speakers 5 A-29

Keynote Speakers 6 A-32

Keynote Speakers 7 A-34

Abstracts Page 1

Author Index i-1

127

Luang Prabang, Lao PDR.

A-8

Organizing Committee

Advisory Committee

Saykhong Saynasinh Vice President, NUOL, Laos

Monai Krairiksh President ECTI, Thailand

Somkiat Wattanasirichaigoon President, ThaiBME

Khamphay Sisavanh Souphanouvong Univ., Laos

Conference Chair

Somsak Choomchuay KMITL, Thailand

Conference Co-chairs

Kazuhiko Hamamoto Tokai University, Japan

Kosin Chumnongthai KMUTT, Thailand

Boualinh Soysouvanh NUOL, Laos

Program Committee

Junichi Takada TIT, Japan

Tetsuji Ikegami Meiji Univ., Japan

Toshio Wakabayashi Tokai University, Japan

Yoshikazu Miyanaga Hokaido Univ., Japan

Chuwong Pongchareonpanich KMITL, Thailand

Prakasit Tunti-a-longkarn KMUTNB, Thailand

Preecha Yupapin KMITL, Thailand

Athikom Roeksabutr MUT, Thailand

Khamphoui Southisombath NUOL, Loas

128

JICTEE - 2010

A-9

Program Committee

Chuchart Pintavirooj KMITL, Thailan

Osamu Ono Meiji Univ., Japan

Chiranut Sa-ngiamsak KKU, Thailand

Surapan Aiphaiboon KMITL, Thailand

Supaporn Kiattisin UTCC, Thailand

Phoumy Indarack NUOL, Laos

Somsak Mitatha KMITL, Thailand

Yongyuth Permpoontanalarp KMUTT, Thailand

Krisana Chinnasarn BUU, Thailand

Suparerk Janjarasjitt UBU, Thialand

Minoru Okada Nara Inst. of Science & Technology, Japan

Tru Hoang Cao HCMUT, Vietnam

Noriyuki Komine Tokai Univ., Japan

Poramate Manoonpong Germany

Yusaku Fujii Gunma Univ., Japan

Marzuki Bin Khalid UTM, Malaysia

Anantawat Kunakorn KMITL, Thailand

Wiboon Prompanich KMITL, Thialand

Organizing Committee

129

Luang Prabang, Laos.

i-6

130

JICTEE-2010

i-7

131

List of Reviwers

132

Voltage-Mode OTA-DURC Universal Biquad Filter Supachai Klungtong1, Virote Pirajnanchai2, Paitoon Rakluea3 and Kanok Janchitrapongvej4

1, 2, 3Department of Electronics and Telecommunication Engineering, Faculty of Engineering, Rajamangala University of Technology Thanyaburi, 12110, Thailand

1supachaik@gmail.com2virote.p@en.rmutt.ac.th3p_ruglure@hotmail.com

4 Faculty of Engineering, King Mongkut’s Institute of Technology Ladkrabang, Bangkok, 10520, Thailand 4kjkanok@kmitl.ac.th

Abstract— This paper present new universal biquad filter employing OTA and DURC (Double Uniform Distributed RC). The features of the proposed circuit are that: the circuit topologies are very simple consisting of 2 OTA and 2 DURC,where either one of the four filtering transfer function (LPF, HPF, BPF and BRF) can be achieved by this only one filter. In addition, higher filtering response frequency (P) can be obtained through adjusting bias current of OTAs without affecting its quality factor (QP) stability. Characteristics of the proposed filter are simulated using PSpice and its results are in agreement with the theory. Keyword— Universal Biquad Filter Circuit, Double Uniform

Distributed RC, Frequency Response and OTA

I. INTRODUCTION Many current and voltage mode universal biquadratic filter

circuits employing operational transconductance amplifiers (OTAs) had been reported in the literature [1]–[7]. These designs of OTA-C filter circuit require no resistors. Therefore, they are suitable for monolithic integration than the other current conveyors. Moreover an OTA provides a highly linear electronic and a wide tunable range of the transconductance gain. Therefore, the filters based on OTAs are the attention for many researches. The characteristics of Uniform Distributed RC (URC) element have several advantages over lumped RC network. The structure of distributed RC elements in thin-film technology is built using smaller high frequency. Distributed RC elements may have many form structure. For instance, one capacitive layer, double capacitive layers and multi layer thin-film structure. The structure of the general URC consists of layers of conductors, resistive layer and dielectrics can be sandwiched together in many permutations. The resistive or conductive layers may be contacted at various points around their edges. Other advantages are applied to active filters. For instance single capacitive layer URC [8] and double capacitive layers [9],[10] in conjunction with amplifier in literatures respectively.

This paper introduces a voltage-mode universal biquad filter using two OTAs and two DURC the filter can realize the low-pass (LPF), the high-pass (HPF), the band-pass (BPF) and band reject (BRF) transfer function by connecting the terminal Va, Vb and Vc to the ground or to the input voltage Vg. The characteristic parameters P and QP can also be set orthogonally by adjusting the bias currents of the OTAs. Some examples are given together with simulated results by PSpice.

II. CIRCUIT DESCRIPTION

A. Operational Transconductance Amplifier (OTA) An operational transconductance amplifier (OTA) is widely

used as an active element in analog signal processing circuit. It is a differential input voltage controlled current source (DVCCS) device. The port relation of OTA as shown in Fig. 1(a) and equivalent circuit of the ideal OTA is shown in Fig. 1(b). The OTA element is given by the following equation:

O m 1 2I = g (V -V ) (1)

Where, V1, V2 is the differential input voltage, IO is the OTA output current and gm the transconductance gain is tunable through bias current IB is given by gm=IB/2VT where, VT is the thermal voltage (26mv). [11]

1V

2V

BI

oI1V

2VoI = g (V -V )m 1 2

oIgm

Fig.1 (a) OTAs Symbol and (b) Equivalent circuit

B. Double Capacitive Layers Distributed RC Network Distributed RC elements may have many form structure

For instance, one capacitive layer, double capacitive layers and multi layer thin-film structures. The structure of the general URC consists of conductors, resistive layer and dielectrics can be sandwiched together in many permutations. The resistive or conductive layers many contacted at various points around their edges. Other advantages are applied to active filter. For instance singer capacitive layer URC [12],[13] and double capacitive layers URC [14],[15] in conjunction with amplifier in literatures respectively. However, there are some disadvantages due to their magnitude characteristics of the low pass filter at cut off and it attenuation at stop band. The double capacitive layers uniformly distributed RC lines are circuit symbol illustrated in Fig.2

JICTEE-2010 Luang Prabang, Lao PRD. Dec 21 - Dec 24, 2010

121

133

(1 )W W

Fig. 2 Structure and circuit symbol of URC with double capacitive layers.

The admittance parameter [Yij] of URC with double

capacitive layers in Fig.2 is given as follows:

1 1

2 2

3 3

1 ( 1)1 ( 1)

( 1) ( 1)

I VY YI X Y Y V

Y YI V

(2)

where

2

2

(1 ) , , cosh2 ( 1) sinh

P PX Y PXR Y R P

and

1 2 1 2(1 ), , ,P sRC C C C C C C C

where R and C are the value of the total resistance and capacitance of the double capacitive URC respectively and s is the complex frequency variable.

The universal OTA-DURC biquad circuits using double capacitive layers uniform distributed RC line is shown in Fig.3.

Fig. 3 Notch Characteristics Circuits Using Double Capacitive Layers

The voltage transfer function of Fig.3 is given as follows:

1cosh( )

1 2 (1 ) cosh (1 )(2 sinh )

PT P

P P P

(3)

where

1 2 1 2, , (1 ) ,P sRC C C C C C C C

III. OTA-DURC PROPOSED CIRCUITS A simple universal OTA-DURC Biquad realized with only

four element is shown in Fig.4 This Biquad can be used a lowpass, highpass, bandpass and bandreject second-order filter section. The required transfer function is realized by connecting the terminal Va, Vb and Vc to the ground or to the input voltage Vg. The output voltage is VO

aV

bV

cV

OV

2V

Fig. 4 OTA-DURC Circuit Propose Universal Biquad Filter

Fig.4 shows a propose OTA-DURC circuit universal biquad

filter. The transfer function of the circuit is given as follows:

1 1 1 1 1 2 2( ) [ cosh sinh ][ ]o c

xg g

V VT s R P P P P P PV V

2 1 2 1sinh (1 )a bm y

g g

V Vg P R PV V

(4)

Case low-pass is set Va=Vg, Vb=0 and Vc=0. The transfer function TLP(s) of the circuit is given as follows:

1 2 1

1 2 1 2 1 1 1 1

sinh( )[ sinh )]

m m xLP

m m y

g g R PT sP P g P g R P

(5)

Case high-pass is set Va=0, Vb=0 and Vc= Vg. The transfer function THP(s) of the circuit is given as follows:

1 1 2 1 2

1 1 2 2 2 2

( )( )( sinh )HP

m x

P P PT sP P g R P

(6)

Case band-pass is set Va=0, Vb= Vg and Vc=0. The transfer function TBP(s) of the circuit is given as follows:

2 2 1 1

2 2 2 2 1 1

[ sinh ][ (1 )]( )

( sinh )y m

BPy m

R g P PT s

P R g P P

(7)

Case band-reject is set Va=Vg, Vb=0 and Vc=Vg. The

transfer function TRP(s) of the circuit is given as follows:

1 1 2 2 1

1 2 1 2 1 1 1 2

( )( )sinhRP

m y

P P PT sP P g P R P

(8)

where

1 1 2 2cosh 1, cosh 1P P

JICTEE-2010 Luang Prabang, Lao PRD. Dec 21 - Dec 24, 2010

122

134

1 2 1 2 1 2sinh sinh , sinh sinhx y m mP P R R g g P P

1 1 1( cosh sinh 1)xP R P P

1 1 2 1 2, , (1 ) ,x x x x xP sR C C C C C C C C

2 3 4 3 4, , (1 ) ,y y y y yP sR C C C C C C C C

The pole magnitude (P) and the pole quality factor (QP) are given by

11 2

2

, m ym mP P

x y m x

g Cg g QC C g C

(9)

The quality factor (QP) is determined by the capacitance ratio, Cy/Cx, and the transconductance ratio, gm1/gm2. The most sensitive parameter, P, is a function of the transconductance-capacitance ratio, gm/C.

IV. SIMULATION RESULTS The simulation by PSpice of the frequency response and

phase response is shown in Fig.5 and Fig.6 are respectively. The double capacitive layers URC is approximated by the ladder lumped RC elements of 10 sections, and the operational transconductance amplifiers using LM13700.

The simulation results for different filter responses are shown in Fig.5. The gms of all OTAs were set VCC±15V, IB1=10 μA and IB2=400 μA. We selected the DURC element value Rx = 100, Ry = 2M, Cx = 10 nF and Cy = 300 nF to obtain low-pass, high-pass, band-pass and band-reject in Fig. 4 at frequency response 11.343 kHz. It can be observed that these agree with the theoretical predictions.

Fig.5 Gain responses of the proposed circuit working as universal biquad filter

Fig.7 shows the gain response of the band-reject functions where IB1 is set 10μA, 20μA, 30μA, 40μA and 50μA respectively. This shows that the pole frequency can be adjusted without affecting the quality factor.

Fig.6 Phase Response of OTA-DURC Circuit Propose Universal Biquad Filter

1BI

1BI

1BI

1BI1BI

Fig.7 Band-Reject frequency responses for different values of bias current

V. CONCLUSION We have proposed the OTA-DURC circuit universal

biquad filter with double capacitive layers. The proposed biquad can realize voltage-mode universal filtering responses (low-pass, high-pass, band-pass and band-reject) form the same topology. Filters using the simpler structure have the advantages of lower cost, chip area, power dissipation and noise. The circuit enjoys the advantage of high input impedance, amplitude responses for universal biquadratic filter. The cut off frequency (P) and quality factor (QP) are independently controlled. The experimental results are in reasonably good agreement with the theoretical. The proposed circuit can be suitable for fabrication by LSI process. It will be useful for universal biquad filter circuit.

JICTEE-2010 Luang Prabang, Lao PRD. Dec 21 - Dec 24, 2010

123

135

VI. REFERENCES [1] Horng JW, “Voltage-mode universal biquadratic filter using two OTAs

and two capacitors,” IEICE 2003; E86-A: 411–3. [2] Wu J, “Current-mode high-order OTA-C filters,” Int J Electron 1994;

76:1115–20. [3] Chang CM and Chen PC, “Universal active filter with current

gainusing OTAs,” Int J Electron 1991; 71:805–8. [4] Horng JW, “Voltage-mode universal biquadratic filter with one input

and five outputs using OTAs,” Int J Electron 2002; 89:729–37. [5] Sun Y, “Second-order OTA-C filters derived from Nawrocki-Klein

biquad,” Electron Lett 1998; 34:1449–50. [6] Chang CM and Pai SK, “Universal Current-Mode OTA-C Biquad with

minimum components,” IEEE Trans Circuits Syst I:Fundam Theor Appl 2000;47:1235–8.

[7] Chang CM, “New multifunction OTA-C Biquads. IEEE Trans Circuits Syst II,” Analog Digit Signal Process 1999; 46:820–4.

[8] M.Teramoto, S.Sudo, Y.Suzuki and M.Koide, “On the Design of the Active low pass Filter using Double Layers Uniformly Distributed RC Line,” JIC-CSCC’95, 1995

[9] Prakit Tangtisanon, Shiro Sudo, Mitsuo Teramoto, Tasoji Suzuki and Kanok Janchitrapongveg, “Active LPF Using Uniformly Distributed RC Line” APSBC2000 Proceeding, KMITL, Thailand, Pages 62-64. Dec.2000

[10] S.Sudo, et.al, “Active LPF. With Transmission Zero using Double Capacitive Layers Uniformly Distributed RC Line,” CAS 96-49, NLP, 96-87 (1996-09)

[11] Adel S. Sedra, Kenneth Smith, “Microelectronic Circuit Sedra/Smith,” Oxford University Press

[12] M.S. Ghausi. T.J. Kelly, “Introduction to Distributed Parameter Network with Application to Integrated Circuits,” pp.271, H.R.Andwinston. INC

[13] K. Janchitrapongvej, “Notch Tunable Filter using Double Layer Uniformly Distributed RC Line,” 1998 IEEE APCC/ICCS. Vol.2 pp 509-592.

[14] P. Tangtisanon, K. Janchitrapongvej, S. Sudo and M. Teramoto “Notch Frequency Adjustable Active Filter using Uniformly Distributed RC Line,” The Electrical Engineer of Japan. ECT-00-32.

[15] N. Panyanouvong, S. Luangphakorn, V Pirajnanchai, P. Tangtisanon and K Janchitrapongvej, “On The Design of an Active Low Pass Filter Using Uniformly Distributed RC Line," ICCNSP 2003 Proceedings, Nanjing China. Dec. 14-17, 2003.

JICTEE-2010 Luang Prabang, Lao PRD. Dec 21 - Dec 24, 2010

124

136

137

v

CONTENTS Preface iii Organizing Committees xiii ICSAP 2011 Session 1 Emotion Recognition Using Finger Tip Temperature: First Step towards an Automatic System

G. Shivakumar and P.A. Vijaya V1-1

Crowd Estimation using Histogram Model Classification Based on Improved Uniform Local Binary Pattern

Seyed Mojtaba Mousavi, Seyed Omid Shahdi and S.A.R. Abu-Bakar

V1-6

Wavelet Packet Decomposition Based Traversable Terrain Classification for Autonomous Robot Navigation

Priyanka Mathur and K.K.SoundraPandian

V1-11

A dynamic approach for tuning Gabor filters in the application of Iris Recognition using Genetic Algorithm

Yogesh Karunakar and Bhakti Patil

V1-16

Simple Minimax Design of Variable Fractional-Delay Filters Using Linear Programming Noboru Ito

V1-22

Calculating the Correlation Dimension of the Diesel Vibration Signals Zhang Xiaoming, Zhang Qinyong, Liu Jianmin, Yuan Yi and Jia Huapeng

V1-26

Multiple Descriptions Coinciding Lattice Vector Quantizer for Wavelet Image Coding Ehsan Akhtarkavan and M. F. M. Salleh

V1-31

A Novel Algorithm to Optimize Image Scaling in OpenCV Emulation of Floating Point Arithmetic in Bilinear Interpolation

Samyuktha H Subramanian

V1-36

Direct-to-Reverberant Energy Ratio Estimation Based on Signal Direction of Arrival for Room Charactersation

Yan-Chen Lu, Cheng-Lu Hu and An-Chi Hu

V1-41

Local Reverse Entropy and its Application in Small Targets Detection He Deng, Jianguo Liu, Wenwen Gu and Lirong Li

V1-46

ICSAP 2011 Session 2 Combination of Gabor and Curvelet Texture Features for Face Recognition Using Principal Component Analysis

Shafin Rahman, Sheikh Motahar Naim, Abdullah Al Farooq and Md. Monirul Islam

V1-51

Direction of Arrival Estimation Method Based on Covariance Differencing Technique under Hermitian symmetric Toeplitz Noise

Ning Li, Xue-Liang Liu, Yan Guo, Qi-Hui Wu and Jin-Long Wang

V1-57

Texture Classification Using Cosine-modulated Wavelets Milind M. Mushrif and Yogita K. Dubey

V1-62

138

vi

Voltage-Mode Universal Biquadratic Filters using OTA-URC S. Klungtong, V. Pirajnanchai, P.Rakluea and K.Janchitrapongvej

V1-67

Design and Experimental Investigation of 8×8 MIMO-OFDM Real-Time Transmission Testbed Yang Lan, Atsushi Harada and Hidetoshi Kayama

V1-71

Effect of Postural Changes on Cardiorespiratory Coordination in Humans Muammar M. Kabir, Derek Abbott, David A. Saint and Mathias Baumert

V1-76

Video Surveillance – A Quick Survey R. Rajesh, K. Rajeev, V. Gopakumar, V.P. Lekhesh, K. Suchithra and N.K. Ragesh

V1-81

Grid Sectoring: A Cluster Head Election for Load Balancing over Wireless Sensor Networks Anirooth Thonklin and W. Suntiamorntut

V1-86

A Transparent Encryption Scheme for Watermarked Biometric and Medical Images Aniketh Talwai, Debabrata Sengupta and Kannan Karthik

V1-92

Classification of Breast Masses based on Cognitive Resonance Amir Tahmasbi, Fatemeh Saki, Seyed Mohammad Seyedzadeh and Shahriar B. Shokouhi

V1-97

ICSAP 2011 Session 3 Face Recognition Under Variant Head Poses Using Single Frontal Gallery Image and Facial Symmetry

Seyed Omid Shahdi and S.A.R. Abu-Bakar

V1-102

Three-Dimensional Wireless Localization Scheme in an Indoor Corridor Complex Hermawan Raharjo, Si Wen Chen and Pengty Ngor

V1-107

Automatic Audio Morphing On Detached Sound Waveforms N Sumanth Kumar, Arundathy Reddy, Amarjot Singh and K Sai Sruthi

V1-112

An Enhanced Distributed Deadlock Detection and Recovery in Process Networks Mohammad H. Al Shayeji , Abbas Fairouz and M.D. Samrajesh

V1-117

JOUST: a Uniform Approach for Processor Design In NoGAP Wenbiao Zhou, Per Karlstr¨om and Dake Liu

V1-122

Erotic Audio Recognition Using Heterogeneous Ensemble Classifiers Ziqiang Shi, Tieran Zheng, Jiqing Han and Boyang Gao

V1-127

Artifacts Removal in Depth-Image-Based Rendering for 3D Video Li Yu, Huiping Deng, Bin Feng, Sen Xiang and Jinbo Qiu

V1-131

A Robust PDE based Image De-noising Method Nafis uddin Khan, K.V. Arya and Manisha Pattanaik

V1-136

The TA2 Database A Multi-Modal Database from Home Entertainment

Stefan Duffner, Petr Motlicek and Danil Korchagin

V1-140

Smoothing via Iterative Averaging (SIA) A basic technique for line smoothing

Mohsen Mansouryar and Amin Hedayati

V1-145

139

ICSAP 2011 2011 3rd International Conference on

26-28, February, 2011

Singapore

140

2011 3rd International Conference on

Signal Acquisition and Processing (ICSAP 2011) Copyright and Reprint Permission: Abstracting is permitted with credit to the source. Libraries are permitted to photocopy beyond the limit of U.S. copyright law for private use of patrons those articles in this volume that carry a code at the bottom of the first page, provided the per-copy fee indicated in the code is paid through Copyright Clearance Center, 222 Rosewood Drive, Danvers, MA 01923. For other copying, reprint or republication permission, write to IEEE Copyrights Manager, IEEE Operations Center, 445 Hoes Lane, P.O. Box 1331, Piscataway, NJ 08855-1331. Copyright ©2011 by the Institute of Electrical and Electronics Engineers. All rights reserved. © 2011 IEEE. Personal use of this material is permitted. However, permission to reprint/republish this material for advertising or promotional purposes or for creating new collective works for resale or redistribution to servers or lists, or to reuse any copyrighted component of this work in other works must be obtained from the IEEE. IEEE Catalog Number: CFP1140G-PRT ISBN: 978-1-4244-9385-2

IEEE Catalog Number: CFP1140G-ART ISBN: 978-1-4244-9386-9

Publisher: Institute of Electrical and Electronics Engineers, Inc. Printed in Chengdu, China

141

xiii

Organizing Committees Honorary Chair

Kamaruzaman Jusoff, Universiti Putra Malaysia, Malaysia

Christos Grecos, University of Central Lancashire, UK

S.R.Bhadra Chaudhuri, Bengal Engineering and Science University, India

Conference Chairs

Xiaoxiao Zhou, Nanyang Technological University, Singapore

S. M. Aqil Burney, University of Karachi, Pakistan

S.Arumuga Perumal, S.T.Hindu College, India

Conference Steering Committee

Naomie Salim, Universiti Teknologi of Malaysia, Malaysia

Ir. David B.L. Bong, Universiti Malaysia Sarawak, Malaysia

Brian B. C. Shinn, Chungbuk National University, Korea

R.Sivakumar, R.M.K. Engineering College, India

Program Committee Chairs

Anton Satria Prabuwono, Technical University of Malaysia Melaka, Malaysia

Venkatesh Mahadevan, Swinburne University of Technology, Australia

Jivesh Govil, Cisco Systems Inc., USA

Publicity Chairs

Kaninda Musumbu, Université Bordeaux 1, France

Rosilawati Zainol, Universiti Malaya, Malaysia

Choo Ai Ling, Swinburne University of Technology, Malaysia

142

xiv

Reviewers Technical Committee

Lili Nurliyana Abdullah, University of Putra Malaysia, Malaysia

Hung-Min Sun, National Tsing Hua University, China (Taiwan)

V.Saravanan, Karunya University, Tamil Nadu, India

Nazir Ahmad Zafar, University of Central Punjab, Pakistan

Madhu S. Nair, Rajagiri College of Social Sciences, India

Kamaruzaman Jusoff, USA, Yale University, USA

Richard M. Voyles, Denver University, USA

Dong-Jae, Kang, S/W Content Research Lab, ETRI, Korea

Sang Ho Lee, Soongsil University, Korea

Hassan Fathabadi, Azad University, Iran

Ahmed Wasif Reza, Multimedia University, Malaysia

Ahmed Samak, Menoufia University, Egypt

Kenny Robert F., University of Central Florida, USA

Mostafa Mahmoud, Taibah University, Saudi Arabia

Qing Zhu, Renmin University of China, China

Najla Algadi, Ahmed Ali, Sudan University of Science and Technology, Sudan

Mullen Laurie, Ball State University, USA

Safaa S. Mahmoud, Ain Shams University, Egypt

Jianqiang Sun, South China University of Technology, China

Rajan John, Karunya University, India

Capanni Niccolo, The Robert Gordon University, UK

Mahanti Prabhat Kumar, University of New Brunswick, Canada

Peddoju Sateesh Kumar, Balaji Institute of Technology & Science, India

Sevaux Marc, University of South-Brittany, France

Tahseen A. Jilani, University of Karachi, Pakistan

Soumit, Chowdhury, Government College of Engineering & Ceramic Technology, India

Vlacic Ljubo, Griffith University, Australia

Wei Guo, Tianjin University, China

Bhaba Krishna Mohanty, Indian Institute of Management, India

Agarwal Ankur, Florida Atlantic University, USA

143

xv

Parvinder S. Sandhu, Rayat & Bahra Institute of Engineering & Bio-Technology, India

Wenfa Hu, Tongji University, China

Steve Thatcher, University of South Australia, Australia

Jakkree Srinonchat, Rajamangala University of Technology Thanyaburi, Thailand

M. Nasseh Tabrizi, East Carolina University, USA

Hussein Moselhy Sayed Ahmed, Cairo University, Egypt

Sonam Tobgay, Royal University of Bhutan, Bhutan

P.Kiran Sree, S.R.K .Institute of Technology, India

Nasro Min-Allah, COMSATS Institute of Information Technology, Pakistan

Basim Alhadidi, Al Balqa’ Applied University, Jordan

Taher Omran Ahmed, Aljabal Alghrbi University, Libya

Pierre Andr´e M´enard, Ecole de technologie sup´erieure, Canada

Rajesh K Shukla, Corporate Institute of Science & Technology, India

Bruce Moulton, University of Technology, Sydney, Australia

Dr. Messaouda AZZOUZI, Ziane Achour University of Djelfa, Algeria

144

Voltage-Mode Universal Biquadratic Filters using OTA-URC

S. Klungtong1, V. Pirajnanchai2, P.Rakluea3

Faculty of Engineering Rajamangala University of Technology Thanyaburi

Phathumthani, 12110, Thailand suapchaik@gmail.com1, virote.p@en.rmutt.ac.th2,

p_ruglure@hotmail.com3

K.Janchitrapongvej4

Faculty of Engineering, King Mongkut’s Institute of Technology Ladkrabang, Bangkok, 10520, Thailand

kjkanok@kmitl.ac.th4

Abstract— This paper present new universal biquad filter employing OTA and URC (Uniform Distributed RC). The features of the proposed circuit are that: the circuit topologies are very simple consisting of 2 OTA and 2 URC, where either one of the three filtering transfer function (LPF, HPF, BPF and BRF) can be achieved by this only one filter. In addition, higher filtering response frequency (ωωP) can be obtained through adjusting bias current of OTAs without affecting its quality factor (QP) stability. Characteristics of the proposed filter are simulated using PSpice and its results are in agreement with the theory.

Keywords-universal biquad ; OTA; Uniform Distributed RC; Response Frequency (ωP); Quality Factor(QP)

I. INTRODUCTION Many current and voltage mode universal Biquadratic

filter circuits employing operational transconductance amplifier (OTA) had been reported in the literature [1]–[7]. These designs of OTA-C filter circuit require no resistors. Therefore, they are suitable for monolithic integration than the other current conveyors. Moreover an OTA provides a highly linear electronic and a wide tunable range of the transconductance gain. Therefore, the filters based on OTAs are the attention for many researches. The characteristics of Uniform Distributed RC (URC) element have several advantages over lumped RC network. The structure of distributed RC elements in thin-film technology is built using smaller high frequency. Distributed RC elements may have many form structure. For instance, one capacitive layer, double capacitive layers and multi layer thin-film structure. The structure of the general URC consists of layers of conductors, resistive layer and dielectrics can be sandwiched together in many permutations. The resistive or conductive layers may be contacted at various points around their edges. Other advantages are applied to active filters. For instance single capacitive layer URC[8] in conjunction with amplifier in literatures respectively.

This paper introduces a voltage-mode universal biquad filter using two OTAs and two URC the filter can realize the low-pass (LPF), the high-pass (HPF), the band-pass (BPF) and band reject (BRF) transfer function by connecting the terminal Va Vb and Vc to the ground or to the input voltage Vg. The characteristic parameters ωP and QP can also be set orthogonally by adjusting the bias currents of the OTA.

Some examples are given together with simulated results by PSpice.

II. CIRCUIT DESCRIPTION

A. Operational Transconductance Amplifier (OTA) An operational transconductance amplifier (OTA) is

widely used as an active element in analog signal processing circuit. It is a differential input voltage controlled current source (DVVCS) device. The port relation of OTA as shown in Fig. 1(a) and equivalent circuit of the ideal OTA is shown in Fig. 1(b).

1V

2V

CCV

EEV

oI

BI

1Q2Q

3Q 4Q 12Q 13Q

11Q

5Q

7Q

6Q 8Q 9Q

10Q

1V

2V

BI

oI1V

2VI = g (V -V )mo 1 2

oI

Figure 1. (a) OTA Symbol (b) Equivalent circuit and (c) Internal topology of OTA

The OTA element is given by the following equation:

O m 1 2I = g (V -V ) (1)

2011 3rd International Conference on Signal Acquisition and Processing (ICSAP 2011)

V1-67C 978-1-4244-9386-9/$26.00 2011 IEEE

145

where, V1, V2 is the differential input voltage, Io is the OTA output current and gm the transconductance gain is tunable through bias current IB is given by gm =IB/2VT where, VT is the thermal voltage (26mv). [9]

B. Uniform Distributed RC It is know that the uniformly Distributed RC element

(URC) have several advantage over lumped RC network. The structure of distributed RC element in thin-film or LSI technology is built using smaller substrate area, less isolation and parasitic problem at high frequency, Distributed RC elements may have many form structure.[10] The structure and circuit symbol of uniformly distributed RC elements (URC) is illustrated in Fig.2

Figure 2. (a) A Uniformly Distributed RC section, (b) are symbolic and its equivalent lumped network

The admittance parameter [Yij] of the two port network URC in Fig.2 is given as follows:

1

2

3 3

1 ( 1)1 ( 1)

( 1) ( 1) 2( 1)

1

2

I VY YI = X Y Y V

Y Y YI V

− − − − − − − − − − −

(2)

when , coshsinh

PX Y pR P

= = and P sRC=

Where R and C are the value of the total resistance and

capacitance of the capacitive URC respectively and s is the complex frequency variable.

III. OTA-URC PROPOSED CIRCUIT A simple universal OTA-URC Biquad realized with only

four element is shown in Fig.3 This Biquad can be used a lowpass, highpass and bandreject second-order filter section. The required transfer function is realized by connecting the terminal Va, Vb and Vc to the ground or to the input voltage Vg. The output voltage is Vo.

aV

cV

oV

2Vo1Io 2I

bV

Figure 3. OTA-DURC Circuit Propose Universal Biquad Filter

Fig.3 shows a proposed OTA-URC circuit universal biquad filter. The transfer function of the circuit is given as follows:

2 2 1 3 2 1 2 1 4

1 2 1 2 2 2 1 1 2

sinh( )

sinh

a b cm

g g go

g m

V V Vg R P P P PV V VVT s

V P P g R P P

δ η η η

η η η δ

− −= =

+ +(3)

Case low-pass is set Va=Vg, Vb=0 and Vc=0. The transfer function TLP(s) of the circuit is given as follows:

1 2 1 2 2 2 1 1 2

( )sinhLP

m

T sP P g R P P

δη η η δ

=+ +

(4)

Case high-pass is set Va=0, Vb=0 and Vc= Vg. The transfer function THP(s) of the circuit is given as follows:

1 2 1 4

1 2 1 2 2 2 2

( )sinhHP

m

P PT sP P g R P

η ηη η δ

−=+ +

(5)

Case band-pass is set Va=0, Vb= Vg and Vc=0. The transfer function TBP(s) of the circuit is given as follows:

2 2 1 3 2

1 2 1 2 2 2 1 2

sinh( )sinh

mBP

m

g R P PT sP P g R P P

ηη η δ

−=+ +

(6)

Case band-reject is set Va=Vg, Vb=0 and Vc=Vg.The transfer function TRP(s) of the circuit is given as follows:

1 2 1 4

1 2 1 2 2 2 1 1 2

( )sinhRP

m

P PT sP P g R P P

δ η ηη η η δ

−=+ −

(7)

where

2011 3rd International Conference on Signal Acquisition and Processing (ICSAP 2011)

V1-68

146

1 1 2 2 3 1

4 2 1 2 1 2 1 2

1 1 1 1 2 2

cosh 1, cosh 1, 2 cosh ,2 cosh , sinh sinh

,m m

P P PP g g R R P P

P sR C P sR C

η η ηη δ

= − = − = −= − =

= =

The pole magnitude (ωP) and the pole Q-Factor (QP) are given by

1 2 1 2

1 2 2 1

,m m mP P

m

g g g CQC C g C

ω = = (8)

The Q-factor (QP) is determined by the capacitance ratio, C2/C1, and the transconductance ratio, gm1/gm2. The most sensitive parameter, ωP, is a function of the transconductance-capacitance ratio, gm/C.

IV. SIMULATION RESULTS To prove the performance of the propose circuit, a

PSpice simulation was performed for examination. The PNP and NPN transistors employed in the proposed circuit were simulated by using the parameters of the PR200N and NR200N bipolar transistors of ALA400 transistor array from AT&T [11] with the parameters summarized in Table I. The frequency response and phase response is shown in Fig.4 and Fig.5 are respectively. The URC is approximated by the ladder lumped RC elements of 10 sections, and the operational transconductance amplifiers using (OTA).

The simulation results for different filter responses Fig.4.The transconductance gain gms of all OTAs were set VCC±12V, IB1=IB2=100μA. We selected the URC element value R1=100, R2=2M, C1=10nF and C2=300nF to obtain low-pass, high-pass, band-pass and band-reject in Fig. 3 at frequency response 25.878 kHz. The simulated and experimental results are in good agreement with each other.

TABLE I INDIVIDUAL PARAMETERS OF THE TRANSISTORS

.MODEL PX2 PNP RB=163.5 IRB=0 RBM=12.27 RC=25 +RE=1.5 IS=147E-18 EG=1.206 XTI=1.7 XTB=1.866 +BF=110 IKF=4.718E-3 NF=1 VAF=51.8 ISE=50.2E-16 +NE=1.650 BR=0.4745 IKR=12.96E-3 NR=1 VAR=9.96 +ISC=0 NC=2 TF=0.610E-9 TR=0.610E-8 CJE=0.36E-12 +VJE=0.5 MJE=0.28 CJC=0.328E-12 VJC=0.8 MJC=0.4 +XCJC=0.074 CJS=1.39E-12 VJS=0.55 MJS=0.35 FC=0.5

.MODEL NX1 NPN RB=524.6 IRB=0 RBM=25 RC=50 +RE=1 IS=121E-18 EG=1.206 XTI=2 XTB=1.538 +BF=137.5 IKF=6.974E-3 NF=1 VAF=159.4 ISE=36E-16 +NE=1.713 BR=0.7258 IKR=2.198E-3 NR=1 VAR=10.73 +ISC=0 NC=2 TF=0.425E-9 TR=0.425E-8 CJE=0.214E-12 +VJE=0.5 MJE=0.28 CJC=0.983E-13 VJC=0.5 MJC=0.3 +XCJC=0.034 CJS=0.913E-12 VJS=0.64 MJS=0.4 FC=0.5

Fig.6 shows the gain response of the band-pass functions

responses for different values of bias current where IB is set

100μA, 150μA and 200μA respectively. This shows that the pole frequency can be adjusted without affecting the quality factor.

Figure 4. Gain responses of the proposed circuit working as universal biquad filter

Figure 5. Phase Response of OTA-URC Circuit Propose Universal Biquad Filter

2011 3rd International Conference on Signal Acquisition and Processing (ICSAP 2011)

V1-69

147

BI

BI

BI

Figure 6. Band-Pass frequency responses for different values of bias current

V. CONCLUSION We have proposed the OTA-URC circuit universal

biquad filter. The proposed biquad can realize voltage-mode universal filtering responses (low-pass, high-pass, band-pass and band-reject) form the same topology. Filters using the simpler structure have the advantages of lower cost, chip area, power dissipation and noise. The circuit enjoys the advantage of high input impedance, amplitude responses for universal biquadratic filter. The cut off frequency (ωP) and

quality factor (Qp) are independently controlled. The experimental results are in reasonably good agreement with the theoretical. The proposed circuit can be suitable for fabrication by LSI process. It will be useful for universal biquad filter circuit.

REFERENCES [1] Horng JW, “Voltage-mode universal biquadratic filter using two

OTAs and two capacitors,” IEICE 2003; E86-A: 411–3. [2] Wu J, “Current-mode high-order OTA-C filters,” Int J Electron

1994; 76:1115–20. [3] Chang CM and Chen PC, “Universal active filter with current

gainusing OTAs,” Int J Electron 1991; 71:805–8. [4] Horng JW, “Voltage-mode universal biquadratic filter with one

input and five outputs using OTAs,” Int J Electron 2002; 89:729–37. [5] Sun Y, “Second-order OTA-C filters derived from Nawrocki-Klein

biquad,” Electron Lett 1998; 34:1449–50. [6] Chang CM and Pai SK, “Universal Current-Mode OTA-C Biquad

with minimum components,” IEEE Trans Circuits Syst I:Fundam Theor Appl 2000; 47:1235–8.

[7] Chang CM, “New multifunction OTA-C Biquads,” IEEE Trans Circuits Syst II: Analog Digit Signal Process 1999; 46:820–4.

[8] V. Pirajnanchai, S. Luangphakorn, J. Nakasuwan and K. Janchitrapongvej, “Novel Technique using Pole Amplifier in Sinewave Oscillator,” ISCCSP, 2004

[9] Adel S. Sedra and Kenneth Smith, “Microelectronic Circuit Sedra/Smith,” Oxford University Press

[10] M.S. Ghausi. T.J. Kelly, “Introduction to Distributed Parameter Network with Application to Integrated Circuits” pp.271, H.R.Andwinston. INC

[11] Frey, D. R, “Log-domain filtering: an approach to current-mode filtering,” IEE Proceeding of Circuit Devices Systems, 140:406-416. (1993)

2011 3rd International Conference on Signal Acquisition and Processing (ICSAP 2011)

V1-70

148

149

ประวตผเขยน

ชอ – นามสกล นายศภชย คลงทอง วน เดอน ปเกด 28 กรกฎาคม 2523 ทอย 38/85 ม.เจษฎา 4 แยก 24 ถนนพหลโยธน แขวงอนสาวรย

เขตบางเขน กรงเทพมหานคร 10220 การศกษา สาเรจการศกษาครศาสตรอตสาหกรรมบณฑต

สาขาวศวกรรมโทรคมนาคม คณะครศาสตรอตสาหกรรม สถาบนเทคโนโลยพระจอมเกลาเจาคณทหารลาดกระบง พ.ศ.2545

ประสบการณการทางาน พ.ศ. 2545 - 2547 ตาแหนงวศวกรเครอขายและระบบสอสาร บรษท แอสตราคอมมวนเคชนเซอรวส จากด พ.ศ. 2547 – ปจจบน ตาแหนงวศวกรอาวโส บรษท สามารถเทลคอม จากด (มหาชน)