unidad vi: circuitos lÓgicos secuenciales

UNIDAD VI: CIRCUITOS LÓGICOS SECUENCIALES

Maquinas de Estados Finitos II

Maquinas de Estado Finito II

METODOLOGÍA DE DISEÑO FSM

Hasta el momento el ejercicio planteado se ha llevado solo hasta la realización de la tabla de transiciones. Para resolver totalmente un problema, estos serian todos los pasos a seguir: Elaborar o diseñar el diagrama de estados a partir del problema

que se quiere resolver. A partir del número de estados determinar el número de flip-flop

necesarios. Realizar la asignación de estados y asociar cada estado del

diagrama con un estado de los flip-flop. Una vez hecha la asignación, construir una tabla de transición. Definir que tipo de flip-flop se va a utilizar. Desarrollar partiendo de la tabla de estados las ecuaciones

lógicas de entrada de datos a los terminales de excitación. Para finalizar dibujar el circuito con la ayuda de las ecuaciones

encontradas.


TABLAS DE DISEÑO FLIP-FLOPS

Qn Qn+1 S R

0 00 11 01 1

010X

X010

Qn Qn+1 J K

0 00 11 01 1

01XX

XX10

Qn Qn+1 D

0 00 11 01 1

0101

Qn Qn+1 T

0 00 11 01 1

0110

FLIP-FLOP SR FLIP-FLOP JK

FLIP-FLOP D FLIP-FLOP T


DISEÑO CON FLIP-FLOP DQn Qn+1 D

0 00 11 01 1

0101

S00

S10

S20

0/0

0/0

0/0

1/1

1/0

1/0

1/0

S30

0/0

E.A E.S

X = 0 X = 1

S0 S0/0 S1/0

S1 S0/0 S2/0

S2 S3/0 S2/0

S3 S0/0 S1/1


DISEÑO CON FLIP-FLOP JK

S00

S10

S20

S30

S41

0

1

0

00

0

1

1

1

1

E.A E.S SALIDA

ZX = 0 X = 1

S0 S0 S1 0

S1 S0 S2 0

S2 S3 S2 0

S3 S0 S4 0

S4 S0 S2 1

Qn Qn+1 J K

0 00 11 01 1

01XX

XX10

UNIDAD VI: CIRCUITOS LÓGICOS SECUENCIALES

Máquina de EstadosEstados Redundantes


ELIMINACIÓN ESTADOS REDUNDANTES

Supongamos que en la realización del diagrama de estados, erróneamente imaginamos en varios puntos que ha aparecido algo nuevo que debe ser memorizado, y en consecuencia añadimos nuevos estados que realmente no son necesarios. Aquí analizaremos un procedimiento para eliminar estos estados superfluos o estados redundantes.



Aparecen dos estados especiales p y q, tales que si el estado presente es p o q, independientemente del valor de X, las salidas son idénticas y los estados siguientes también, es decir, uno de ellos puede despreciarse o eliminarse.

EAES / Z

X=0 X=1

::p::q:

::

r/0::

r/0:

::

s/1::

s/1:

Se trabaja con Sistema Mealy conuna entrada X y una salida Z.



Método de simple inspección

EAES / Z

X=0 X=1

ABCDE

B/0C/0D/1C/0D/0

C/1A/1B/0A/1C/1

Si Observamos la tabla encontramos que los estado B y

D tienen iguales el Estado Siguiente y la salida, es decir

podemos eliminar uno de ellos.

Si Observamos la tabla encontramos que los estado B y

D tienen iguales el Estado Siguiente y la salida, es decir

podemos eliminar uno de ellos.

En nuestro caso eliminamos el estado D , además en

todos los sitios donde aparezca D se debe colocar B

En nuestro caso eliminamos el estado D , además en

todos los sitios donde aparezca D se debe colocar B

EAES / Z

X=0 X=1

ABCE

B/0C/0B/1B/0

C/1A/1B/0C/1

Veamos como quedaría reducida la

tabla

Veamos como quedaría reducida la

tabla


EAES / Z

X=0 X=1

ABCE

B/0C/0B/1B/0

C/1A/1B/0C/1


Método de simple inspección Si se observa la nueva tabla se

tiene que los estados A y E son equivalentes, por consiguiente se puede eliminar uno de ellos.

(eliminemos el estado E)

Si se observa la nueva tabla se tiene que los estados A y E son equivalentes, por consiguiente se puede eliminar uno de ellos.

(eliminemos el estado E)

Aquí, ya no es posible reducir más estados, de allí, que es la máxima

reducción que podemos lograr por este método.

Aquí, ya no es posible reducir más estados, de allí, que es la máxima

reducción que podemos lograr por este método.

EAES / Z

X=0 X=1

ABC

B/0C/0B/1

C/1A/1B/0



Método de particionamiento

Se debe tener en cuenta que el método utilizado en el ejercicio anterior es por simple inspección, existen casos en el que se tienen estados redundantes pero que no es posible saberlo solo observando la tabla, es decir se pueden tener estados redundantes aún cuando no aparezcan filas con idénticas salidas y los mismos estados siguientes.

Para ello estudiaremos el método de eliminación de estados redundantes por PARTICIÓN.



Método de Particionamiento Paso 1 – Crear particiones con los estados que tienen

las misma salidas en cada una de las combinaciones de las variables de entrada.

Paso 2 – Identificar los estados de una partición en cuyo estado siguiente pasan a particiones diferentes a las de los demás miembros de su partición. Con estos miembros crear nuevas particiones.

Paso 3 – Continuar el procedimiento hasta que no sea posible hacer nuevas particiones.

Paso 4 – Hacer la eliminación de los estados redundantes, los cuales equivalen a los estados que al final pertenecen a una misma partición.



Ejemplo 1

EAES / Z

X=0 X=1

ABCDEFGH

E/0A/1C/0B/0D/1C/0H/1C/1

D/0F/0A/1A/0C/0D/1G/1B/1

EAES / Z

X=0 X=1

A’B’C’D’E’

B’/0A’/1C’/0E’/1C’/1

A’/0C’/0A’/1D’/1B’/1



Ejemplo 2

EAES / Z

X=0 X=1


B’/0C’/0E’/0B’/1E’/0

A’/0A’/0D’/0A’/0A’/0

EAES / Z

X=0 X=1

ABCDEFGH

B/0D/0G/0H/0G/0G/1D/0H/0

C/0E/0E/0F/0A/0A/0C/0A/0



Ejemplo 3

EAES / Z

XY=00 XY=01 XY=10 XY=11

ABCDEFGH

D/0C/1C/1D/0C/1D/0G/0B/1

D/0D/0D/0B/0F/0D/0G/0D/0

F/0E/1E/1A/0E/1A/0A/0E/1

A/0F/0A/0F/0A/0F/0A/0A/0

EAES / Z

XY=00 XY=01 XY=10 XY=11


C’/0B’/1C’/0B’/1E’/0

C’/0C’/0B’/0A’/0E’/0

A’/0D’/1A’/0D’/1A’/0

A’/0A’/0A’/0A’/0A’/0

unidad vi: circuitos lÓgicos secuenciales

Documents