tarea2 digitales.docx

CIRCUITOS DIGITALES II

UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOSFACULTAD DE INGENIERIA ELECTRONICA Y ELECTRICA

SEGUNDA TAREA DEL CURSO DE CIRCUITOS DIGITALES II

PREGUNTA 1

Diseñar un registro de desplazamiento bidireccional; que permita ingresar datos en modo paralelo de 4 bits; asimismo efectué desplazamiento hacia la derecha ó hacia la izquierda; dependiendo de una señal de control.

Solución

Empezamos el análisis teniendo en cuenta que nuestros registros serán con los flip flop tipo D.

Como el de 4 bits usaremos 4 flip flop de tipo D, además de que la entrada tiene que será paralela, entonces se ha colocado cuatro pulsadores para las entradas. Se necesita de un control que permita desplazar los datos de derecha a izquierda o de izquierda a derecha dependiendo del control. Para lograr esto se debe recordar que para desplazar datos solo conectamos la salida de cada flip flop con la entrada del otro , si es de izquierda a derecha será de menor peso a mayor peso; y si es lo contrario será de mayor a menor peso.

Como esto depende de una entrada de control, usamos dos AND cuya entrada será el control en un terminal y el negado de este en otro terminal, a si podremos controlar que sentido se quiere realizar. Pero además debemos hacer ingresar primero los datos en paralelo, por ello se ha colocado una OR de 3 entradas donde se conectan las salidas de las 2 AND y la entrada que corresponda.

Se debe tener claro que la entrada solo funciona para cargar el dato, una vez que queramos desplazar los datos será necesario que esta se des active, por ello lo conectamos por medios de buffer de tres terminales y esta conectada a un control que cuando vale 0 hace la carga paralela y cuando vale 1 hace el desplazamiento (de izquierda a derecha o viceversa dependiendo si el control esta en 0 o en 1 respectivamente)

Todos los flip flop están conectados de manera síncrona.

Este circuito se ha implementado y probado en CIRCUIT MAKER 2000

UNMSM - FIEE Página 1


PREGUNTA 2

Utilizando IC 74193 y dispositivos de soporte se pide diseñar el circuito digital que permita generar los estados siguientes:

0,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,14,13,12,11,10,9,8,7,6,5,4,3,2,1,01,2,3,4,5,6,7,8,9,10,11,12,13,14,15,14,13,12,11,10,9,8,7,6,5,4,3,2,1

2,3,4,5,6,7,8,9,10,11,12,13,14,15,14,13,12,11,10,9,8,7,6,5,4,3,2::

13,14,15,14,1314,15,14

15Y se repite secuencia periódica

Solución

Vemos que se trata de dos contadores 74193 de los cuales uno estará en modo UP y el otro en DONW y se trata de ir disminuyendo su inicio del UP y su final del DONW, para esto usamos otros dos contadores 74193; además se a implementado un MUX 2 a 1 el cual permite usar el reloj para un contador y cuando este llegue a 15 cambia al otro a si el otro empieza a contar.

Para ir disminuyendo los topes de cada contador se usa un comparador 7485 con el cual su salida A=B será conectada al habilitador del MUX 2 a 1.



Las cargas paralelas también están sincronizadas para evitar algún error en la cuenta

El circuito se ha implementado y probado en el simulador CIRCUIT MAKER 2000

PREGUNTA 3

Se tiene un ADC de aproximaciones sucesivas, de n=10bits, siendo el tamaño de salto de 10mV; el circuito dispone de un generador de reloj, cuya frecuencia de salida es f=1MHz.

Determinar:a) El tiempo de conversión, considerando una entrada analógica (Muestra de amplitud

8.35V)b) En relación a la pregunta anterior determine el valor digital obtenido después de la

conversión (Vo=??)c) Si la salida digital es 0101101011 calcular el valor de la señal de entrada analógica y

el tiempo de conversión empleado.

Solución

Este tema no se desarrollo en clase.



PREGUNTA 4

En el diseño de un contador síncrono se han obtenido sus ecuaciones de estado de los FLIP FLIPS:

JD=QA .QC+QB

K D=QC+QB

JC=QA+QB⨁QD

KC=Q AQC+QBJB=QA(QC+QD)K B=QA (QC+QD)J A=QB .QD+QC⨁QDK A=QD+QB⨁QC

a) Graficar en función al tiempo los estados JA,KA,JB, KB,JC,KC,JD,KD

b) Determinar los estados binarios generados por el contador

Solución

a) Primero se procede asumiendo que el estado inicial es 0 , luego calculamos los valores de Ji y Ki para i=1,2,3,4.Para el primer caso se obtuvo J4=1, K4=0, J3=1, K3=1,J2=0,K2=1,J1=0,K1=1. Luego calculamos los valores siguientes de Q4, Q3, Q2, Q1 usando la tabla de excitación de J y K; luego se procede a realizar los mismos pasos hasta que se repita toda la secuencia

Qn Qn+1 J K0 0 0 X0 1 1 X1 0 X 11 1 X 0

ESTADO QD QC QB QA SECUENCIA JD KD JC KC JB KB JA KA

1 0 0 0 0 0 1 1 1 0 1 0 1 12 1 1 1 1 15 0 0 1 1 0 0 0 13 1 0 1 0 10 1 1 1 1 1 1 1 14 0 1 0 1 5 1 1 1 0 0 0 1 05 1 1 0 1 13 1 1 0 0 0 0 0 16 0 1 0 0 4 1 1 1 1 1 1 1 07 1 0 1 1 11 0 1 1 1 0 0 1 18 0 1 1 0 6 0 0 0 1 1 1 1 19 0 0 0 1 1 1 1 1 0 0 0 1 1

10 1 1 0 0 12 1 1 0 1 0 1 0 111 0 0 0 0 0

Luego vemos que volvió a aparecer el estado 0.



b) Los estados binarios generados son:0, 15, 10, 5, 13, 4, 11, 6, 1, 12

PREGUNTA 5

Un sistema digital presenta las características siguientes:A15-A0: Bus de direccionesD7-D0: Bus de datosRD : Señal de lecturaWR: Señal de escrituraMREQ: Requerimiento de memoriaDiseñar un circuito digital para efectuar las funciones siguientes:

a) Escritura de datos D7D6D5D4D3D2D1D0 =00000000h a un banco de memorias usando IC 2114 (4) en todas las direcciones del banco de memoria

b) Lectura de datos en el banco de memorias, indicadas en el ITEM anterior. Comparando los datos leídos con los datos escritos; si son diferentes mostrar en un LED “rojo” que existe error en la memoria

c) Repetir el diseño indicado en a) y b) considerando datos D7D6D5D4D3D2D1D0=11111111h

Solución

Vamos a usar dos 2114 y cuatro contadores 74193 y un integrado 74245 como son 16 entradas tendremos en total 65535 direcciones.

Ademas el circuito cuenta con un codificador de entrada BCD

El circuito cuenta con lectura, escritura y con requerimiento de memoria

El circuito final sera implementado en PROTEUS ISIS



PREGUNTA 6

Diseñar un sistema temporizador digital programable de un canal, con las características siguientes:

a) Rango de operación hasta 23horas 59 minutosb) Disponga de panel de display (2 displays para horas y 2 displays para minutos) c) Luego de la programación de la temporización en un tiempo de 5 minutos todos los

segmentos del display deben apagarse y solo deben quedar encendidos los puntos de los displays

d) Debe tener una señal de control para visualizar el tiempo programado.

Solución

El circuito final lo implementaremos en CIRCUIT MAKER 2000Empezamos el analisis observando que al ser 4 displays para los minutos y horas , entonces usaremos cuatro contadores BCD 74LS190.

Para el primer digito (el menos significativo) se usara un contador que cuente normalmente del 0 al 9. Una vez que llegue a 9 este cuenta con una salida RS la cual genera un flanco de subida cuando el contador pase del estado 9 al 0. Este flanco de subida lo podemos usar como reloj para el segundo contador. En este contador necesitamos que solo cuente del 0-5 ( pues los minutos maximo llegan a 59) , entonces usamos el artificio de conectar una compuerta NAND en la salidas del contador de modo que salga un valor de “0” . En el momento que el contador quiera pasar al estado 6 (0110) en ese momento el NAND estara conectados de tal forma que tome los dos “1” y asi podamos obtener el 0 y conectarlo a la carga paralela (PL) la cual registra el valor inicial ( A los 4 contadores se le inicializo con 0000).

Ademas sabemos que cuando llegue a 59min, el horario debe contar 1hora , por ello usaremos la salida de la NAND tambien como flanco de subida colocandole en serie una puert inversora.

El tercer contador debe contar del 0-9 y cuando ya halla pasado dos veces por el 9 , solo debera contar hasta el 3 (pues la unidad del horario maximo llega a 23).

El ultimo solo l debe contar del 0-2

Hasta hay tendriamos un temporizador simple que cuenta hasta 23h59min, pero ahora tendremos que cumplir con las especificaciones que exige el problema, entonces

Para que podamos programarlo colocaremos pulsadores a las entradas, y estos estarán conectados a la entrada de un comparador (En total se tendrán 4 comparadores y 16 pulsadores) de tal forma que se pueda comparar con el tiempo que transcurre en nuestro temporizador y cuando coincidan ocurra el suceso que se pide.

Nótese que los 4 números tienen que ser iguales en cada comparador y ese es el único caso que ocurre y el de interés, por ello usaremos una compuerta AND de 4 pines para que en ese único caso su salida sea “1”.Ahora tenemos que hacer que luego de 5 minutos se apaguen todos los segmentos y a la vez se enciendan los puntos de cada display (Cada display posee un solo punto)



Para apagar todos los segmentos simplemente cada display no deberá recibir señal alguna, por ello usaremos buffer de tres estados para conectar las salidas de los decodificadores a los display, en total se cuenta 28 buffer de tres estados.

El objetivo sería que todos los pines habilitadores de los buffer los conectemos y hacer que aparezca un 1 (Pues este buffer solo deja pasara información con 0).

Pero además tenemos que recordar que esto ocurrirá siempre que pasen 5 minutos de la programación, entonces colocamos otro contador 74LS190 el cual tendrá su reloj compartido con el primer contador de menor cifra significativa.

Ahora debemos tener en cuenta que solo en ese caso el contador debe empezar a funcionar, por ello a la salida de la AND se coloca esta como reloj de un FLIP FLOP del tipo D, cuya entrada estará a nivel 1 lógico. A si con solo ese flanco de subida comenzara a contar.

Como solo son 5min este contador contara hasta 5, entonces hacemos el artificio con la puerta AND y cuando sea el estado 6 (0110) en ese momento se tendrán que apagar los segmentos y quedarse allí hasta que el usuario lo desee.

Entonces con solo conectar la salida de la AND no bastara pues solo será 1 en un único caso, entonces aprovechamos que se presenta esta salida como un flanco de subida usamos un FLIP FLOP del tipo D el cuya entrada estará a 1 lógico para que cada vez que reciba un flanco de subida sea 1 y justamente el reloj de este FLIP FLOP será la salida de la AND.

Con esto se logra el objetivo, pero el circuito también debe disponer de un CONTROL para poder apreciar la hora grabada en los displays.

Entonces debemos de guardar la hora que grabamos, para ello podemos colocar otros 4 decodificadores en las entradas del comparador y además de que cada entrada también poseer buffer de 3 estados, de modo que cuando se active el control todos los datos se activan.

Colocamos en el mismo nodo estas entradas pues cuando estemos en este caso los otros estarán des habilitados.

Finalmente se unió todos los PL y lo convertimos en un control de RESET, el cual sirve para resetear el circuito



PREGUNTA 7

Se tiene 4 registros A,B,C,D cada uno de 4 bits. Diseñar el circuito mediante el cual se realice la transferencia de datos entre 2 registros

Solución

Como son 4 registros y queremos transferir datos de 2 a 2 (Tener en cuenta que transferir datos de A → B no es lo mismo que de B → A) tendremos en total 12 maneras diferentes de realizar este proceso, pues C2

4=12 .

En este problema usaremos 12 controles, de los cuales cuando uno este en 1 se realizara los procesos que se describen en la tabla siguiente:

S1 S2 S3 S4 S5 S6 S7 S8 S9 S10 S11 S12 Transferencia1 0 0 0 0 0 0 0 0 0 0 0 A → B0 1 0 0 0 0 0 0 0 0 0 0 A → C0 0 1 0 0 0 0 0 0 0 0 0 A → D0 0 0 1 0 0 0 0 0 0 0 0 B → A0 0 0 0 1 0 0 0 0 0 0 0 B → C0 0 0 0 0 1 0 0 0 0 0 0 B → D0 0 0 0 0 0 1 0 0 0 0 0 C → A0 0 0 0 0 0 0 1 0 0 0 0 C → B0 0 0 0 0 0 0 0 1 0 0 0 C → D0 0 0 0 0 0 0 0 0 1 0 0 D → A0 0 0 0 0 0 0 0 0 0 1 0 D → B0 0 0 0 0 0 0 0 0 0 0 1 D → C

El circuito final se a implementado en el simulador CIRCUIT MAKER 2000 Los registros A,B,C, D tanto entradas como salidas están conectadas a los otros registros , por medio de una puerta OR de 3 pin para evitar errores.Cada registro tiene 12 puertas AND para conectar a los 3 registros restantes (4 entradas pues son de 4 bits), además la otra entrada del AND son los interruptores del 1 al 12 y siempre y cuando uno y solo uno sea 1 ara la respectiva función de la tabla anterior



PREGUNTA 8

Se dispone de 10IC 2114 (1Kx4b); 4 IC 2732 (4KB). Considerando que se tiene un sistema administrador de memoria con bus de direcciones de 16 bits (A15-A0)Bus de datos de 8 bits (D7-D0) Señal de lectura/escritura R/W Señal de ciclo de memoria MEMDiseñar el circuito digital para administrar las memorias 2114 y 2732

a) Realizar mapeo de direccionesb) Diseño del circuito de soporte

Solución

Para la memoria 2114 nos piden 10 IC: 1kx4bits

Ya que este integrado solo tiene 4 bits de salida, necesitamos 2 de ellos para obtener 8 bits. Si tenemos solo 10 integrados, quiere decir que solo habrá 5 intervalos de almacenamiento.

Mapeo de direcciones:

ESTADO A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 HEX0

102300

00

00

00

00

00

01

01

01

01

01

01

01

01

01

01

0000h03FFh

10242047

00

00

00

00

00

11

01

01

01

01

01

01

01

01

01

01

0400h0700h

20483071

00

00

00

00

11

00

01

01

01

01

01

01

01

01

01

01

0800h0BFFh

30724095

00

00

00

00

11

11

01

01

01

01

01

01

01

01

01

01

0C00h0FFFh

40965119

00

00

00

11

00

00

01

01

01

01

01

01

01

01

01

01

1000h13FFh

A15, A14 y A13, están siempre en 0, por eso se colocará hacia la entrada de habilitación del decodificador

Vamos a usar un total de 10 IC RAM, decoder de 3 a 8.

El circuito se simulara en PROTEUS ISIS



Para el 2732 nos piden 4 IC: 4kx8bits

Este integrado tiene 8 bits de salidas, pues se necesitará solo un integrado para el propósito. Si tenemos 4 integrados, quiere decir que habrá 6 intervalos de almacenamiento.

Mapeo de direcciones:

ESTADO A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 HEX0

409500

00

00

00

01

01

01

01

01

01

01

01

01

01

01

01

0000h0FFFh

40968191

00

00

00

11

01

01

01

01

01

01

01

01

01

01

01

01

1000h1FFFFh

819212287

00

00

11

00

01

01

01

01

01

01

01

01

01

01

01

01

2000h2FFFh

1228816383

00

00

11

11

01

01

01

01

01

01

01

01

01

01

01

01

3000h3FFFh

Solo necesitamos 4 registros , un decodificador de 3 a 8

La simulación se realizara en CIRCUIT MAKER 2000



PREGUNTA 9

Dado el circuito de la figura, formado por un registro de 4bits y una ROM de 16x3, se pide responder lo siguiente:



a) El circuito representado ¿es una maquina de Mealy o de Moore? Discuta brevemente en qué te basas para realizar tu afirmación.

b) Rellena la tabla de transición de estados del circuito, explica qué función realiza el circuito y defínelo. Representa el funcionamiento del circuito mediante su diagrama de estados.

c) Explica la secuencia de señales que activarías para hacer que el sistema comience a operar desde el estado 0 y evolucione hasta el estado 5, dibujando las formas de onda de las señales del circuito, incluido el reloj. ¿Cuál es el mínimo número de ciclos de reloj que se necesitarían?

d) Materializa el circuito mediante el numero adecuado de biestables de tipo SR y puertas lógicas básicas

e) Materializa el circuito escogiendo el tipo de biestables y módulos y puertas básicas combinacionales que prefieras.

Solución

a) Este circuito posee 16 estados y cada estado tiene su propia salida , por ende es una maquina de Moore

b) Tabla de transición de estados

Y3 Y2 Y1 SB Y’2 Y’1 Y’0 SB Z2 Z1 Z0S0 0 0 0 0 0 0 1 X 0 0 1



S1 0 0 0 1 1 1 0 X 1 1 0S2 0 0 1 0 0 1 1 X 0 1 1S3 0 0 1 1 0 0 0 X 0 0 0S4 0 1 0 0 1 0 0 X 1 0 0S5 0 1 0 1 1 1 1 X 1 1 1S6 0 1 1 0 1 0 1 X 1 0 1S7 0 1 1 1 0 0 1 X 0 0 1S8 1 0 0 0 1 1 0 X 1 1 0S9 1 0 0 1 0 1 0 X 0 1 0

S10 1 0 1 0 1 1 1 X 1 1 1S11 1 0 1 1 0 1 1 X 0 1 1S12 1 1 0 0 0 0 0 X 0 0 0S13 1 1 0 1 1 0 0 X 1 0 0S14 1 1 1 0 0 1 0 X 0 1 0S15 1 1 1 1 1 0 1 X 1 0 1

Diagrama de estados

c) Análisis

Para lograr este objetivo simplemente conectaremos a las entrada Q3n Q2n Qn SB otra entrada adicional que este inicializada n el estado 0011, ya que en este estado inicia en 0000.



Para este usamos 4 buffer con deshabilitador de tal forma que cada uno este conectado dos a fuente y dos a tierra (0011). Y además el conector estará conectado a un circuito RC para que en un pequeño tiempo el condensador se cargue y luego se deshabilite dejando pasar las salidas de la ROM

d) Por medio de FF-RS

Q3n Q2n Qn SB R3 S3 R2 S2 R1 S1 Q3n+1

Q2n+1 Qn+1

S0 0 0 0 0 X 0 X 0 0 1 0 0 1S1 0 0 0 1 0 1 0 1 X 0 1 1 0S2 0 0 1 0 X 0 0 1 0 1 0 1 1S3 0 0 1 1 X 0 X 0 1 0 0 0 0S4 0 1 0 0 0 1 1 0 X 0 1 0 0S5 0 1 0 1 0 1 0 X 0 1 1 1 1S6 0 1 1 0 0 1 1 0 0 X 1 0 1S7 0 1 1 1 X 0 1 0 0 X 0 0 1S8 1 0 0 0 0 X 0 1 X 0 1 1 0S9 1 0 0 1 1 0 0 1 X 0 0 1 0S10 1 0 1 0 0 X 0 1 0 X 1 1 1S11 1 0 1 1 1 0 0 1 0 X 0 1 1S12 1 1 0 0 1 0 1 0 X 0 0 0 0S13 1 1 0 1 0 X 1 0 X 0 1 0 0S14 1 1 1 0 1 0 0 X 1 0 0 1 0S15 1 1 1 1 0 X 1 0 0 X 1 0 1

Para R3

R3=Q3n(Q¿¿2n⨁ SB)¿

Para S3



S3=Q3n .(Q2n . SB+SB .Q n)

Para R2

R2=Q2n(Qn SB+. SBQ3n+Q3nQ n)

Para S2

S2=Q2n(Qn⨁ SB)

Para R1



R1=Q3nQ2nSB+Q3n .Q2n . SB

Para S1

S1=Q3n(Q2n⨁ SB)

e) Por medio de FF-JK

Para el 3er FF-JK

Q3n+1=Q3n(SB⨁Q 2n)+Q3n(Q2nSB+Qn SB)

J 3=(SB⨁Q2n )K 3=(Q2nSB+QnSB)

Para el 2do FF-JK



Q2n+1=Q2n(SB⨁Q n+Q3n)+Q2n(Q3nQ nSB+Q3n .QnSB)

J 2=SB⨁Qn+Q3n

K 2=(Q3nQn SB+Q3n .QnSB)

Para el 1er FF-JK

Qn+1=Qn(Q3nQ2n+SBQ3n+SB .Q2n)+Q n(Q2nSB+QnSB)

Por algebra de boole.

Qn+1=Qn ¿

J 1=¿K 1=Q2nSB+Q nSB

PREGUNTA 10



Para las tablas de estados mostrados, determinar:

i) El tipo FSM que corresponde.ii) Desarrollar el grafo correspondiente.iii) Diseñar los circuitos FSM, en cada caso., utilizando :a) Flip Flops JKb) Flip Flop T.

Solución

CASO 1

Del diagrama sintetizado se observa: Posee 4 estados Posee una sola entrada

Mapa de transición

(0, A)=B(1, A)=C



(0, B)=A(1, B)=D(0, C)=B(1, C)=B(0, D)=A(1, D)=D

Mapa de estados

EST Q2n Qn X Y Q2n+1 Qn+1

0 0 0 0 0 0 11 0 0 1 0 1 02 0 1 0 0 0 03 0 1 1 1 1 14 1 0 0 1 0 15 1 0 1 1 0 16 1 1 0 0 0 07 1 1 1 1 1 1

Por MK:

Y=XQn+Q2nQ n

i) Vemos que la salida Y depende de la entrada X , entonces el FSM es el modelo MEALY

ii) Grafo del circuito



iii) Circuito final

a) Por FF-JK

Q2n+1=Q2nX+ Q2nQnXJ2 =X K2=Qn X

Qn+1=Qn(Q2n+X )+ QnXJ1= Q2n+XK1= X



CASO 2

Del diagrama sintetizado se observa: Posee 4 estados Posee dos entradas

Mapa de transición

(00, A)=A(01, A)=D(10, A)=A(11, A)=D(00, B)=D(01, B)=B(10, B)=D(11, B)=D



(00, C)=A(01, C)=C(10, C)=D(11, C)=D(00, D)=D(01, D)=D(10, D)=A(11, D)=D

Mapa de estados

EST Q2n Qn X2 X1 Y b Qn+1

0 0 0 0 0 0 0 01 0 0 0 1 0 1 12 0 0 1 0 0 0 03 0 0 1 1 0 1 14 0 1 0 0 0 1 15 0 1 0 1 1 0 16 0 1 1 0 0 1 17 0 1 1 1 0 1 18 1 0 0 0 0 0 09 1 0 0 1 1 1 0

10 1 0 1 0 0 1 111 1 0 1 1 0 1 112 1 1 0 0 0 1 113 1 1 0 1 0 1 114 1 1 1 0 0 0 015 1 1 1 1 0 1 1

Por MK:

Y=Q 2nQn X2 X1+Q2nQn . X2 X1=X2 X1(QnQ2n)





iii) Circuito final

Para FF-JK

Q2n+1=Q2n(QnX1+QnX2+X1Qn) +Q2n(QnX2+X1+ Qn X2)

J2= QnX2+X1Qn

K2= X 1.Qn X2

Q+1=Qn(Q2n+X2+ X1)+ Qn (Q2n X1+ Q2n X2)



J1=Q2n X1+ Q2n X2

K1= Q2nX2X 1

CASO 3


Mapa de transición



(0, A)=C(1, A)=A(0, B)=B(1, B)=A(0, C)=D(1, C)=C(0, D)=D(1, D)=B(0, E)=C(1, E)=A

Mapa de estados

EST Q3n Q2n Qn X Y Q2n+1 Qn+1

0 0 0 0 0 0 1 01 0 0 0 1 0 0 02 0 0 1 0 0 0 13 0 0 1 1 0 0 04 0 1 0 0 1 1 15 0 1 0 1 1 1 06 0 1 1 0 0 1 17 0 1 1 1 0 0 18 1 0 0 0 1 1 09 1 0 0 1 0 0 0

Por MK:

Y=Q3nX+Q2nQ n





iii) Circuito final

Para FF-JK

Y=Q 2n (Q3n X+Q3n .Q n . X )+Q2n(X+Qn)

J2=Q3n X+Q3n .Qn . X

K2=XQn



Y=Qn(X Q2n)+Qn(X+Q2n)

J1=X Q2n

K1=XQ2n

CASO 4




Mapa de transición

(0, A)=B(1, A)=B(0, B)=C(1, B)=A(0, C)=B(1, C)=D(0, D)=C(1, D)=B

Mapa de estados


0 0 0 0 0 0 11 0 0 1 0 0 12 0 1 0 0 1 03 0 1 1 1 0 04 1 0 0 0 0 15 1 0 1 0 1 16 1 1 0 0 1 07 1 1 1 1 0 1

Por MK:

Y=XQn





iii) Circuito final

Para FF-JK

Q2n+1=Q2n (QnX)+Q2nQ nX

J2=Qn XK2= Qn X

Qn+1=Qn+QnQ2n X

J1=1K1=Q2n X



CASO 5


Mapa de transición

(0, A)=D(1, A)=B(0, B)=D(1, B)=B(0, C)=C(1, C)=A(0, D)=A(1, D)=C

Mapa de estados




0 0 0 0 1 1 11 0 0 1 0 0 12 0 1 0 0 1 13 0 1 1 0 0 14 1 0 0 0 1 05 1 0 1 1 0 06 1 1 0 0 0 07 1 1 1 0 1 0

Por MK:

Y=Qn ¿





iii) Circuito final

Para FF-JK

Q2n+1=Q2n (Qn X)+Q2n X

J2=XK2= Qn X

Qn+1=QnQ2n+QnQ2n

J1= Q2n

K1=Q2n


tarea2 digitales.docx

Documents