struttura di un elaboratore

8/20/2019 Struttura Di Un Elaboratore

1/13

Testo di rif.to:

[Congiu] - 3.1, 3.2 (pg. 80–93)

01.b

truttur! di un e"!bor!toretruttur! di un e"!bor!tore

#"o$$%i fun&ion!"i

! e or ! $en r! e

2

uddi*isione in b"o$$%i fun&ion!"iuddi*isione in b"o$$%i fun&ion!"i

+ b"o$$%i fun&ion!"i di un e"!bor!tore+ b"o$$%i fun&ion!"i di un e"!bor!tore

2013r$%itettur! deg"i "!bor!tori


2/13

2

/rg!ni&&!&ione dei bus/rg!ni&&!&ione dei bus

C!"$o"!tore $on due bus (eori! e periferi$%e)C!"$o"!tore $on due bus (eori! e periferi$%e)


2

/rg!ni&&!&ione dei bus/rg!ni&&!&ione dei bus

C!"$o"!tore $on bus uni$oC!"$o"!tore $on bus uni$o



3/13

2

C!r!tteristi$%e de""! eori! $entr!"eC!r!tteristi$%e de""! eori! $entr!"e

Ogni locazione (tipicamente byte) è individuata da unindirizzo.

Con un indirizzo da bit sono indirizzabili un totale di2 "o$!&ioni (nota: 210 = 102 = 1!" 220 = 1#" 2$0 = 1%).&n realt' uasi sempre solo una parte di ueste corrisponde amemoria eettivamente presente e uindi indirizzabile.

*er motivi di eicienza" le singole operazioni di lettura edi scrittura interessano unit' pi+ ampie:

" ...

, $2 bit: longord (ord)" ..., - bit: uadord (doubleord). ...

nomi usati nel testo: ora sostituiti da: in futuro:


2

rin$ipio di fun&ion!ento:

, &C34 (5#) il bit è memorizzato in un latc/ o lip6lop7 pi+ veloci (memorie cac/e)" dissipano poca potenza (dispositivi portatili)"

C"!ssifi$!&ione de""e eorieC"!ssifi$!&ione de""e eorie

7 non ric ie ono re res " pi costose a meno transistor per it 8

, 9&#&C34 (95#) il bit è la carica di un condensatore (reres/)7 meno veloci" ric/iedono reres/" ma meno costose (1 transistor per bit).

un&ioni:, 5# (rm) read6rite, 5O# read6only, *5O# programmable 5O#

; rom erase me .r e rea esem uso 4*5O# 20 m (c/ip) 100 ms 200 ns bios" monitor" <

42*5O# ms (byte) ms $ ns cellulari" sintonizzatori"<>?3 1 s (sector) 100 ms 200 ns oto digitali" mp$" bios" <



4/13

2

@ig6endian e ?ittle6endian sono i termini c/edescrivono lAordine con cui una elaboratoreimmagazzina i byte in una parola da 1- o $2 bit.

- A

/rdin!ento dei bte in eori!/rdin!ento dei bte in eori!

(@&% 49) viene memorizzata per prima (allAindirizzo pi+basso di memoria).'itt"e-endi!n è lAordine per cui la parte meno signiicativa(?&?4 49) viene memorizzata per prima.Bonat/an it" nel libro + *i!ggi di 4u""i*er5" raccontac/e i #ig ndi!ns erano una azione conservatrice c/e

rompeva e uova so e a a parte pi arga e guscio" incontrapposizione al re dei ?illipuziani c/e ric/iedeva aisuoi sudditi (i 'itt"e ndi!ns) di aprire le uova dalla punta.&n realt'" come per le uova" anc/e nelle memorie le duealternative sono euivalenti.


2

6 0

0 71

1 8 6 0 0

1 72C 71 0

/rdin!ento dei bte: "itt"e endi!n/rdin!ento dei bte: "itt"e endi!n

2 73#

3 7

C

+

; <

6 /

+ C

6 / ;

=ord

31 1; 1 0

3 7 73# 72C 71 0

bte'ong->ord

Organizzazione little endian: numero D$@2C19 4 5&% C&OEOrganizzazione little endian: numero D$@2C19 4 5&% C&OE



5/13

2

6 0

0 71

1 8 6 0 0

0 71 72C 1

/rdin!ento dei bte: big endi!n/rdin!ento dei bte: big endi!n

2 73#

3 7

C

+

; <

6 /

C +

; / 6

=ord

31 1; 1 0

0 71 72C 73# 7 3

bte'ong->ord

Organizzazione big endian: numero D192C$@ 4 5&% C&OEOrganizzazione big endian: numero D192C$@ 4 5&% C&OE


2

/rdin!ento dei bte: "itt"e o big endi!n?/rdin!ento dei bte: "itt"e o big endi!n?

& computer &@#$F0" molti 5&C e i processori #otorolausano il metodo big6endian.9ellAaltro partito sono i processori &4? e i computer

p a c e pre er scono usare e6en an" r enu o

pi+ conveniente nella trasmissione dei dati" ove è trasmessaper prima la parte meno signiicativa.&l *oer*C e lA@A possono unzionare in tutte e due lemodalit'.Gindos è stato progettato per la arc/itettura ?ittle

.nc/e nei ormati graici vi sono scelte diverse:

, %&> 66 ?ittle 4ndian, B*4% 66 @ig 4ndian



6/13

2

$$esso !""! eori!$$esso !""! eori!


2

Tepo di !$$essoTepo di !$$esso

Tepo di !$$esso (t! ):

tempo necessar o per comp etare un operaz one

di lettura o scrittura&l tempo è misurato a partire dall;istante in cuil;indirizzo ornito dalla C*H è valido (i livelli ditensione nelle linee indirizzi si sono stabilizzati).

a e istante corrispon e a ;attivazione e

segnale denominato Iaddress strobe ; ()(il segnale # nel nostro sc/ema sempliicato)



7/13

2

Tepori&&!&ione: @ d! @ATepori&&!&ione: @ d! @A

'ettur! dei d!ti

'ettur! sen&! st!ti di !ttes!

+ d!ti s!r!nno prontitr! un periodo di $"o$BTepo di !$$esso t!


2

@ d! @A "ent!@ d! @A "ent!

'ettur! deid!ti

'ettur! $on st!ti di !ttes!

+ d!ti s!r!nno prontitr! un periodo di $"o$B

+ d!ti non s!r!nno prontitr! un periodo di $"o$B



8/13

2

in$roni&&!&ione deg"i !$$essiin$roni&&!&ione deg"i !$$essi

Tepori&&!&ione de""! C per "


9/13

2

$$esso !d un $%ip @A d! 128 bte$$esso !d un $%ip @A d! 128 bte

128x8

(1Kb)


2

$$esso !d un $%ip @A d! 1D#$$esso !d un $%ip @A d! 1D#



10/13

2

$$esso !d un! @A d! D#$$esso !d un! @A d! D#


2

"eento di eori! din!i$!: >rite"eento di eori! din!i$!: >rite

transistor

row select

Operazione di s$rittur!:16 imposta il valore (3 o ?) nella bit line (bit da memorizzare)"

6

bit line

condensatore

interruttore c/iuso e la tensione della bit line si traserisce ai

capi del condensatore (caricandolo o scaricandolo)8uando il ro. select viene disattivato" il transistor diventa uninterruttore aperto e il condensatore conserva la carica(mantiene memorizzato il bit).



11/13

2

"eento di eori! din!i$!: re!d"eento di eori! din!i$!: re!d

transistor

row select

Operazione di "ettur!:16 precarica la bit line a circa met' della tensione 3"26 seleziona la riga (attiva ro. select ): il transistor diventa un

bit linecondensatore

e la bit line rivela il bit memorizzato (se il condensatorememorizzava un valore 3 o ?)8 cosM perN viene alterata lacarica del condensatore8

$6 memorizza in un latc/ il valore (3 o ?) letto e lo riscrive(ripristina la carica del condensatore).


2

"eento di eori! din!i$!: refres%"eento di eori! din!i$!: refres%

transistor

rowselect

Operazione di refres%:

bit linecondensatore

16 esegue un;operazione di lettura su tutte le celle

della stessa riga (tutti i bit della riga vengono letti"memorizzati in altrettanti latc/ e poi riscritti).



12/13

2

$$esso !d un $%ip @A d! ;Db$$esso !d un $%ip @A d! ;Db

C/ip di memoria dinamica da -! 1 bitC/ip di memoria dinamica da -! 1 bit


2

95# -!1 (2- rig/e 2- colonne)

*eriodo di reres/ di ciascun bit = ms

@efres%@efres%

ta = -0ns

5eres/ di un bit alla volta

,tr = ms P (-Q210) ≈ ;1 ns

,&m e no ercentuale ≈ 100E

5eres/ di un;intera riga alla volta

,tr = ms P 2- ≈ 1; µµµµs,&mpegno percentuale=(-0 nsP1- µs)R100 ≈ 0.E



13/13

2

$$esso !d un! @A d! 1A#$$esso !d un! @A d! 1A#

#emoria dinamica da 1#@ ottenuta con 1- banc/i da S c/ip da -!1#emoria dinamica da 1#@ ottenuta con 1- banc/i da S c/ip da -!1 2013r$%itettur! deg"i "!bor!tori

01.b

ineine

truttur! di un e"!bor!tore

struttura di un elaboratore

Documents