sistemas digitais exame a - autenticação · considere o seguinte circuito lógico. obtenha, ......

SISTEMAS DIGITAIS MEFT / MEAer 2014-2015 27 de Junho de 2015, 08:00

Aluno: Nº Pág. 1

A não identificação desta folha implica que as respostas que lhe correspondem não lhe serão atribuídas.

A EXAME

1. Considere o seguinte circuito lógico. Obtenha, através da inspeção do circuito e posterior simplificação algébrica (sem recurso a tabela de verdade), a função booleana F(A, B, C) na forma canónica disjuntiva (soma de produtos). Justifique com todos os passos intermédios ................................................. .[2,0 val.]

Antes de iniciar a prova, tenha em atenção o seguinte:

i. A prova contempla 9 perguntas, distribuídas por 14 páginas, e tem a duração de 2h30m. ii. Existem 4 variantes distintas da prova: A, B, C e D.

iii. A prova é sem consulta. Sobre a secretária apenas deve encontrar-se a sua identificação (cartão de estudante).

iv. Identifique todas as folhas do enunciado com o seu nome e número mecanográfico. Recorde que logo após terminar a prova todas as páginas serão desagrafadas e separadas. Folhas não identificadas não serão cotadas!!!

v. Resolva a prova no próprio enunciado. Para cada questão é fornecido um espaço próprio, dentro do qual deverá responder. A sua dimensão está ajustada ao tamanho expectável da resposta.

vi. Excecionalmente, e caso realmente necessite, pode usar o espaço extra disponível das páginas em branco, colocadas ao longo da prova. Nesse caso, deve indicar junto ao enunciado da pergunta que a resposta à mesma se encontra na página que utilizou.

vii. Justifique adequadamente todas as respostas. viii. Responda à prova com calma. Se não sabe responder a uma pergunta, passe à seguinte e volte

a ela no fim.


Aluno: Nº Pág. 2


A EXAME

2. Implemente a função F(A, B, C)=(A⨁B)+~(B⨁C) utilizando apenas um multiplexer 4:1 semelhante ao apresentado e o mínimo de lógica adicional. Sugestão: comece por fazer a tabela de verdade da função. ....................... [1,5 val.]


Aluno: Nº Pág. 3


A EXAME

3. Considere a função lógica 푓(퐴,퐵,퐶,퐷,퐸) incompletamente especificada, definida da seguinte forma: 푓(퐴,퐵,퐶,퐷,퐸) = ∏푀(4,6,11,12,13,15,17,20,22,29,30) × ∏푀푑(2,5,14,27) A variável A é a de maior peso e a variável E é a de menor peso. 1. Complete o mapa de Karnaugh representado abaixo por forma a representar esta função.[1,0 val.] 2. Identifique os implicados primos essenciais e não essenciais da função. Justifique. ......... [1,0 val.] 3. Identifique a expressão algébrica da função simplificada. Justifique. ................................ [1,0 val.]


Aluno: Nº Pág. 4


A EXAME

4. Considere o codificador de prioridade com 4 entradas A, B, C, D (A é a entrada de maior peso e D é a entrada de menor peso). Implemente o codificador de prioridade com o mínimo de lógica. Sugestão: comece por fazer a tabela de verdade do codificador de prioridade. [1,5 val.]


Aluno: Nº Pág. 5


A EXAME

5. Considere que dispõe de somadores de 4 bits (ver figura) e de lógica adicional. Implemente um circuito comparador de 4 bits, que ative uma de 3 saídas OP=Q, OP>Q ou OP<Q. O circuito deve poder ser ligado em cascata para tornar possível a implementação de comparadores de mais de 4 bits. Para isso, também dispõe de 3 entradas IP=Q, IP>Q ou IP<Q que se devem ligar a “0” (caso os bits a comparar sejam os menos significativos do número completo) ou à saída de outro comparador que compare os bits menos significativos do número completo. Desenhe o diagrama lógico do circuito. Nota: Se não souber fazer com as entradas IP=Q, IP>Q ou IP<Q, despreze esta parte do problema ............................................................................................ [2,0 val.]

0123

0123

0123

P

Q

Adder4

R

CI CO


Aluno: Nº Pág. 6


A EXAME

(Página deixada intencionalmente em branco.)


Aluno: Nº Pág. 7


A EXAME

6. Considere o esquema lógico da figura, correspondente a uma máquina de estados com entrada X e saída Y, e tempos de propagação e setup como indicados na tabela:

1J Q

C1

1K

CLK

1D Q

C1

1D Q

C1CLK

CLKx

Q(2)

Q(1)

Q(0)

≥1

=1

=1 y

a) Complete o seguinte diagrama temporal, desprezando os tempos de propagação e setup. [1,0 val.]

CLK

X

Q(2:0) 011

Y

b) Indique, justificando, qual a frequência máxima de relógio. [0,5 val.]

tp (ns) tsu (ns) FF D 10 5 FF JK 15 7 OR 15 - XOR 20 - INV 10 -


Aluno: Nº Pág. 8


A EXAME

(Página deixada intencionalmente em branco.)


Aluno: Nº Pág. 9


A EXAME

7. Considere o desenvolvimento de uma máquina de estados para uma máquina de lavar roupa, a qual tem as seguintes funções:

Função Duração CICLO Pre-Lavagem (P) 15 minutos 001 Lavagem (L) 30 minutos 010 Exaguamento (E) 5 minutos 011 Centrifugação (C) 5 minutos 100

Considere que quando a máquina é inicializada, fica à espera que seja pressionado o botão de pressão ST, o qual dá origem à sequência de lavagem P L E C (a sequência realiza-se independentemente do valor de ST). Considere a existência de temporizadores T5, T15 e T30 que, após inicializados, contam até 5, 15 e 30 minutos, respetivamente, ficando estes ativos (valor lógico 1) após a ocorrência do fim de contagem. Considere ainda a existência dos seguintes interruptores:

PRE: quando ativo (PRE=1) indica a máquina de lavar roupa deve efetuar o ciclo de pré-lavagem; quando inativo (PRE=0), a máquina salta o passo de pré-lavagem efetuando apenas a sequência L E C. Caso a máquina já tenha iniciado o ciclo de pré-lavagem, a inativação do interruptor PRE não tem qualquer efeito.

SC (Sem Centrifugação): quando ativo (SC=1) a máquina não deve efetuar o ciclo de centrifugação, passando assim do estado de enxaguamento para o estado de Idle (I).

Considere a existência das seguintes saídas:

Saída R, a qual faz a inicialização dos temporizadores T5, T15 e T30 (colocando o valor de contagem a 0) quando ativa (i.e., quando R=1).

Saída CICLO, a qual toma os valores indicados na tabela em cima.

a) Esboce o diagrama lógico da máquina de estados, utilizando o mínimo número de estados. Indique justificadamente qual o tipo de máquina de estados (Mealy vs Moore) escolhida. [1,5 val.]

Atenção: Ver alínea b) na página seguinte.


Aluno: Nº Pág. 10


A EXAME

b) Utilizando os contadores de 4 bits indicados abaixo, e o mínimo de lógica adicional, faça o esquema do circuito que gera os sinais T5, T15 e T30 a partir dos sinais de inicialização R e de relógio CLK. Considere que o período do sinal de relógio é de 1 min. [1,5 val.]

[1]

CTR DIV16

CT=0

M1 [Load]M2 [Count]

G3

C5/2,3+3CT=15

[2]

[4]

[8]

1,5D

[1]

CTR DIV16

CT=0

M1 [Load]M2 [Count]

G3

C5/2,3+3CT=15

[2]

[4]

[8]

1,5D


Aluno: Nº Pág. 11


A EXAME

8. Considere o circuito da figura indicado em baixo e admita que inicialmente o conteúdo das memórias é o seguinte: O endereço i da RAM guarda uma palavra de valor 2i O endereço i da EPROM guarda uma palavra de valor 2i+1

RAM128x16 bits

Address

CS

EPROM128x8 bits

Address

CS

DataR/W

Address

CS

A(7)

A(7)

A(6)

RWDIn

A(6:0)

A(6:0) A(6:0)

A(7)

A(6)

16

8 8

16Dout

Address

CS

DataR/W

...2i...

0010h000Eh000Ch000Ah0008h0006h0004h0002h0000h 00h

01h

02h

03h

04h

05h

06h

07h

08h

i

Address

CS

...2i+1

...11h0Fh0Dh0Bh09h07h05h03h01h 00h

01h

02h

03h

04h

05h

06h

07h

08h

i

EPROM128x8 bits

RAM128x16 bits

EPROM128x8 bits

CONTEUDO DA RAM

CONTEUDO DA EPROM

a) Complete o diagrama temporal indicado em baixo, indicando para cada caso o valor à saída do barramento Dout. Nota 1: Assinale com o símbolo ‘Z’ sempre que o barramento se encontrar em alta impedância. Nota 2: Assuma que a escrita é transparente, i.e., sempre que escrever um valor V num endereço A, a saída Dout toma imediatamente o valor V. [1,0 val.]

A(7:0)

RW

A0h B0h 6Ah B0h07h

Din

Dout

FFh FEh FCh FBhFDh

Atenção: Ver alínea b) na página seguinte.


Aluno: Nº Pág. 12


A EXAME

b) Faça as alterações ao circuito que achar convenientes de forma a concretizar o mapa de memória indicado na figura ao lado. [1,5 val.]

RAM128 palavras

00h

FFh

EPROM64 palavras

Zona não endereçavel64 palavras


Aluno: Nº Pág. 13


A EXAME

9. Considere o seguinte diagrama de estados de um circuito sequencial síncrono, caracterizado por 4 entradas (A,B,C,D) e 3 saídas (X,Y,Z):

Pretende-se implementar este circuito através de uma máquina de estados micro-programada constituída por uma EPROM e um contador binário com carregamento paralelo. A codificação dos estados em CBN corresponde ao número do respectivo estado. 1. Identifique o tipo de endereçamento utilizado. Justifique. ................................................ [0,5 val.] 2. Identifique (ex: letra, nome ou acrónimo) e indique a largura (nº bits) dos sinais representados

no diagrama: n0, n1, n2, n3, n4, n5 e n6. ............................................................................... [1,0 val.] 3. Determine o conteúdo da fracção da EPROM que permite implementar todas as transições do

diagrama de estados que saem dos estados S2 e S3 (utilize o quadriculado da página seguinte para indicar o endereço e o valor das correspondentes posições da memória). ............... [1,0 val.]

4. Indique qual a dimensão mínima da EPROM (em número de bits) por forma a garantir o funcionamento do circuito, tendo em conta este diagrama de estados (não precisa fazer qualquer normalização para uma potência inteira de 2). .................................................. [0,5 val.]

TES

TE /

EX

AM

E

Address Bus

Data Bus


Aluno: Nº Pág. 14


A EXAME

(Figura repetida)

Utilize apenas as linhas/colunas que considerar necessário.

sistemas digitais exame a - autenticação · considere o seguinte circuito lógico. obtenha, ......

Documents