sistemas de adquisiciÓn de datos convertidores d/a y a/d ramón ruiz merino

SISTEMAS DE ADQUISICIÓN DE

DATOS

CONVERTIDORES D/A Y A/D

Ramón Ruiz Merino

2

ÍNDICE

Ventajas de las técnicas digitales Esquema general de un sistema de

procesamiento de señales Muestreo y cuantización de señales Funciones previas a la conversión A/D Estructuras de conversión D/A y A/D Soluciones comerciales y criterios de

selección

3

VENTAJAS DE LAS TÉCNICAS DIGITALES

Sustitución de sistemas de procesamiento analógicos por digitales: razones

Programabilidad Estabilidad Repetibilidad Funciones

Algoritmos adaptativos

Códigos correctores de errores

Funciones especiales exclusivas

Desventajas

Velocidad

Complejidad estructural

4

PROGRAMABILIDAD

HARWARE ÚNICO MÚLTIPLES TAREAS

ACTUALIZACIÓN Y FLEXIBILIDAD Digitales: actualización nuevo código

Analógicos: actualización nueva estructura


5

ESTABILIDAD Y REPETIBILIDAD

Sistemas analógicos

Temperatura Envejecimiento Tolerancia

componentes

Sistemas digitales

Prestaciones idénticas Independencia con

edad, temperatura o tolerancia

Precisión garantizada


6

PRESTACIONES Implementación más fácil de algoritmos

adaptativos Códigos correctores de errores: inclusión de

redundancia Compresión sin pérdidas Filtros: Banda

eliminada Fase

lineal


7

ESQUEMA GENERAL DE UN SISTEMA DE PROCESAMIENTO DE SEÑALES

8

MUESTREO Y CUANTIZACIÓN

SECUENCIA DE OPERACIONES

Cambio de naturaleza:Señal analógica secuencia valores numéricos [señal analógica]

9

MUESTREOTransformación de una señal analógica en una secuencia de muestras valores en instantes discretosTipos de muestreo: Muestreo en tiempo real (ideal uniforme) Muestreo en tiempo equivalente:

Señales periódicas o de características repetitivas Las muestras se forman sobre sucesivos ciclos en

diferentes instancias de la señal Anchos de banda superiores a la frecuencia de

muestreo


10

MUESTREO POR TREN DE PULSOS: DOMINIO DEL TIEMPO


11

MUESTREO TREN DE PULSOS: DOMINIO FRECUENCIAL v t s t v t1 1

*

s t c k j tkk

s( ) exp

v t c k j t v tkk

s1 1* exp ( )

v t k j t V j ks s1 1( ) exp

V j c V j kkk

s1 1*

ck

k t

Tks

s

1

s in


12

MUESTREO TREN DE PULSOS: DOMINIO FRECUENCIAL

2m: f Nyquist


13

MUESTREO TREN DE PULSOS: DOMINIO FRECUENCIAL

Error de reconstrucción de la señal muestreada


14

MUESTREO TREN DE IMPULSOS( )t s 0


15

ARMÓNICOS PUROS: “ALIAS”


16

SEÑALES DE ESPECTRO EXTENSO: FILTROS ANTIALIASING

Condiciones de reconstrucción:• Señal limitada en

banda

• fm < 2 fs (fs=10fm typ)Filtros antialiasing:


17

EJEMPLO:

Señal: DC - 100 Hz (-3dB)

-12 dB/octavafmax=200 Hz

ADC: 10 bits (60 dB)

fs=800Hz (4 fmax)

Atenuación: 600HzButterworth de 4º orden, fc=200Hz (-38dB@600Hz)


SEÑALES DE ESPECTRO EXTENSO: FILTROS ANTIALIASING

18

CUANTIZACIÓNAsignación a cada muestra de un código binario

Discretización del valor de las muestras: definición de bandas

Convertidor A/D Necesidad de mantener la muestra (S&H)


19

CUANTIZACIÓN

Margen de entrada (M): diferencia entre el mayor y menor valor de la entrada analógica

Intervalo de cuantización (q): diferencia entre mayor y menor valor asignados a un mismo código digital de salida

Resolución (N): número de códigos del cuantizador Suele ser una potencia de dos: N = 2n (n bits)

Cuantización uniforme: q =M/2n


20

Error (ruido) de cuantización


21

Transferencia estática


22

Suma de un offset de ½ LSB


23

CUANTIZACIÓN NO UNIFORME Error relativo grande para pequeñas entradas en

esquemas uniformes Mantenimiento de la relación señal-ruido Variación de la cuantificación proporcional al nivel de

entrada

(Pre-énfasis)


24

REQUISITOS RELACIÓN SEÑAL-RUIDO

Calidad de los datos sistema adquisición de datos:

• Relación señal-ruido (SNR) de entrada analógica• Resolución de la cuantización

SNR compatible con cuantización de n bits:

• Ruido menor que mínima señal discernible (0.5/2n)

• Entrada sinusoidal escala completa:

dB02.62log10)dB(

222/5.0

2/5.0

2

2

2

2/1

2/12

nSNR

V

VSNR

n

nn

n

s

25


Requisitos SNR de entrada mínimos en función del número de bits (entradas fondo escala):

26


Efecto del promediado sobre múltiples ciclos: 2

n

sin V

VSNR in

n

spromediado SNRm

mV

mVSNR

2

2/1

RESOLUCIÓN Y RELACIÓN SEÑAL-RUIDO (SNR)

y n x n e n[ ] [ ] [ ] Modelo lineal de ruido de cuantización:

27


SNR intrínseco de la cuantización (SER):

2/

2/

222

12

1)(

q

qavg

qdqq

qne

(q=1/2n)

dB78.102.625.1log10)dB(

25.112/

2/5.0

)(

2

22

22/1

2

2

nSNR

qqe

VSER

n

n

avg

s

28

FUNCIONES PREVIAS A LA CONVERSIÓN A/D

SISTEMA DE INSTRUMENTACIÓN BASADO EN COMPUTADOR

29

Configuraciones sistemas ADQ (1)

A. Time skew

B. Sin Time skew


30

Configuraciones sistemas ADQ (2)

C. Alta velocidad (sigma-delta)

D. Sensores similares

Velocidad baja


31

ACONDICIONAMIENTO ANALÓGICO

TAREAS DEL SUBSISTEMA DE ACONDICIONAMIENTO:

Escalado: para ajustar la salida de los transductores al rango de entrada del conversor A/D

Minimización del ruido Adaptación del espectro de frecuencias de la

salida de los sensores para seleccionar bandas de información y facilitar la obtención de muestras digitales “válidas”


32

ACONDICIONAMIENTO ANALÓGICO: FUNCIONES

Amplificación: señales procedentes de transductores de bajo nivel (termopar: 7 a 40 V) ajuste rango de señal al de entrada de ADC para incrementar resolución y sensibilidad

Aislamiento (óptico, capacitivo, transformador): diferencias en tierras (lazos de tierra), espigas alta tensión o señales modo común evita ruidos y daños a equipos

Filtrado: eliminación de ruidos HF, ruido de red y“aliasing”

Excitación: para transductores resistivos aplicación de corrientes o tensiones en estructuras de medida (puentes)

Linealización: dado que ciertos transductores (p.e. termopares) tienen una respuesta no lineal


33

ACONDICIONAMIENTO ANALÓGICO


34

MULTIPLEXADO ANALÓGICO

Time Decimation MUX (TDM)

35

MULTIPLEXADO ANALÓGICO

RELÉS Resistencia pequeña en ON y muy grande en OFF Tensiones de margen amplio (>15V) Aislamiento galvánico control-acción Baja dependencia con T

ESTADO SÓLIDO Durabilidad y robustez Bajo consumo y coste Tamaño reducido y sin rebotes Rápidos

TIPOS DE INTERRUPTORES

36

MUESTREO RETENCIÓN

Muestreo-retención frente a seguimiento-retención

37

MUESTREO RETENCIÓN

38

MUESTREO RETENCIÓN

Track-and-Hold Amplifier (THA)

39

MUESTREO RETENCIÓN

Parámetros temporales THA

40

CONVERTIDORES D/A

CARACTERÍSTICAS Resolución: número de bits de entrada Conversión unipolar o bipolar Codificación de la información digital Tiempo de conversión Tensión de referencia interna o externa

(multiplicador)TIPOS Estructura multiplicadora (fuentes corriente o

resistencias ponderadas) Redes de resistencias R-2R Generación de impulsos

41

Tiempos característicos convertidores D/A

Valores typ.:

(100ns,8bits)

(1.2s,12bits)

CONVERTIDORES D/A

42

FUENTES DE CORRIENTE PONDERADAS(Código binario natural)

CONVERTIDORES D/A

43

121

1 ...222

aaaR

VrV n

nn

nnref

S

Sumador

VENTAJA Rapidez: tiempos conversión (100ns,8bits)

INCONVENIENTE Precisión en resistencias de valores muy distintos

(<8 bits)

RESISTENCIAS PONDERADAS (Binario

natural)

CONVERTIDORES D/A

Multiplicador (Vref)

44

RESISTENCIAS EN ESCALERA (R-2R)

CONVERTIDORES D/A

45

GENERACIÓN DE IMPULSOS Método indirecto Disminución del número de resistencias calibradas Sobremuestreo: incremento de resolución a costa del

muestreo

CONVERTIDORES D/A

46

CONVERTIDORES D/A

Representación en 1 bit:

Modulación densidad pulsos (PDM)Modulación anchura pulsos (PWM)

GENERACIÓN DE IMPULSOS

47

CONVERTIDORES D/AGENERACIÓN DE IMPULSOS

Reconstrucción PWM

48

GENERADOR DE PATRONES PWM

N ciclos 1 muestra

Condición no rizado: filtro >> periodo conv. Limitación dinámica severa

NX

VV refS

(Integrador)

CONVERTIDORES D/A

49

(Pseudoaleatorio)

(1 bit DAC)

CONVERTIDORES D/A

GENERADOR DE PATRONES PDM

50

DENSIDAD DE PULSOS (PDM)

Conteo “desordenado”

Probabilidad aparición pulsos: X/N

Mejora tiempo respuesta

CONVERTIDORES D/A

51

ESQUEMAS PRÁCTICOS: “DITHERING”

Dither: señal pseudoaleatoria sumada

CONVERTIDORES D/A

52

ESQUEMAS DE INTERPOLACIÓN

Audio digital (CD): 16 bits a una fs de 44.1 kHz Necesidad de un reloj de 216 44.1 103 = 3

GHz Sobremuestreo sobre DAC de más de un bit Uso de interpolación (+ pasa-baja)

CONVERTIDORES D/A

53

Primer filtro: implementado para función de “antialiasing”

Esquema de Philips: interpolación + bit stream

CONVERTIDORES D/A

ESQUEMAS DE INTERPOLACIÓN

54

ERRORES EN CONVERTIDORES D/A

CAUSAS Forma de hacer

conversión Componentes Condiciones operativas

Error de ganancia

Diferencia pendientes Compensación: ajuste

Vref

Dependencia de T y Vcc

55

Error de offset

Traslación vertical Dependencia de T,

Vcc y tiempo


56

Error de monotonía(no linealidad diferencial)

Incrementos (q) no constantes

Aumento de un bit: disminución salida (falta de monotonía)

Más acusado: DAC resistencias ponderadas


57

Error de transición

Falta de continuidad en determinados cambios salida

Tiempo de paso a conducción de fuentes diferente


58

CONVERTIDORES A/DCRITERIOS DE SELECCIÓN

Velocidad de conversión Resolución (número de bits) Coste

CLASES DE CONVERTIDORES A/D Conversión directa: comparación tensión de

referencia (flash) Métodos indirectos: transformación a una variable

intermedia (p.e. tiempo) Estructuras realimentadas Convertidores sigma-delta (oversampling) Estructuras pipeline

59

Escalera de comparadores Máxima velocidad (10-

100MHz) Resolución limitada

(número de resistencias): < 8 bits

Resistencias precisas: ajuste láser

Aplicaciones: osciloscopios, vídeo, radar, ...

CONVERTIDORES A/D

“FLASH”

60

R, ... ,R 3R/2, R, ... ,R/2

CONVERTIDORES A/D

“FLASH”

61

RAMPA Método indirecto: transformación de la entrada en

variable intermedia tiempo Integración de tensión de referencia (rampa) hasta

alcanzar tensión de entrada

N f Tf C

IV

ox

CONVERTIDORES A/D

62

DOBLE RAMPA

Aumento precisión de convertidores de rampa

Doble integración: eliminación de errores por variaciones C y frec

Primera integración a tiempo constante (Vx)

Segunda integración a tensión fija (Vref)

CONVERTIDORES A/D

63

Vt

RCVH x 0Valor alcanzado primera

rampa:

Rampa decreciente:

Vt

RCV

NT

RCVH

xref ref

Igualando:

t

RCV

NT

RCV N

t

T

V

VnV

Vx refx

ref

x

ref

0 0

Tensión de entrada:

VN

nVx ref

(independiente de componentes y frecuencia)

• Aplicaciones: alta precisión, lentas (instrum. Digital)

CONVERTIDORES A/D

DOBLE RAMPA

64

APROXIMACIONES SUCESIVAS Estructura realimentada con D/A Registro de aproximaciones sucesivas: varía 1 bit cada

vez (MSB-LSB) Tiempo de conversión reducido respecto a rampa: 1 – 50

s Precisión de 8 a 12 bits Baratos, precisos y rápidos vs. problemas ante cambios

abruptos

CONVERTIDORES A/D

65

Registro de aproximaciones sucesivas

CONVERTIDORES A/D

APROXIMACIONES SUCESIVAS

66

CONVERTIDORES A/D SIGMA-DELTA

Concepto introducido en 1962, pero no implementado hasta VLSI

Estructura predominantemente digital (90%) integración en un solo chip con DSPs

Buenas características de ruido y alta resolución Señales de ancho de banda moderado: voz

(4kHz a 14 bits) y audio digital alta fidelidad (20-24kHz a 16-18 bits)

Sobremuestreo y ADC de baja resolución

67

Menores requerimientos en filtro antialiasing

Reparto ruido de cuantización (blanco) en rango mayor de frecuencia

SOBREMUESTREO Y RUIDO


68

Eliminación del ruido por filtro pasa-baja (incremento SNR)

sub-muestreo manteniendo alto SNR (decimación)

CONVERTIDORES A/D SIGMA-DELTASOBREMUESTREO Y RUIDO

69

SOBREMUESTREO Y RESOLUCIÓN

Fracción de ruido en banda:

ey eB

S

f

f2 2 2

SNRf

fx

eyx e

S

B

10 10 10 10

2

2

22 2log log log log

Si relación sobre-muestreo fS/2fB= 2r:

SNR r dBx e 10 10 3 012 2log log . ( )

Cada fs 2 3 dB mejora en SNR 0.5 bit mejor resolución


70

Ejemplo Sinusoide con amplitud V=1 (potencia V 2/2=0.5) Ancho de banda de audio digital (fB=20KHz) Resolución requerida 16 bits (audio digital) SNR =

98 dB Uso de un conversor de 8 bits (N) sobremuestreado Si se calcula x

2/e2 de este N se puede despejar r fS

fS = 2.64 GHz

imposible para convertidores de 8 bits en la actualidad

Necesidad conversores menor resolución 1 bit (Sigma-delta)

CONVERTIDORES A/D SIGMA-DELTASOBREMUESTREO Y

RESOLUCIÓN

71

MODULACIÓN DELTA

Codificación y cuantización de diferencia entre muestras sucesivas

Integrador: tecnología de condensadores conmutados Cuantizador de 1 bit: comparador


72

MODULACIÓN SIGMA-DELTA (1er ORDEN)

=

Salida: señal modulada en densidad de pulsos (PDM)

Realimentación: fuerza salida a igualarse a entrada

Promedio temporal salida del modulador entrada


73

u[n]: señal de errorv[n]: señal a cuantizar



74

Prestaciones de ruido dependientes de la frecuencia

Filtro pasa-baja para la señal de entrada y pasa-alta para el ruido

Y z X z z E z z

y n x n e n e n

( ) ( ) ( )

1 11

1

SNR

r dB

x e

10 10

103

9 03

2 2

2

log log

log . ( )

Cada fs 2 9 dB mejora en SNR 1.5 bit mejor resolución Ejemplo: fs=96.78

MHz



75

CONVERTIDORES A/D SIGMA-DELTACONVERTIDOR A/D SIGMA-DELTA

76

MODULACIÓN SIGMA-DELTA (2o ORDEN) En la práctica: existen ciclos límite en el primer

orden que introducen tonos (oscilaciones) Moduladores 1er orden raramente utilizados en voz o

audio Esquemas de segundo orden:


77

La señal cuantizada (v2) es una versión integrada del error “fino” (u2)

u2 y v2 : representaciones más precisas salida más precisa

Dominio z:

Relación señal-ruido:

Y z X z z E z z( ) ( ) ( ) 1 1 21

SNR r dBx e

10 10 10

515 052 2

4

log log log . ( )

Cada fs 2 15 dB mejora en SNR 2.5 bits mejor resolución Ejemplo: fs=6.12 MHz


MODULACIÓN SIGMA-DELTA (2o ORDEN)

78

CONVERTIDORES A/D PIPELINE

Convertidor serie-paralelo

(residuo)(residuo)

24(A-B) 24(A-B)

Compromiso entre velocidad, precisión y coste

79


80

Estructura de 10 bits

1.5 bit/etapa Buffers SC S&H entre

etapas (concurrencia)

Corrección digital (18-10 bits)

14.3 Ms/s


81

Estructura de etapas


82

CONVERTIDORES A/D: COMPARATIVA

Video-rate ADC fs > 5 Ms/s: flash y

pipeline Bajo consumo:

flash de baja resolución

Bajo consumo 8-12 bits: pipeline

83

CONVERTIDORES A/D: COMPARATIVA

84

C.I. COMERCIALES

85

Chip de interfase analógico: TLC32044

C.I. COMERCIALES

86

C.I. COMERCIALES

Convertidor D/A: DAC0800 (National)

87

A: Factores multiplicactivos áreas de emisor

C.I. COMERCIALES


88

C.I. COMERCIALES


89

Convertidor D/A dual: AD7528 (Analog Devices)

C.I. COMERCIALES

90

C.I. COMERCIALES


91

CA3162: doble rampa (3 dígitos BCD)

C.I. COMERCIALES

92

ADC0801 (National):Aproximaciones sucesivas

C.I. COMERCIALES

93

AD9000: convertidor A/D flash

C.I. COMERCIALES

94

C.I. COMERCIALES

TLC320AD58C: sigma-delta

95

TARJETAS DE ADQUISICIÓN

96

Modos de transferencia de datos: Acceso directo a memoria (DMA) Entrada/salida programada (control del procesador)

Amplificadores de entrada: Ganancia programable digital Entradas single-ended (valores relativos tensión

común) Entradas diferenciales

Funciones de temporización


97

CRITERIOS DE SELECCIÓN Número de canales: single-ended diferenciales

Rechazo al modo común (CMRR) entradas diferenciales

Rango de señales de entrada (mono o bipolar) Ancho de banda señal de entrada (frecuencia de

adquisición) Throughput: cantidad de muestras / tiempo (tiempos

de setup MUX, amplificadores y S&H, tiempo conversión)

Resolución (nº de bits) y precisión: medidas relativas a rangos de error: No linealidad diferencial (DNL - code widths) y precisión relativa

(LSB) Repetibilidad: proximidad entre medidas sucesivas idénticas (%

FSR) Salidas analógicas y E/S digitales


98

NO LINEALIDAD DIFERENCIAL (DNL)


99

PRECISIÓN RELATIVA (LSB)


100

NO LINEALIDAD INTEGRAL (INL)


101

DISTORSIÓN ARMÓNICA (THD)


102


NÚMERO EFECTIVO DE BITS (ENOB)

Errores y distorsión disminución del SNR hasta no verificar los requisitos de la cuantización

02.6/78.1dB78.102.625.1log10)dB( 2 SNRnnSNR n

02.6/78.1 realSNRENOB

Número efectivo de bits de un sistema de adquisición:

103

DAQ-516

(National Instr.)


104

DT2831

(Data Translat.)


105


106

BIBLIOGRAFÍA• A.M. Abo y P.R. Gray. “A 1.5-V, 10-bit, 14.3-MS/s CMOS Pipeline

Analog-to-Digital Converter”. IEEE Journal of Solid-Satate Circuits, Vol.34, no.5, pp. 599-606. 1999.

• P. Aziz, H. Sorensen y J. Van Der Spiegel. "An overview of Sigma-Delta Converters". IEEE Signal Processing Magazine. Enero, 1996.

• C.H. Chen. Signal Processing Handbook. Marcel Dekker. 1988.

• N. Gray. The ABCs of ADCs: Analog-to-Digital Converter Basics. National Semiconductors. 2003. http://www.national.com/apnotes/

• C. Marven y G. Ewers. A simple Approach to Digital Signal Processing. Texas Instruments. 1994.

• National Instruments. Data Acquisition Fundamentals. Application Note 007. 1999. http://zone.ni.com/devzone/conceptd.nsf/appnotebynumber

sistemas de adquisiciÓn de datos convertidores d/a y a/d ramón ruiz merino

Documents