rangkaian logika by nizar aluk

8/10/2019 Rangkaian Logika by Nizar Aluk

1/75

RANGKAIAN LOGIKA BY NIZAR_ALUK

Penulis : Nizar Aluk

Email @ [email protected]

YMessenger @ Nizar_aluk

Facebook @ Nizar al varez

WebBlog @ http://www.mbolongcs.co.cc
http://www.facebook.com/nizhary1http://www.mbolongcs.co.cc/http://www.mbolongcs.co.cc/http://www.mbolongcs.co.cc/http://www.facebook.com/nizhary1


2/75


LAPORAN PRAKTIKUM

RANGKAIAN DIGITAL

Disusun oleh :

Nama / NIM : Muhammad Nizar A / 111080200304

LABORATORIUM ELEKTRONIKA

FAKULTAS TEKNIK INFORMATIKA

UNIVERSITAS MUHAMMADIYAH SIDOARJO

2011 - 2012


3/75


LABORATORIUM RANGKAIAN DIGITALFAKULTAS TEKNIK


2012

LEMBAR PERSETUJUAN

TELAH DIPERIKSA DAN DISETUJUI

ISI LAPORAN INI

LAPORAN

PRAKTIKUM SISTEM DIGITAL

Disusun oleh :

Muhammad Nizar A (111080200304)

Kelompok 56

Mengetahui,

Kepala Laboratorium Elektronika

( AKHMAD AHFAS, ST )


4/75


KATA PENGANTAR

Puji syukur kami panjatkan kepada Allah SWT karena atas rahmat dan

hidayahnya kami dapat menyelesaikan Praktikum Sistem Digital dan laporannya.

Kami menyadari sepenuhnya bahwa terselesainya laporan ini berkat

dukungan dan bantuan dari beberapa pihak, untuk itu kami mengucapkan terima

kasih kepada :

Hindarto, S.Kom, MT, selaku Dekan Fakultas Teknik UniversitasMuhammadiyah Sidoarjo.

Yulian Findawati, ST, MMT, selaku Kepala Jurusan Teknik Informatika

Universitas Muhammadiyah Sidoarjo

Akhmad Ahfas, ST, selaku Kepala Laboratorium Elektronika Universitas

Muhammadiyah Sidoarjo

Hindarto, S.Kom, MT, selaku Dosen Praktikum Rangkaian Digital


Moh Vinsa Agung R, selaku Asisten Praktikum Rangkaian Digital


Dan Semua pihak yang telah membantu, mendukung serta kerjasamanya

dalam penyusunan laporan ini.

Besar harapan kami, bahwa laporan ini dapat bermanfaat khususnya bagi

kami, bagi pembaca serta bagi kehidupan sehari-hari, Saran dan kritik kami

harapkan dari pembaca karena sangat berguna dan membangun dalam kemajuan

ilmu pengetahuan kami dan orang lain.

Sidoarjo,26 Agustus 2012

Penyusun


5/75


DAFTAR ISI

Laporan Pratikum.......................................................................................................

Halaman Persetujuan..................................................................................................

Kata Pengantar...........................................................................................................

Daftar isi.....................................................................................................................

Lembar Asistensi........................................................................................................

Percobaan I Pengenalan Gerbang Logika

1.1 Tujuan Pratikum..................................................................................................1.2 Peralatan Pratikum..............................................................................................

1.3 Teori......... ...........................................................................................................

1.4 Prosedur................................................................................................................

Lembar asistensi.........................................................................................................

Percobaan II Penyederhanaan Rangkaian Logika (Metode K-map)

1.1 Tujuan Pratikum..................................................................................................

1.2 Peralatan Pratikum..............................................................................................

1.3 Teori.....................................................................................................................

1.4 Prosedur................................................................................................................Lembar asistensi.........................................................................................................

Percobaan III Rangkaian Aritmatika Digital

1.1 Tujuan Pratikum..................................................................................................


1.3 Teori.....................................................................................................................

1.4 Prosedur................................................................................................................


Percobaan IV Aplikasi Gerbang-Gerbang logika 1

1.1 Tujuan Pratikum..................................................................................................


1.3 Teori......................,..............................................................................................

1.4 Prosedur................................................................................................................


Percobaan V Aplikasi-Aplikasi Gerbang Logika 2

1.1 Tujuan Pratikum..................................................................................................


1.3 Teori.....................................................................................................................

1.4 Prosedur................................................................................................................


6/75


Daftar Pustaka............................................................................................................

Lampiran-Lampiran...................................................................................................

Kartu Asistensi...........................................................................................................

Tugas Pendahuluan....................................................................................................


7/75


LABORATORIUM ELEKTRO



2012

LEMBAR ASISTENSI


PERCOBAAN I

Judul Percobaan : Percobaan Modul I ( Pengenalan Gerbang Logika Dasar )

Nama :Muhammad Nizar A(111080200304)

Dilaksanakan : 16 Agustus 2012

Kelompok : 56

Mengetahui,

Dosen Pembimbing Asisten Praktikum

(Akhmad Ahfas, ST) ( Moh Vinsa Agung R )


8/75


PERCOBAAN I

PENGENALAN GERBANG LOGIKA DASAR

1.1 TUJUAN

Setelah menyelesaikan percobaan ini, mahasiswa diharapkan mampu :

1. Memahami pengoperasian gerbang logika dasar

2. Merancang dasar-dasar rangkaian logika

3.

Menjalankan modul rangkaian logika

1.2 PERALATAN

1.

Papan percobaan

2. IC 7408 (And), IC7404 (Not), IC 7432 (Or), IC 7400 (Nand), IC 7402

(Nor), IC 7486 (Ex- Or)

3. LED

4. Power Supply

5. Kabel penghubung

1.3 DASAR TEORI

1. Gerbang AND

Rangkaian AND dinyatakan sebagai F = A*B, output rangkaian F menjadi

1 hanya ketika kedua input A dan B bernilai 1 dan output F menjadi

0 pada nilai A dan B yang lainnya.

Simbol Gerbang AND


9/75


2.

Gerbang NOT (Inverter)

Rangkaian NOT juga dikenal sebagai Inverter dan dinyatakan sebagai

F=A, nilai output F merupakan negasi dari input A bernilai 1, maka nilai

output F menjadi 0 demikian sebaliknya.

Simbol Gerbang NOT

3. Gerbang OR

Rangkaian OR dinyatakan dalam F= A+B, dan output rangkaian F

menjadi 0hanyaketika kedua input 0 dan F menjadi 1 pada nilai A

dan B yang lain.

Simbol Gerbang OR

4. Gerbang NAND

Rangkaian NAND dinyatakan sebagai F = A*B dan output F bernilai 0

ketika kedua input A dan B bernilai 1 dan 1 untuk nilai yang lain.

Simbol Gerbang NAND

5. Gerbang NOR

Rangkaian NOR dinyatakan sebagai F = A+B , dan output F bernilai 1

ketika kedua input A dan B benilai 0 dan output F menjadi 0 untuk nilai-

nilai input yang lain.

Simbol Gerbang NOR


10/75


6. Exlusive-OR

Rangkaian EX-OR dinyatakan sebagai F = (A*B) + (A*B) = A B dan

output menjadi 0 ketika input A dan B pada level yang sama dan output F

bernilai 1 ketika input pada level yang berbeda.

Simbol Gerbang X-OR

7. Gerbang EX-NOR

Rangkain EX-NOR dinyatakan sebagai F = ( A B ) = (A*B) + (A*B)

dan output menjadi 1 ketika kedua input pada level yang sama dan output

F bernilai 0 ketika kedua input berada pada level yang berbeda.

Simbol Gerbang EX-NOR

1.4 PROSEDUR PERCOBAAN

1.

Menguji Setiap gerbang berikut: AND, OR, NOT, NAND, NOR, dan

EX-OR, EX-NOR dan membuat tabel kebenarannya.

2. Dengan menggunakan logic circuit, mencoba membuat rangkaian

seperti gambar dibawah ini.


11/75


Hasil Percobaan :

1. Data yang didapat setelah dilakukan percobaan adalah sebagai berikut:

Gerbang AND / IC ( 74LS08)

Gerbang OR / IC ( 74LS32 )

Gerbang NOT / IC ( 74LS04 )

NOT

A A

0 1

1 0

OR

A B F0 0 0

0 1 1

1 0 1

1 1 1

AND

A B F

0 0 0

0 1 0

1 0 0

1 1 1


12/75


Gerbang NAND / IC ( 74LS00 )

NAND

A B F

0 0 1

0 1 1

1 0 1

1 1 0

Gerbang NOR / IC ( 74LS02 )

NOR

A B F

0 1

0 1 0

1 0 0

1 1 0

Gerbang EX-OR / IC ( 74LS86 )

EX-OR

A B F

0 0 0

0 1 1

1 0 1

1 1 0


13/75


Gerbang EX-NOR / IC ( 74LS266 )

X-NOR

A B F

0 0 1

0 1 0

1 0 0

1 1 1

2. Data yang didapat setelah dilakukan percobaan:

a) Rangkaian Logic.

b) Persamaan dari rangkaian diatas : F = (X*Y) + (Y*Z)

c) Tabel KebenaranX Y Z F

0 0 0 1

0 0 1 1

0 1 0 1

0 1 1 1

1 0 0 1

1 0 1 1

1 1 0 1

1 1 1 0


14/75


PERCOBAAN II




2012

LEMBAR ASISTENSI

PRAKTIKUM SISTEM DIGITALPERCOBAAN II

Judul Percobaan : Percobaan Modul II( Penyerdehanaan Rangkaian Logika

Menggunakan Metode K-map )

Nama : Muhammad Nizar A (111080200304)

Dilaksanakan : 16 Juli 2012

Kelompok : 56

Mengetahui,




15/75


PENYEDERHANAAN RANGKAIAN LOGIKA

( MENGGUNAKAN METODE K-MAP )

2.1. TUJUAN

Setelah menyelesaikan percobaan ini, mahasiswa diharapkan mampu:

1.

Membuat sebuah rangkaian logika sederhana melalui persamaan

Boolean dan table kebenaran yang diketahui.2. Menggunakan K-Map untuk memecahkan persoalan desain rangkaian

sederhana.

2.2. PERALATAN

1.

Modul rangkaian logika.

2. Papan percobaan

2.3. DASAR TEORI

2.3.1 Peta Karnaugh

Peta karnaugh adalah (Karnaugh map, K-Map) dapat digunakan

untuk menyederhanakan persamaan logika yang menggunakan paling

banyak enam variabel. Dalam laporan ini hanya akan dibahas

penyederhanaan persamaan logika hingga empat variabel. Penggunaan

persamaan logika dengan lima atau enam variabel disarankan

menggunakan program komputer.

Peta merupakan gambar suatu daerah. Peta karnaugh

menggambarkan daerah logika yang telah dijabarkan pada tabel

kebenaran. Penggambaran daerah pada peta karnaugh harus mencakup

semua kombinasi dari semua variabel yang digunakan pada suatu

persamaan logika. Daerah pada peta karnaugh dapat tumpang tindih antara

satu kombinasi variabel dengan kombinasi variabel yang lain. Sebagai


16/75


contoh adalah persamaan logika dua variabel X= AB . Peta Karnaugh

untuk persamaan tersebut harus mencakup semua kombinasi semua

variabelnya, yaitu AB , AB, AB, A B . Peta Karnaugh untuk persamaan

tersebut dapat dilihat pada Gambar (a). Sedangkan Peta Karnaugh untuk 3

dan 4 variabel dapat dilihat pada Gambar (b) dan (c).

Bila ada 2 inputan (22)

B

AB B

A m0 m1

A m2 m3

(a)


AB

C A B A B AB BA

C m0 m1 m3 m2

C m4 m5 m7 m6

(b)


CD

ABC D C D CD DC

A B m0 m1 m3 m2

A B m14 m5 m7 m6

AB m12 m13 m15 m14

BA m8 m9 m11 m10

(c)


17/75


PROSEDUR PERCOBAAN

1.

Menyederhanakan persamaan berikut ini dengan menggunakan K-map,

menggambarkan rangkaiannya dan membuat table kebenarannya.

F = X.Y.Z + X.Y.Z + X.Y.Z + X.Y.Z

2. Merangkai gambar dibawah ini pada modul rangkaian logika dan

menuliskan tabel kebenarannya.

Hasil Prosedur :

1. ZYXZYXZYXZYXF


18/75


Tabel Kebenaran :Input Output

X Y Z F

0 0 0 0

0 0 1 0

0 1 0 1

0 1 1 1

1 0 0 11 0 1 1

1 1 0 0

1 1 1 0

Peta K-Map :

YZ

X

00 01 11 10

0 0 0 1 1

1 1 1 0 0

YXYXF atau YXF

Gambar rangkaian logika

YXYXF

YXF


19/75


Tabel kebenaran :

Input Output

X Y F

0 0 0

0 1 1

1 0 1

1 1 0

2. Gambar rangkaian logika


20/75


Tabel kebenaran :Input Output

A B C D X

0 0 0 0 0

0 0 0 1 1

0 0 1 0 0

0 0 1 1 0

0 1 0 0 10 1 0 1 1

0 1 1 0 1

0 1 1 1 1

1 0 0 0 0

1 0 0 1 1

1 0 1 0 1

1 0 1 1 1

1 1 0 0 1

1 1 0 1 1

1 1 1 0 1

1 1 1 1 1

Membuat K-map dari tabel kebenaran di atas didapat, sebagai berikut :

F =ACDCB

CDAB

00 01 11 10

00 0 1 0 0

01 1 1 1 1

11 1 1 1 1

10 0 1 1 1


21/75


Gerbang logika setelah disederhanakan


22/75





2012

LEMBAR ASISTENSI


PERCOBAAN III

Judul Percobaan : Percobaan Modul III ( Rangkaian Aritmetika Digital )



Kelompok : 56

Mengetahui,




23/75


PERCOBAAN MODUL III

RANGKAIAN ARITMATIKA DIGITAL

3.1 TUJUAN :

Setelah menyelesaikan percobaan ini mahasiswa diharapkan mampu :

1. Memahami rangkaian aritmetika digital : adder

2.

Mendesain rangkaian adder

3.2 PERALATAN

1. Modul rangkaian logika

2. Kabel

3. Breadboard

4. Power Supply

3.3 LANDASAN TEORI

Penyederhanaan half adder dengan menggunakan K-Map :

1. Peta K-map untuk Sum :

Rangkaian Logikanya :

B

A 0 1

0 0 1

1 1 0

Persamaan yang diperoleh :

Sum

BA

BABA


24/75


2.

Peta K-map Cout


B

A 0 1

0 0 0

1 0 1


Cout = A. B

Penyederhanaan full adder dengan menggunakan K-Map :

1.

Peta K-Map Sum

B Cin

A 00 01 11 10

0 0 1 0 1

1 1 0 1 0


F = AB Cin + AB Cin + AB Cin + AB Cin

Rangkaian logikanya :


25/75


persamaan diatas dapat kita sederhanakan dengan menggunakan Metode AljabarBoole, sehingga di dapat :

Sum


Membuat tabel kebenaran :

Input Output

A B Cin Sum

0 0 0 0

0 0 1 1

0 1 0 1

0 1 1 0

1 0 0 1

1 0 1 0

1 1 0 0

1 1 1 1

)()(

)()(

)()(

CinBACinBA

CinBACinBA

CinBinCBAinCBCinBA

CBAinCBAinCBACinBA

CinBA


26/75


2.

Peta K-Map Cout

B Cin

A 00 01 11 10

0 0 0 1 0

1 0 1 1 1

Persamaan untuk Cout :

Cout BACinACinB

Rangkaian logika untuk Cout :

Penyederhanaan dengan Aljabar Boole :

BAABCinCout )(

Rangkaian logika dengan Aljabar Boole :


27/75


28/75


29/75


Hasil Implementasi : Rangkaian logika Sum

Dari tabel kebenaran di atas diperoleh persamaan K-map sebagai berikut :

Peta K-map Sum

0 1

0 0 1

1 1 0

Sum

Dari tabel kebenaran di atas diperoleh persamaan K-map sebagai berikut :

Peta K-map Cout

Cout = A. B

2.

Membuat Gambar Full Adder

Untuk mencari tabel kebenaran dari gambar di atas harus dilakukan percobaan

Dari percobaan diperoleh tabel kebenaran sebagai berikut :

0 1

0 0 0

1 0 1

BA

BA

BABA

BA


30/75


Tabel Kebenaran

Input Output

A B Cin Sum Cout

0 0 0 0 0

0 0 1 1 0

0 1 0 1 0

0 1 1 0 1

1 0 0 1 0

1 0 1 0 1

1 1 0 0 1

1 1 1 1 1

Hasil Implementasi :

Dari tabel kebenaran di atas diperoleh persamaan K-Map sebagai berikut :

Peta K-Map Sum

B Cin

A 00 01 11 10

0 0 1 0 1

1 1 0 1 0

Sum

Misal : , maka

)()(

)()(

)()(

CinBACinBA

CinBACinBA

CinBinCBAinCBCinBA

CBAinCBAinCBACinBA

CinBA

DA

DADA

DCinB


31/75



Dari tabel kebenaran di atas diperoleh persamaan K-Map sebagai berikut :

Peta K-Map Cout

Cout BACinACinB


B Cin

A 00 01 11 10

0 0 0 1 0

1 0 1 1 1


32/75





2012

LEMBAR ASISTENSI


PERCOBAAN IV

Judul Percobaan : Percobaan Modul IV ( Aplikasi Gerbang - gerbang

Logika I )



Kelompok : 56

Mengetahui,




33/75


PERCOBAAN IVAPLIKASI GERBANG-GERBANG LOGIKA

4.1 TUJUAN :


1.

Memahami sifat universal dari gerbang NAND dan NOR.

2. Mengkonversikan sebuah rangkaian logika yang terdiri dari

bermacam-macam gerbang menjadi terdiri dari NAND saja atau NOR

saja.

4.2 PERALATAN :

1. Modul rangkaian logika

2.

Papan Percobaan

4.3 DASAR TEORI

4.3.1 Gerbang NOR

Gerbang NOR (NOT OR) merupakan gabungan dari gerbang OR

dan NOT. Keluaran gerbang ini berkebalikan terhadap keluaran gerbang

OR. Gerbang NOR dapat dibentuk dengan menambahkan gerbang NOT

dibagiuan keluaran gerbang OR. Tenda lingakaran kecil dikeluaran

Gerbang NOR menandakan bahwa telah digabungkan gerbang NOT pada

gerbang aslinya.

Notasi boole untuk gerbang NOR adalah tanda + diikuti dengan

pemberian garis diatasnya. A yang di-NOR-kan dengan B dinotasikan

BA .

A B BAX 0 0 1

0 1 0

1 0 0

1 1 0


34/75


Gerbang NOR disebut gerbang universal karena dari gerbang inidapat dibentuk fungsi beberapa gerbang yang lain, misalnya NOT, OR,

AND.

Adanya sifat universal dari gerbang NOR menjadikan banyak gerbang

logika yang dapat diwakili oleh gerbang NOR.

4.3.1 Gerbang NAND

Gerbang NAND (NOT-AND) merupakan gabungan dari gerbang

AND dan NOT. Keluaran gernag ini berkebalikan terhadap keluaran

gerbang AND. Gerbang NAND dapat dibentuk dengan menambahkan

gerbang NOT dibagiuan keluaran gerbang AND. Tenda lingakaran kecil

dikeluaran gerbang NAND menandakan bahwa telah digabungkan

gerbang NOT pada gerbang aslinya.

Notasi boole untuk gerbang NAND adalah tanda kali diikuti

dengan pemberian garis diatasnya. A yang di-NAND-kan dengan B

dinotasikan BA

A B ABX

0 0 1

0 1 1

1 0 1

1 1 0


35/75


36/75


ABBA

ABBA

ABBA

3.

Tabel Kebenaran

Input Output

A B F

0 0 0

0 1 1

1 0 1

1 1 0

Jika menggunakan NAND saja


F


37/75


3.

Tabel Kebenaran

Input Output

A B C F

0 0 0 0

0 0 1 0

0 1 0 1

0 1 1 1

1 0 0 1

1 0 1 0

1 1 0 1

1 1 1 0


TUGAS

1. Dari persamaan logika BABAY buatlah rangkaian hanya dengan

menggunakan Gerbang NAND saja.

2. Dari persamaan logika BABAY buatlah rangkaiannya hanya

dengan menggunakan Gerbang NOR saja.


38/75


ABBA

ABBA

ABBA

JAWAB TUGAS1. Y


Tabel Kebenaran

Input Output

A B F

0 0 0

0 1 1

1 0 1

1 1 0

2. Y

)()(

)()(

)()(

)()(

BABA

BABA

BABA

BABA

BABA

BABA


39/75


Tabel Kebenaran

Input Output

A B F

0 0 0

0 1 1

1 0 1

1 1 0

Gerbang Logikanya :


40/75





2012

LEMBAR ASISTENSI


PERCOBAAN V

Judul Percobaan : Percobaan Modul V ( Aplikasi Gerbang - gerbang

Logika 2 )



Kelompok : 56

Mengetahui,




41/75


PERCOBAAN MODUL VAPLIKASI GERBANGGERBANG LOGIKA 2

5.1 TUJUAN :


1.

Memahami prinsip kerja dari rangkaian Encoder dan Decoder.

2. Mendesain rangkaian Encoder dan Decoder dari gerbang-gerbang

logika.

3.

Memahami prinsip kerja rangkaian Multiplexer dan Demultiplexer.

4. Mendesain rangkaian Multiplexer dari gerbang-gerbang logika.

5.2 PERALATAN :

1.

Modul rangkaian logika

2. Papan percobaan

5.3 LANDASAN TEORI

A. DECODER

IC DECODER (74LS154)


42/75


Tabel Kebenaran Decoder

INPUTS OUTPUTS

G1 G2 D C B A 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

L H X X X X H H H H H H H H H H H H H H H H

H L X X X X H H H H H H H H H H H H H H H H

H H X X X X H H H H H H H H H H H H H H H H

L L L L L L L H H H H H H H H H H H H H H H

L L L L L H H L H H H H H H H H H H H H H H

L L L L H L H H L H H H H H H H H H H H H H

L L L L H H H H H L H H H H H H H H H H H H

L L L H L L H H H H L H H H H H H H H H H H

L L L H L H H H H H H L H H H H H H H H H H

L L L H H L H H H H H H L H H H H H H H H H

L L L H H H H H H H H H H L H H H H H H H H

L L H L L L H H H H H H H H L H H H H H H H

L L H L L H H H H H H H H H H L H H H H H H

L L H L H L H H H H H H H H H H L H H H H H

L L H L H H H H H H H H H H H H H L H H H H

L L H H L L H H H H H H H H H H H H L H H H

L L H H L H H H H H H H H H H H H H H L H H

L L H H H L H H H H H H H H H H H H H H L H

L L H H H H H H H H H H H H H H H H H H H L

Ket :

H = High Level,

L = Low Level,

X = Dont Care

Dari tabel kebenaran di atas, jika menggunakan bentuk POS (Product of Sum),

di mana L = 0 dan H = 1


43/75


Rangkaian Decoder


44/75


B.

ENCODER IC ENCODER (74LS148)

Tabel Kebenaran Encoder

INPUTS OUTPUTS

E1 0 1 2 3 4 5 6 7 A2 A1 A0 GS E0

H X X X X X X X X H H H H H

L H H H H H H H H H H H H L

L X X X X X X X L L L L L L

L X X X X X X L H L L H L L

L X X X X X L H H L H L L L

L X X X X L H H H L H H L L

L X X X L H H H H H L L L L

L X X L H H H H H H L H L L

L X L H H H H H H H H L L L

L L H H H H H H H H H H L L

Karnaugh map dari tabel kebenaran di atas tidak mungkin untuk digambar karena

ada 8 input.


45/75


RANGKAIAN ENCODER


46/75


C. MULTIPLEXER

IC MULTIPLEXER (74LS151)

Tabel Kebenaran

INPUT

OUTPUTSTROBE SELECT D0 D1 D2 D3 D4 D5 D6 D7

S C B A Y W

H X X X X X X X X X X X L H

L L L L L X X X X X X X L H

L L L L H X X X X X X X H L

L L L H X L X X X X X X L H

L L L H X H X X X X X X H L

L L H L X X L X X X X X L H

L L H L X X H X X X X X H L

L L H H X X X L X X X X L H

L L H H X X X H X X X X H L

L H L L X X X X L X X X L H

L H L L X X X X H X X X HL

L H L H X X X X X L X X L H

L H L H X X X X X H X X H L

L H H L X X X X X X L X L H

L H H L X X X X X X H X H L

L H H H X X X X X X X L L H

L H H H X X X X X X X H H L


47/75


48/75


D. DEMULTIPLEXER

IC DEMULTIPLEXER (74LS138)

Tabel Kebenaran

INPUTS OUTPUTS

E1 E2 E3 A0 A1 A2 O 0 O 1 O 2 O 3 O 4 O 5 O 6 O 7

H X X X X X H H H H H H H H

X H X X X X H H H H H H H H

X X L X X X H H H H H H H H

L L H L L L L H H H H H H H

L L H H L L H L H H H H H H

L L H L H L H H L H H H H H

L L H H H L H H H L H H H H

L L H L L H H H H H L H H H

L L H H L H H H H H H L H H

L L H L H H H H H H H H L H

L L H H H H H H H H H H H L


49/75


RANGKAIAN LOGIKA

E. BINARY CODE DESIMAL ( BCD)

IC BCD To 7-segment (74LS47)


50/75


Tabel Kebenaran:

D C B A LT BI RBI Play

X X X X X 0 X Off

X X X X 1 0 0 Off

0 0 0 0 1 1 1 0

0 0 0 1 1 1 1 1

0 0 1 0 1 1 1 2

0 0 1 1 1 1 1 3

0 1 0 0 1 1 1 4

0 1 0 1 1 1 1 5

0 1 1 0 1 1 1 6

0 1 1 1 1 1 1 7

1 0 0 0 1 1 1 8

1 0 0 1 1 1 1 9

1 0 1 0 1 1 1

1 0 1 1 1 1 1

1 1 0 0 1 1 1

1 1 0 1 1 1 1

1 1 1 0 1 1 1

1 1 1 1 1 1 1 Off


51/75



52/75


5.4 PROSEDUR PERCOBAAN :PERCOBAAN DECODER DAN ENCODER

1. Buatlah tabel kebenaran dari sebuah Decoder 4 x 16. Mendapatkan

outputnya. Dari hasil masing-masing outputnya, didapatkan persamaan

logikanya. Membuat rangkaian decodernya dan mendapatkan

kebenaran dari rangkaian yang dibuat tersebut.

2. Buatlah tabel kebenaran dari sebuah Encoder 10 x 4. Mendapatkan

outputnya. Dari hasil masing-masing output, didapatkan persamaan

logikanya. Membuat rangkaian Encodernya, dan mendapatkan

kebenaran dari rangkaian yang dibuat .

PERCOBAAN MULTIPLEXER

1. Buatlah tabel kebenaran untuk Multiplexer yang melayani 4 data yang

berbeda. Menenentukan berapa select line yang harus digunakan.

mendapatkan outputnya.

2.

Berdasarkan output yang telah diperoleh, menententukan persamaan

logikanya. Memuatlah rangkaian multiplexer, dan mendapatkan

kebenaran dari rangkaian yang telah dibuat.

5.4 TUGAS

1. Sebutkan perbedaan prinsip antara Decoder dengan Multiplexer.

2. Buatlah rangkaian Multiplexer 4 data input dengan hanya

menggunakan gerbang NAND saja.


53/75


HASIL PERCOBAANPERCOBAAN DECODER DAN ENCODER

1. Tabel Kebenaran Decoder

INPUTS OUTPUTS

G1 G2 D C B A 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

L H X X X X H H H H H H H H H H H H H H H H

H L X X X X H H H H H H H H H H H H H H H H

H H X X X X H H H H H H H H H H H H H H H H

L L L L L L L H H H H H H H H H H H H H H H

L L L L L H H L H H H H H H H H H H H H H H

L L L L H L H H L H H H H H H H H H H H H H

L L L L H H H H H L H H H H H H H H H H H H

L L L H L L H H H H L H H H H H H H H H H H

L L L H L H H H H H H L H H H H H H H H H H

L L L H H L H H H H H H L H H H H H H H H H

L L L H H H H H H H H H H L H H H H H H H H

L L H L L L H H H H H H H H L H H H H H H H

L L H L L H H H H H H H H H H L H H H H H H

L L H L H L H H H H H H H H H H L H H H H H

L L H L H H H H H H H H H H H H H L H H H H

L L H H L L H H H H H H H H H H H H L H H H

L L H H L H H H H H H H H H H H H H H L H H

L L H H H L H H H H H H H H H H H H H H L H

L L H H H H H H H H H H H H H H H H H H H L


54/75


Persamaan Logikanya:

ABCD

ABCD

ABCD

ABCD

ABCD

ABCD

ABCD

ABCD

ABCD

ABCD

ABCD

ABCD

ABCD

ABCD

ABCD

ABCD

15

1413

12

11

10

9

8

76

5

4

3

2

1

0


55/75


Rangkaian Decoder


56/75


b.

Tabel Kebenaran Encoder

INPUTS OUTPUTS

E1 0 1 2 3 4 5 6 7 A2 A1 A0 GS E0

H X X X X X X X X H H H H H

L H H H H H H H H H H H H L

L X X X X X X X L L L L L L

L X X X X X X L H L L H L L

L X X X X X L H H L H L L L

L X X X X L H H H L H H L L

L X X X L H H H H H L L L L

L X X L H H H H H H L H L L

L X L H H H H H H H H L L L

L L H H H H H H H H H H L L


)1246()346()56(7

)245()345(67

4567

0

1

2

A

A

A


57/75


RANGKAIAN ENCODER


58/75


59/75



7

7

6

6

5

5

4

4

3

3

2

2

1

1

0

0

DABCSW

DABCSY

DABCSW

DABCSY

DABCSW

DABCSY

DABCSW

DABCSY

DABCSW

DABCSY

DABCSW

DABCSY

DABCSW

DABCSY

DABCSW

DABCSY


60/75


b.

RANGKAIAN MULTIPLEXER


61/75


5.5 TUGAS

1.

Sebutkan perbedaan prinsip antara decoder dan multiplexer!

2. Buatlah rangkaian multiplexer 4 data input dengan hanya

menggunakan gerbang Nand saja

JAWAB :

1.

Perbedaan prinsip antara Decoder dengan Multiplexer

Decoder

1. Data input lebih sedikit daripada output

2. Setiap satu keadaan masukan hanya menghasilkan satu keadaan

keluaran yang aktif

3. Tidak membutuhkan data kontrol / select

4. Mempunyai 3 buah sinyal dan enable

Multiplexer1. Data input lebih banyak daripada output

2.

Data input dapat berubah nilainya seiring dengan keluarannya sesuai

bergantian dalam satu waktu

3. Membutuhkan data kontrol / select

4.

Terdapat sebuah sinyal enable


62/75


2 . Rangakian Multiplexer 4 data Input hanya menggunakan gerbangNAND saja.

Rangkaian Logika :

Tabel Kebenaran :

INPUT OUTPUT

SELECT STROBE

C B A S Y W

X X X H L H

L L L L D0 D0

L L H L D1 D1

L H L L D2 D2

L H H L D3 D3

H L L L D4 D4

H L H L D5 D5

H H L L D6 D6

H H H L D7 D7

Persamaan Logika : F = ( 0,1,2,3,4,5,6,7 )


63/75


TUGAS PENDAHULUAN

2. Gambarlah gerbang logika dan table kebenaran dari gerbang NOT, AND,

NAND, OR, NOR, EX-OR dan EX-NOR

3. Rangkumlah teori Aljabar Boolean dan teori mthode K-Map

3.

Dari fungsi dibawah ini, buatlah rangkaian logikanya

F = ABC + ABC + AC + BC

Dari fungsi diatas, buatlah rangkaian sederhananya dengan menggunakan

methode K-Map

4. Buatlah rangkaian half adder dan full adder

5. Jelaskan dan bagaimana cara kerja dari :

a.

Multiplexer

b. Demultiplexer

c. Decoder

d.

Encoder

6.

Sebutkan perbedaan prinsip antara decoder dan multiplexer

7. Buatlah rangkaian multiplexer 4 data input dengan hanya menggunakan

gerbang Nand saja


64/75


JAWAB1. Gerbang Logika Dasar

a. Gerbang NOT ( A=A ) b. Gerbang AND ( F=A.B )

c.

Gerbang NAND( Y= BA. ) d. Gerbang OR ( Y=A+B )

NOT

A A

0 1

1 0

NAND

A B F

0 0 1

0 1 1

1 0 1

1 1 0

OR

A B F

0 0 0

0 1 1

1 0 1

1 1 1


65/75


e. Gerbang NOR ( Y= BA ) f. Gerbang EX-OR( Y= BA )

g. Gerbang EX-NOR

NOR

A B F

0 0 1

0 1 0

1 0 0

1 1 0

EX-OR

A B F

0 0 0

0 1 1

1 0 1

1 1 0

X-NOR

A B F

0 0 1

0 1 0

1 0 0

1 1 1


66/75


67/75


5.

Hukum Negasi

a. AA

b. AA

6. Hukum redundansi

a. A + A . B = A (1 + B)

b. A . (A + B ) = A

7. a. 0 + A = A

k. 1 . A = A

l. 1 + A = 1

m.

0 . A = 0

8. a. A+A=1

b. A . A = 0

. 9. a. A + A . B = A + B

b.

A . ( A + B) = A . B

10. De Morgansi

a. ( BA ) = A . B

b. ( BA. ) = A + B

Teori Metode K-map :

Peta Karnaugh (Karnaugh Map, K-Map) dapat digunakan untuk

menyederhanakan persamaan logika yang menggunakan paling banyak enam

variabel. Peta Karnaugh menggambarkan suatu daerah logika yang telah

dijabarkan pada table kebenaran. Penggambaran daerah pada peta Karnaugh

harus mencakup semua kombinasi dari semua variabel yang digunakan pada


68/75


suatu persamaan logika. Penyederhanaan dengan menggunakan metode inidilakukan

dengan cara mengelompokan suku terdekat, suku yang telah menjadi

kelompok sebelumnya boleh menjadi anggota suku berikutnya atau yang lain.

3. F = ABC + ABC + AC + BC


Tabel Kebenaran

Input Output

A B C F

0 0 0 0

0 0 1 0

0 1 0 0

0 1 1 1

1 0 0 0

1 0 1 1

1 1 0 0

1 1 1 1

A

B

C

F


69/75


Rangkaian sederhana dengan K-map :

A

F = AC + BC

3. - Rangkaian Half Adder

Simbol :

Input Out

A B Sum C out

0 0 0 0

0 1 1 0

1 0 1 0

1 1 0 1

0 1

1 0

Sum = A B + A B = A B

0 0 1 0

0 1 1 0

0 0

0 1

0

1

00 01 11 10BC

CoutB

BA

B

A

HA SumA Out


70/75


C out = A B

- Rangkaian Full Adder

Simbol :

A B C in Sum C out

0 0 0 0 0

0 0 1 1 0

0 1 0 1 0

0 1 1 0 1

1 0 0 1 0

1 0 1 0 1

1 1 0 0 1

1 1 1 1 1

0 1 0 1

1 0 1 0

Sum = A B Cin + A B Cin + A B Cin + A B Cin

= A ( B Cin + B Cin ) + A ( B Cin + B Cin )

= A ( B Cin ) + A ( B Cin )

= A ( B Cin ) + A ( B Cin )

= A B + A B

= A B

= A B Cin

C out

B

A

Out

Sum

A

B Cin10110100

0

1

C in


71/75


00 1 0

0 1 1 1

Cout = B Cin + A Cin + A B

4. a. Multiplexer

Proses multiplexer oleh suatu penyaluran informasi dari salah satu

masukan yang terdiri dari banyak masukan ke sebuah saluran

keluaran multiplexing sering dipergunakan bila kita harus

mentransmisikan. Informasi dari berbagai sumber melalui jarak yang

jauh, karena bila kita menggunakan multiplexing maka akan dapat

menentukan biaya yang dibutuhkan.

Ada 2 cara untuk mengadakan multiplexing :

1. Frequency Division Multiplexing (FDM)

2. Time Division Multiplexing (TDM)

A B Cin

1

010110100


72/75


b. DemultiplexerDemultiplexer merupakan suatu rangkaian logika dimana jumlah

inputannya lebih sedikit daripada jumlah outputnya tergantung pada

data selectnya.

Jadi demultiplexer adalah kebalikan dari multiplexer , berarti cara

kerjanya dari demultiplexer adalah membagikan data dari saluran input

ke berbagai saluran output.

c. Decoder

Decoder oleh rangkaian logika yang mengubah masukan kode

biner N-bit ke M saluran keluaran sedemikian rupa sehingga setiap

saluran keluaran hanya satu yang akan diaktifkan dari beberapa

kemungkinan kombinasi masukan.

Demultiplexer dapat digunakan sebagai digital decoder, suatu digital

decoder mempunyai keluaran 2 dan masukan n hanya keluaran yang

mempunyai hubungan dengan bilangan biner pada bagian masukan

yang akan diaktifkan.

Demultiplexer 74154 digunakan sebagai 4 line to 16 line decoder

dengan cara menghubungkan kedua masukan G menjadi low

kemudian keluaran yang berhubungan dengan masukan.

d. Encoder

Kebalikan dari proses decoder yang disebut encoding dan

dibentuk oleh sebuah rangkaian logika yang disebut encoding. Sebuah

encoder memiliki beberapa saluran masukan. Hanya satu dari seluruh

masukan yang diaktifkan pada satu saat dan menghasilkan kode

keluaran N-bit, tergantung dari masukan mana yang diaktifkan.


73/75


74/75


Tabel Kebenaran :

INPUT OUTPUT

SELECT STROBE

C B A S Y W

X X X H L H

L L L L D0 D0

L L H L D1 D1

L H L L D2 D2

L H H L D3 D3

H L L L D4 D4

H L H L D5 D5

H H L L D6 D6

H H H L D7 D7

Persamaan Logika : F = ( 0,1,2,3,4,5,6,7 )


75/75


KARTU ASISTENSI

PRAKTIKUM RANGKAIAN DIGITAL

FAKULTAS TEKNIK JURUSAN TEKNIK

INFORMATIKA


NAMA / NIM : Muhammad Nizar A / 111080200304

Kelompok : 56

Sidoarjo, 26 Juli 2012

NO JUDUL

PRAKTIKUM

Tanggal

Praktikum

Tanggal

AsistensiCatatan

AsistenNilai

1. Pengenalan

Gerbang Logika

Dasar

16 Juli 2012

2. Penyederhanaan

Rangkaian Logika

(MenggunakanMetode K-Map)

16 Juli 2012

3. Rangkaian

Aritmetika Digital

17 Juli 2012

4. Aplikasi Gerbang

Gerbang Logika 1

17 Juli 2012

5. Aplikasi Gerbang

Gerbang Logika 2

18 Juli 2012

rangkaian logika by nizar aluk

Documents