Metodi per la misura Metodi per la misura di intervalli temporali di intervalli temporali con una risoluzione con una risoluzione

del picosecondodel picosecondo

Salvatore LoffredoSalvatore Loffredo

18 maggio 200718 maggio 2007

IndiceIndice::

La terminologia e i parametri tecnici La terminologia e i parametri tecnici caratteristici di un TDC caratteristici di un TDC

Metodi di misura e di interpolazione Metodi di misura e di interpolazione Interpolazione mediante l’utilizzo di Field Interpolazione mediante l’utilizzo di Field

Programmable Gate Array Programmable Gate Array Caratteristiche di disegno Caratteristiche di disegno Confronto delle prestazioni di differenti Confronto delle prestazioni di differenti

TDC realizzati con diverse tecnologieTDC realizzati con diverse tecnologie Conclusioni Conclusioni

Principali prestazioni e parametri delle Principali prestazioni e parametri delle misure di tempo di volo (TOF)misure di tempo di volo (TOF)

Principali prestazioni e parametri delle Principali prestazioni e parametri delle misure di tempo di driftmisure di tempo di drift

Misura di un intervallo temporaleMisura di un intervallo temporale

Parametri che caratterizzano un Parametri che caratterizzano un TDC:TDC:

range di misura range di misura precisione precisione risoluzione risoluzione non linearità differenziale (DNL) e integrale (INL) non linearità differenziale (DNL) e integrale (INL) tempo morto tempo morto velocità di lettura velocità di lettura

Funzione di trasferimento ideale e Funzione di trasferimento ideale e reale di un TDC a 10 bit reale di un TDC a 10 bit

Non linearità Non linearità differenziale: differenziale:

Non linearità integrale:Non linearità integrale:

_____

_____i

i

LSB LSBDNL

LSB

_____

_____1

1ji

ji

LSB LSBINL

M LSB

IdealeIdeale RealeReale

Metodo del contatoreMetodo del contatore

Risoluzione uguale al periodo del clock Lungo intervallo di misura L’errore massimo di una singola misura può raggiungere quasi ±

00

1T

f 0pT nT

1( ) 1p T c 2( )p T c

1 2T pT qT

1 1 0T T 2 2 0T T

0T

0

Tc Frc

T

1T T 2 1 0T T T T

0 0 (1 )T pq T c c

0max 2

T

000.39

8av

TT

1 1 2 2N

T N T NT

N

0max

2N

T

N 0 00.39

8Nav

T T

N N

L’errore sulla misura è diminuito di N

Per modalità di utilizzo Per modalità di utilizzo multihit è preferibile multihit è preferibile

campionare le uscite del campionare le uscite del contatore negli istanti di contatore negli istanti di

start e stopstart e stop

Metodo del contatoreMetodo del contatore

Hewlett-Hewlett-Packard 1970, Packard 1970, Time interval Time interval

averagingaveraging

1 2N N N 1NpN

2NqN

NT T

Metodi utilizzati per realizzare Metodi utilizzati per realizzare TDC con elevata risoluzione: TDC con elevata risoluzione:

Stretching temporale (A) seguito dal metodo Stretching temporale (A) seguito dal metodo del contatore (D)del contatore (D)

Doppia conversione: tempo-ampiezza (A) Doppia conversione: tempo-ampiezza (A) seguita dalla conversione standard analogico-seguita dalla conversione standard analogico-digitale (A/D)digitale (A/D)

Il metodo di Vernier con due oscillatori (D)Il metodo di Vernier con due oscillatori (D) Conversione tempo-digitale utilizzando delle Conversione tempo-digitale utilizzando delle

linee di ritardo (D)linee di ritardo (D) Il metodo di Vernier con una linea di ritardo Il metodo di Vernier con una linea di ritardo

differenziale che comprende due linee di differenziale che comprende due linee di ritardo (D)ritardo (D)

In generale i metodi analogici classici sono più difficili da In generale i metodi analogici classici sono più difficili da implementare in un ASIC, sono più sensibili alla implementare in un ASIC, sono più sensibili alla temperatura ed hanno un tempo di conversione più lungotemperatura ed hanno un tempo di conversione più lungo

Stretching temporaleStretching temporale2 1I I

1 2

2

I IK

I

rT TK

Fattore di stretch:

Tempo di scarica:

Tempo totale:

( 1)rT T T K

Risoluzione:0

1

TLSB

K

Conversione analogico/analogico/digitale

Risultato di una misura: 0

1

nTT

K

Circuiti discreti a basso costo

Risoluzione fino a 10 ps

Risoluzione fino a 50 ps, Chen et al., 2006

In tecnologia 0.35 μm CMOS

Doppio stadio di stretching Risoluzione fino a 1 psKalisz et al.,1987

Tempi di conversione Tempi di conversione lunghilunghi

Conversione tempo-Conversione tempo-ampiezza ampiezza

Conversione analogico/analogico/digitale

Risultato di una misura: 0nTT

K

Risoluzione: 0TLSBK

Ottime risoluzioni, basso errore di quantizzazioneOttime risoluzioni, basso errore di quantizzazione Bassi tempi di conversione, caratteristici dell’ADCBassi tempi di conversione, caratteristici dell’ADC Errore di linearità e di precisione superiori alla risoluzioneErrore di linearità e di precisione superiori alla risoluzione

Circuiti discreti a basso costo

Risoluzione da 1 a 20 psKostamovaara et al, 1998Kalisz et al., 1994Risoluzione fino a 32 ps, Raisanen et al., 2006

In tecnologia 0.8 μm Bi-CMOS

Metodo di VernierMetodo di Vernier

11

1f

T 2

2

1f

T

1 2r T T Risoluzione:

Risultato di una misura:

1 1 2 2

1 2 1 2

( 1) ( 1)

( ) ( 1)

T n T n T

n n T n r

1T TSe 1 2n n 2( 1)T n r

Tempo di conversione massimo:

1 22 max 2

TTn T

r

Buone risoluzioniBuone risoluzioni Tempi di Tempi di

conversione elevaticonversione elevati

Risoluzione fino a 1 ps, Otsujy, 1993

In tecnologia Si Bipolare

Se 1 10T ns2 9.9T nse 100r ps

990DT ns

Conversione temporale mediante Conversione temporale mediante linee di ritardo, TDC Flashlinee di ritardo, TDC Flash

T K

HP5371AStephenson, 1989

Risoluzione 200 ps

0.8 μm CMOSGorbics et al., 1997

Risoluzione 46.9 ps

0.25 μm CMOSMota et al., 2000

Risoluzione 24.4 ps

0.6 μm CMOSMantyniemi et al., 2002

Risoluzione 29.6 ps

0.35 μm CMOSJansson et al., 2006

Risoluzione 12.5 ps

Vernier differenzialeVernier differenziale1 2m T m

1 2( )T m

1 2( )MAXT N

1PT N

11

1 2 1 2

1MAXD P MAX MAX MAX

TT T T T T

Tempo morto massimo

Tempo massimo

misurabileTempo di propagazione della linea

Risoluzione1 2

Buone risoluzioniBuone risoluzioni Tempi di conversione elevatiTempi di conversione elevati

Risoluzione fino a 5 ps, Dudek et al., 2000

In tecnologia 0.7 μm CMOS

Se 1 1.6ns 2 1.5ns e 1 2 100ps

15D MAXT T se 10MAXT ns

150DT ns

Interpolazione di NuttInterpolazione di Nutt

0C A A B BT N T N N

A

BRisoluzione TDC start

Risoluzione TDC stop

Nutt, 1968

Risoluzione uguale a quella dei TDC a breve range Lungo intervallo di misura, limitato dai bit del contatore

Risoluzione fino a 100 ps, contatore e Vernier differenziale, Kalisz et al., 2000

In tecnologia 0.65 μm CMOS FPGAQuickLogic

Risoluzione fino a 70 ps, contatore e linee di ritardo, Wu et al., 2006

In tecnologia 0.65 μm CMOS FPGAXilinx

TDC in Field Programmable Gate TDC in Field Programmable Gate ArrayArrayLinea di ritardo Vernier in FPGA, Kalisz Linea di ritardo Vernier in FPGA, Kalisz

et al., 2000et al., 2000

1 2( )T m

1 2( ) 128 100 12.5MAXT N ps ns Tempo massimomisurabile dal

Vernier

Risoluzione1 2 100ps

128 celle utilizzate del

dispositivo FPGA della famigliapASIC2 della QuickLogic

Interpolazione all’interno del periodo

del segnale di clock (100

MHz, 10 ns)

1

1 2

1D MAXT T

Tempo morto massimo

TDC in Field Programmable Gate TDC in Field Programmable Gate ArrayArray

Interpolazione all’interno del

periodo del segnale di clock

(96 MHz, 10.4 ns)144 celle utilizzate del

dispositivo FPGA della famigliaVirtex II della

Xilinx T m69.5ps Risoluzione

Linea di ritardo in FPGA, Wu et al., Linea di ritardo in FPGA, Wu et al., 20062006

144 69.5 10MAXT N ps ns

Tempo morto indipendente dall’intervallo temporale misurato 0T

( )i

i

Sum A B C

Co AB A B C

TDC in Field Programmable Gate TDC in Field Programmable Gate ArrayArrayLinea di ritardo in FPGA, Wu et al., Linea di ritardo in FPGA, Wu et al., 20062006

Non linearità della conversione introdotta Non linearità della conversione introdotta dallo skew della rete di distribuzione del dallo skew della rete di distribuzione del

segnale di clocksegnale di clock

Skew massimo del segnale di clock=64 ps

Non linearità della conversione introdotta dalla Non linearità della conversione introdotta dalla disposizione delle risorse logiche all’interno disposizione delle risorse logiche all’interno

dell’FPGAdell’FPGA

TDC in Field Programmable Gate TDC in Field Programmable Gate ArrayArrayLinea di ritardo in FPGA, Xilinx Virtex Linea di ritardo in FPGA, Xilinx Virtex

55

Tempo di propagazione tra l’ingresso CIN e l’uscita COUT

della slice=90 psSkew massimo del segnale di

clock all’interno di una “regione di clock”=12 ps

Device Clock Manager (DCM)Device Clock Manager (DCM) Il DCM interno alla Virtex 5 consente di Il DCM interno alla Virtex 5 consente di

moltiplicare il segnale di clock di moltiplicare il segnale di clock di riferimento riferimento

Il DCM genera quattro repliche del segnale Il DCM genera quattro repliche del segnale di clock sfasate l’una rispetto all’altra di di clock sfasate l’una rispetto all’altra di 9090°°

Si raggiungono risoluzioni del contatore Si raggiungono risoluzioni del contatore ‘coarse’ pari ad 1/4 del periodo di clock‘coarse’ pari ad 1/4 del periodo di clock

Correzione della non linearità, Correzione della non linearità, Kalisz, 2003Kalisz, 2003

s

Nn

M

1) Identificare la non linearità utilizzando dei treni di impulsi casuali, effettuare N misure per realizzare un istogramma per gli M canali

Contenuto ideale di ogni canale:

Ma in un caso reale:

i si

s

n nDNL

n

1

ji

ji

DNLINL

M

2) Utilizzare dei vettori di correzione,

contenenti M valori di INL

Precisione del TDC, Mantyniemi, Precisione del TDC, Mantyniemi, 20042004

2 2 2 2 2 2q st sp clk stinl spinl

q

st

sp

clk

stinl

pinl

Jitter del segnale di startJitter del segnale di stop

Errore di quantizzazione

Jitter del segnale di clock di riferimento

Deviazione standard dell’INL dell’interpolatore di start

Deviazione standard dell’INL dell’interpolatore di stop

Confronto delle prestazioni:Confronto delle prestazioni:

Conclusioni:Conclusioni:

Sono state presentate varie architetture di Sono state presentate varie architetture di TDC presenti in letteraturaTDC presenti in letteratura

È stato analizzata la struttura basata sul È stato analizzata la struttura basata sul metodo di interpolazione di Nutt, metodo di interpolazione di Nutt, implementabile in FPGAimplementabile in FPGA

L’utilizzo di dispositivi FPGA consente L’utilizzo di dispositivi FPGA consente un’elevata flessibilità di disegno di TDCun’elevata flessibilità di disegno di TDC

Le tecnologie attuali consentono di ottenere Le tecnologie attuali consentono di ottenere elevate risoluzioni (elevate risoluzioni (30 ps su Virtex 5)30 ps su Virtex 5)

La struttura della Virtex 5 consente anche di La struttura della Virtex 5 consente anche di monitorare i parametri che influenzano il monitorare i parametri che influenzano il funzionamento del TDC (temperatura e funzionamento del TDC (temperatura e tensione di alimentazione del dispositivo)tensione di alimentazione del dispositivo)