eiaj ed-4701/300-2...eiaj ed-4701/300-2 4／19 3.3 試験装置の校正...
TRANSCRIPT
EIAJ ED-4701/300-2
(2)
目 次
1. 適用範囲 ················································································································ 2
2. 用語の定義 ············································································································· 2
3. 一般的配慮 ············································································································· 2
4. 試験方法 ················································································································ 2
解 説 ························································································································· 4
附属書
試験方法 305 デバイス帯電モデル静電破壊試験(CDM／ESD) ·············································· 8
試験方法 306 ラッチアップ試験 ················································································· 46
EIAJ ED-4701/300-2
- 2 -
電子情報技術産業協会規格
半導体デバイスの環境及び耐久性試験方法(強度試験Ⅰ)
(追補２)
Environmental and endurance test methods for semiconductor devices (Stress test Ⅰ) (Amendment 2)
1. 適用範囲 EIAJ ED-4701/300「半導体デバイスの環境及び耐久性試験方法(強度試験Ⅰ)」による。
2. 用語の定義 EIAJ ED-4701/300 による。
3. 一般的配慮 EIAJ ED-4701/300 による。
4. 試験方法 試験方法は，EIAJ ED-4701/300 による。
備考 各試験方法には，その試験方法の審議経過及び技術的補足事項をそれぞれの試験方法ごとに参
考として付記している。
EIAJ ED-4701/300-2
1／19
試験方法 305A デバイス帯電モデル静電破壊試験(CDM／ESD)
Charged device model electrostatic discharge (CDM／ESD)
1. 適用範囲 この規格は，主として半導体集積回路を電子機器に実装するまでの取扱い中に，半導
体集積回路が受けるデバイス帯電モデルの静電気放電に対する耐性を評価する方法について規定する。
備考 本試験方法は帯電したデバイスが金属などに放電するモデルに基づいているが，帯電した金
属がデバイスに放電するモデルにも対応できる(電位の極性が逆の関係)。また，本試験方法
はデバイスが直接帯電するモデルに基づいているが，デバイスが電界により誘導した場合も
等価な放電が生じるため，そのモデルに対しても対応できる。
2. 用語の定義 この規格及び個別規格で用いる用語の定義は，次による。
(1) 校正用モジュール 試験装置を校正するために供試品に代わり試験装置に装着し，充電及び放
電させることで放電電流を測定するための寸法を規定した円板状金属片。
(2) 供試品 試験に供される半導体デバイス。
(3) 初期測定 試験を行う前に供試品に 初に行う測定。
(4) 終測定 試験終了後に行う測定。
3. 試験装置 この試験では，3.1 に示す試験回路に基づいて製作された，3.3 に規定の校正条件を満
足する装置を用いる。
3.1 試験回路 試験装置は，以下の各項目を満足する必要がある。
(1) 図１のように供試品は金属板に貼られた絶縁シートに接して保持する。金属板は，供試品より
十分な大きさの面積があり，接地するか，又は安定した電位に維持されていること。金属板は
図２のように分割され，それぞれ別の電位に維持されていてもよい。
備考 絶縁シートの材質はガラスエポキシ材(FR-4 など)，厚さが 0.40mm±0.04mm，比誘電率
が 4.0±0.5(1GHz)，体積抵抗が 1×1015Ωm 以上，耐圧が試験電圧以上のものを推奨する。
EIAJ ED-4701/300-2
2／19
(2) 放電直前の放電用金属体は，大地の電位に維持できること。
備考 1. 放電用金属体は，配線により接地(試験装置の筐体の電位など)する。
備考 2. 放電用金属体は，形状及び寸法を調節して，3.3 の校正の規定値を満足可能である
こと。
(3) 図１，図２のように，供試品を保持した状態で供試品の全端子を試験時に印加する電位に保持
できること。配線を介して高圧電源を供試品の端子に接続する場合は，高圧電源と供試品との
間に試験電圧に耐える耐圧の抵抗 R1 を直列に接続する。充電用保護抵抗 R1 は，10MΩ～100MΩ
を目安とするが，3.3 に規定の条件を満足すれば，値はさらに大きくてもよい。電極を介して
供試品の端子に高圧電源を接続する場合は，電極の近傍に 1MΩ～10MΩの抵抗 R2又は抵抗体 R2
を直列に接続すること。
4.2(1)に規定の全端子を規定の電位に充電する必要がある場合は，R3 を供試品の全端子に接触
させる。抵抗体 R3は，体積抵抗が 1×104Ωm から 1×108Ωm のものを用いる。抵抗体 R3が供試
品の全端子に接触できない場合は，電極を供試品の電源端子に接続でき，次に電源端子の印加
電圧を維持した状態で被試験端子に接続できること(4.2(3)の備考 2.を参照)。
備考 R2 は，配線の充電電荷が放電時に及ぼす影響を避けるために，電極の近傍に接続する。
R2が抵抗体による場合は，図１(b)のように直接電極に接続する。
(4) 図１の電極，図２の放電用金属体の先端部は供試品の被試験端子に選択的に接触可能である
こと。
(5) 図１のスイッチは試験電圧に十分耐える耐圧であること。
備考 スイッチは，高耐圧の水銀浸潤リード・スイッチが望ましい。また，接点抵抗，接点容
量は十分小さいものが望ましい。
(6) 試験装置校正のための電流検出器として 1Ωディスク抵抗を放電用金属体に接続し，放電電流
が抵抗中心部から放電用金属体に流れる降下電圧を 50Ω同軸ケーブルによりオシロスコープに
導ける構造であること(3.3.3 参照)。
EIAJ ED-4701/300-2
3／19
抵抗体 R3
R1
R2
高圧電源
電極
供試品
被試験端子
絶縁シート金属板
放電用金属体 （棒状）
スイッチ S
R1
抵抗体 R2
高圧電源
金属板
被試験端子
絶縁シート
電極 供試品
抵抗体 R3スイッチ S
放電用金属体（板状）
(a) 棒状放電用金属体を用いた例 (b) 板状放電用金属体，抵抗体 R2を用いた例
図１ 電極側から供試品の電位を保持し，スイッチで放電する装置の例
(電流測定回路は省略)
供試品
絶縁シート金属板 R1
高圧電源
抵抗体 R3
放電用金属体（棒状）
先端部
被試験端子
図２ 分割された金属板を採用し金属板側から電位を保持，気中放電による例
(電流測定回路は省略)
3.2 校正用モジュール 校正時に充電及び放電を行うための校正用モジュールは，表１の大，小 2 種
類の金属製円板状のものを用いる。
備考 校正用モジュールの表面は金メッキ処理などにより良好な電気的接触を確保できること。
表１ 校正用モジュールの寸法等
校正用モジュール 小 大
直 径 (mm) 9.0 ± 0.1 25.0 ± 0.2
厚 さ (mm) 1.3 ± 0.1 1.3 ± 0.1
EIAJ ED-4701/300-2
4／19
3.3 試験装置の校正 試験装置の校正の前に，3.3.2 で校正のための測定回路を評価し，校正時に測
定するピーク電流値の補正係数を求め，3.3.3 でその補正係数を用いて試験装置を校正しなければなら
ない。
3.3.1 校正のための測定機器
(1) 校正に用いるオシロスコープは，単発のパルスを測定でき，入力インピーダンス 50Ω，2GHz
以上の帯域のものを用いる。
(2) 校正回路の評価に用いる電流プローブは 2GHz 以上の帯域のものを用いる。
3.3.2 校正のための測定回路評価手順 1Ω抵抗による電流検出器は精度が低いため，その電流検出
器やオシロスコープを含めた校正のための測定回路を，図３のように電流プローブを用いて評価する。
備考 高周波領域では 1Ωの抵抗素子は素子内や周辺との接点が持つインダクタンスによりインピー
ダンスが 1Ωではなく，高周波の電流検出器としては精度が不十分である。したがって，ここ
ではメーカによる校正可能な電流プローブを基準として試験装置の校正用測定回路を評価し，
その測定回路で試験装置を校正する手順を用いる。
絶縁体
電流プローブ ワイヤ（導線）
校正用モジュール
放電電流 評価用
校正用
高圧
1Ωディスク抵抗
電源
オシロスコープ
オシロスコープ
(長さ：8.0 mm±0.5 mm)
R2
図３ 校正のための測定回路を評価するための回路
(1) 校正用モジュールを絶縁シートに接して装着する。さらに，図３のように 8.0mm±0.5mm 長の
金属ワイヤ(導線)を電流プローブに通し，オシロスコープに接続した同軸ケーブルを電流プ
ローブ及び 1Ωディスク抵抗による電流検出器に接続する。絶縁シート等はイソプロピルアル
コールなどで拭き，清浄度が保たれていること。オシロスコープが 2 台ない場合は，1 台で実
施する。
EIAJ ED-4701/300-2
5／19
(2) 高圧電源を 100V に設定し，校正用モジュールの電位を保持する。次に，スイッチを閉じ，校
正用モジュールから放電させる。その時の電流プローブ側，1Ωディスク抵抗側に流れる電流
のピーク値を測定，記録する。それらを大，小の校正用モジュールについて実施する。オシロ
スコープが 1台の場合は，オシロスコープを両プローブに交互に接続し，測定してもよい。
(3) 次に(2)で求めた大，小の校正用モジュールによるピーク電流値から，試験装置の校正時に用
いるピーク電流の補正係数 Crを(1)式から求める。
Cr ＝ … (1)
Cr ：補正係数
Ip＿c：電流プローブで検出したピーク電流値
Ip＿r：ディスク抵抗で検出したピーク電流値
(4) 大，小の校正用モジュール毎に求めた補正係数 Crは 0.8～1.2 の範囲にあることが望ましい。
3.3.3 試験装置の校正 試験装置は図４のように規定の電位に保持された大，小の校正用モジュール
からの放電電流を 1Ωディスク抵抗で検出し，オシロスコープで測定することにより校正を行う。ただ
し，校正を実施する前に 3.3.2 に示す校正のための測定回路を評価し，補正係数を事前に求めておく
必要がある。以下に試験装置の校正手順を示す。
(1) 校正用モジュールや絶縁シート等は，イソプロピルアルコールなどで洗浄し，清浄度が保たれ
ていること。
(2) 絶縁シートの上に校正用モジュールを置き，図４のように電極を接触させる。
(3) 4.2 に規定の試験手順に基づいて校正用モジュールの電位を保持する。保持電位は，特に規定
がない限り 500V 及び 1000V とし，正負の極性について実施する。
備考 1000V を超える試験を実施する場合は，それより高い電位，例えば 2000V の正，負の電
位でも実施する必要がある。
Ip＿c
Ip＿r
EIAJ ED-4701/300-2
6／19
オシロスコープ
1Ωディスク抵抗
50Ω同軸ケーブル
校正用モジュール 放電電流スイッチ S
絶縁シート
電極
図４ 試験装置の校正回路(校正用モジュールの電位保持回路は省略)
(4) スイッチ S を閉じ，校正用モジュールからの電流波形をオシロスコープで測定する。そして，
測定した波形に基づき，図５に示す tr，td，Ip2，Ip3の値を求める。ピーク電流 Ip1は 3.3.2 で
求めた大，小の校正用モジュールにおける補正係数 Cを用い，(2)式より求める。
Ip1 ＝ Cr・Ip1_m … (2)
ここで，Cr ：3.3.2 で求めた補正係数
Ip1_m ：測定波形から読み取ったピーク電流値(Ip1に対応)
tr
100％ 90％
10％ 0％
50％
時間
Ip1
Ip3
Ip2
td 電流
図５ 電流波形
備考 測定した波形は 3.3.2 で測定した波形と概ね相似形である必要がある。
(5) 測定によって求めた tr，td，Ip2，Ip3 が表２の値を満足すること。ピーク電流 Ip1 は，表３を満
足すること。
備考 図２のような気中放電の場合は，高い試験電圧ではピーク電流 Ip1 が飽和する傾向があ
るため，規定値を満足できない可能性がある。このような場合は，満足できる試験電圧
の範囲内で試験装置を使用しなければならない。
EIAJ ED-4701/300-2
7／19
表２ 電流波形の規定
規 定 内 容 項 目 (単位) 記号
校正用モジュール小の場合 校正用モジュール大の場合
立ち上がり時間 (ps)
パルス幅 (ps)
ピーク電流 (A)
アンダーシュート電流 (A)
オーバーシュート電流 (A)
tｒ
td
Ip1
Ip2
Ip3
300 以下
600 以下
表３参照
Ip1の 50％以内
Ip1の 25％以内
400 以下
800 以下
表３参照
Ip1の 50％以内
Ip1の 25％以内
表３ ピーク電流 Ip1の規定値
Ip1の範囲(A) 校正電圧(V)(1)
校正用モジュール小の場合 校正用モジュール大の場合
500
1000
4.0A ± 10％
8.0A ± 10％
5.5A ± 10％
11.0A ± 10％
注(1) Ip1 は，校正電圧値に比例する。1000V を超えて校正する場合，Ip1 は，表の値
に比例しなければならない。
4. 試験手順
4.1 初期測定 個別規格に規定の項目及び条件に従って行う。
4.2 試 験
(1) 供試品を絶縁シートに接して装着する。装着時に供試品の全端子を抵抗体 R3に接触させる。被
試験端子の充電のみで供試品全体を一様に充電できる場合は抵抗体 R3 による接触は不要である。
試験時の周囲温度は 25℃±5℃とする。
備考 供試品内部において，被試験端子から完全に絶縁された領域を持つ供試品には抵抗体 R3
による全端子の充電が必要である。
(2) 供試品の被試験端子に試験装置の電極を接触させる。ただし，図１の場合は，スイッチ S を開
いた状態で，電極を供試品の被試験端子に接触させる。
EIAJ ED-4701/300-2
8／19
(3) 高圧電源を個別規格に規定の試験電圧値に設定し，供試品の全端子の電位を試験電圧値に維持
する。
備考 1. 試験電圧は 500V を推奨する。
備考 2. 供試品の全端子を充電する必要がある場合で，抵抗体 R3 が供試品の全端子に接触で
きない場合，抵抗体 R3 を用いない次の方法で供試品の電源端子及び被試験端子の電
位を保持し，試験をしてもよい。まず，電極を供試品の任意の電源端子(GND 又は Vcc
などの供試品に共通の電源端子)に接触させる。そして，高圧電源を規定の電圧に設
定し，その電源端子の電位を規定値に保持する。次に，電極に電位を出力した状態
でその電源端子から電極を切り離し，電極に電位を出力した状態で被試験端子に接
続する。これを，被試験端子，各試験電位毎に繰り返す。
(4) 図１の場合はスイッチ S を閉じ，図２の場合は供試品の被試験端子に放電用金属体の先端部を
接触させ，供試品から放電用金属体に放電させる。
備考 試験中は，図１の場合は電極と被試験端子の接触，図２の場合は放電用金属体の先端部
と被試験端子の接触の状態を目視，カメラなどにより監視する。
(5) 放電回数は，個別規格に規定がない限り 1 回とする。複数回数の放電が規定されている場合は，
(3)，(4)の手順を規定の回数繰り返す。ただし，放電の繰返し間隔は 0.1 秒以上とする。
備考 個別規格に規定がある場合は，引き続き試験電圧の極性を変更して(5)を実施してもよ
い。
(6) 試験する端子を変更し，(2)～(5)を繰り返し，全端子を 1端子毎に試験する。
(7) 試験電圧の極性を変更し，(2)～(6)を繰り返す。
備考 (6)が完了した段階で中間測定を実施，又は(6)が完了した段階で供試品を交換して(7)
を実施してもよい。
4.3 終測定 個別規格に規定の項目及び条件に従って行う。
EIAJ ED-4701/300-2
9／19
5. 試験装置の代替校正方法 試験装置の校正方法を 3.3 に規定したが，放電用金属体に図３，図４
に示す 1Ωディスク抵抗による電流検出器を装備できる新しい試験装置は，本規格発行時には十分に普
及していないため，個別規格の規定により以下の条件で校正してもよいものとする。
5.1 校正用モジュール 3.2 に規定の校正用モジュールを適用する。
5.2 試験装置校正のための回路条件 図５の回路により，3.3 に規定のオシロスコープ，電流プロー
ブで校正用モジュールからの放電電流を測定し，試験装置を校正するものとする。
絶縁体
電流プローブ ワイヤ（導線）
校正用モジュール
放電電流 高圧 電源
オシロスコープ
(長さ：8.0 mm±0.5 mm)
R2
放電用金属体
図５ 代替校正方法における測定回路例
5.3 校正手順 3.3.2 に規定の電流プローブによる電流測定を手順を適用するものとする。校正の電
圧は 500V，1000V とする。
備考 電流プローブは高電圧に耐える仕様でないため，この方法を適用する場合，電流プローブと
高電圧回路の絶縁性を十分に確保するため，ワイヤとして高耐圧の被覆線などを用いる必要
がある。
5.4 波形の規定値 ピーク電流を除いた値は表２を満足すること。ピーク電流は表４を満足する必要
がある。
備考 この測定方法は 3.3 に規定した方法より放電用金属体が 8mm 高い位置で放電が行われるため
ピーク電流値が小さくなる。現在普及している多くの試験装置に関しては，表４の値は表３
の値と概ね良好な相関があるものと考えられる。
EIAJ ED-4701/300-2
10／19
表４ 代替校正方法に対するピーク電流 Ip1の規定値
Ip1の範囲(A) 校正電圧(V)
校正用モジュール小の場合 校正用モジュール大の場合
500
1000
3.5A ± 10％
7.0A ± 10％
4.5A ±10％
9.0A ±10％
6. 個別規格に規定すべき事項
(1) 校正のための保持電位 ［3.3.3 参照］
(2) 初期測定の項目及び条件 ［4.1 参照］
(3) 試験時の周囲温度(規定以外の場合) ［4.2(1)参照］
(4) 試験電圧 ［4.2(3)参照］
(5) 放電回数(規定以外の場合) ［4.2(5)参照］
(6) 放電の繰返し間隔(規定以外の場合) ［4.2(5)参照］
(7) 試験電圧の極性変更の手順(規定以外の場合) ［4.2(5)(7)参照］
(8) 中間測定の項目及び条件(必要な場合) ［4.2(7)参照］
(9) 終測定の項目及び条件 ［4.3 参照］
(10) 代替校正方法の適用(必要な場合) ［5.参照］
EIAJ ED-4701/300-2
11／19
参考 試験方法に関する補足事項
1. 制定の趣旨 本試験方法制定の経過について以下に示す。
1.1 EIAJ IC-121 のパッケージ帯電方法について デバイス帯電モデル試験方法の中に分類される
パッケージ帯電方法が，半導体の取扱い中に発生する静電破壊現象によく対応する試験方法として一
般に認められ，1988 年に日本電子機械工業会(以下，EIAJ という。)規格 EIAJ IC-121［試験方法 20
静電破壊試験］の解説の中に「パッケージ帯電法(案)」として併記された。その後，1992 年に EIAJ
IC-121 は EIAJ SD-121 との統合により EIAJ ED-4701 として改正され，その中の「試験方法 C-111 静
電破壊試験」に参考として「パッケージ帯電法(案)」が併記された。
1.2 EIAJ ED-4701 のデバイス帯電モデル試験方法(暫定規格)について 1988 年にパッケージ帯電モ
デルが併記されて以来，国内外で試験に関連する研究が進み試験装置も普及し始めてきたため，平成 4
年度～平成 5 年度の半導体信頼性小委員会の主要テーマとして EIAJ ED-4701 の「C-111 静電破壊試
験」の改正を決定し，審議を進めた。
パッケージ帯電法は，デバイス帯電モデル試験方法と放電時の交流回路(小信号等価回路)は同じで
あり，同じ試験方法として分類できるため，名称をデバイス帯電モデル試験とし，C-111 に規定してい
る人体モデル試験方法から分離，独立した同格の試験方法として制定した。しかし，デバイス帯電モ
デル試験方法は，数 GHz の帯域の放電電流を模擬する試験方法であり，高度な測定技術を必要とする
装置校正を中心に未解決の問題点が残されていたため，暫定規格として制定された。
1.3 現在のデバイス帯電モデル試験方法について その後，2001 年度，2002 年度のテーマとしてデ
バイス帯電モデル試験方法を正規規格として制定するための作業を行った。従来からの主な変更点は，
(1) JEDEC の JESD22-C101 に合わせて金属円板状の校正用モジュールで放電用金属体側から電流を
測定する校正方式に変更したこと。
(2) 1Ω電流検出器の精度不足を補うための，電流プローブ用いて校正用測定回路を評価する手法
を導入したこと。
(3) その新しい校正方法に基づく放電波形のピーク電流値を決定したこと。
(4) 代替試験として併記していた小容量放電試験を廃止したことである。
EIAJ ED-4701/300-2
12／19
2. 審議の経過 この試験方法の改正は，上記の趣旨により，半導体標準化委員会／半導体信頼性グ
ループの下部組織である半導体信頼性サブコミティで審議を行った。審議内容は半導体信頼性グルー
プに随時報告し承認を得ながら進めた。校正方法の変更に際しては，国内の試験装置メーカ 2 社の技
術協力を得ながら審議を進めた。
3. 試験方法の技術的背景について 以下に，この試験方法の中で問題となる技術的項目について解
説する。
3.1 絶縁シートの厚さと比誘電率の変更 従来，金属板と供試品の間の絶縁シート(本文の図１，
図２参照)の厚さを 1.0mm±0.2mm，比誘電率を 2.0±0.5 としていたが，JEDEC 規格との整合化の一環
から厚さを 0.40mm±0.04mm，比誘電率を 4.0±0.5(1GHz)に変更した。ただし，この値は参考値であり，
範囲外であっても，試験装置の校正結果が規定値に入っている限り，本規格を逸脱するものではない。
低周波における比誘電率は供試品の充電電荷に影響するが，供試品を破壊する放電電流は高周波電
流(1GHz など)であるので，高周波における比誘電率値による規定が適切である。
例えば，ガラスエポキシ基板(FR-4)の低周波における比誘電率は 4.8 程度であるが，1GHz では 4.5
以下となる。1GHz で 4.3 と仮定した場合，その上に載せる供試品や校正用モジュールの 1GHz 時の容量
は低周波時の 0.9 倍(＝4.3/4.8 倍)となる。この場合，充電による供試品や校正用モジュールの蓄積電
荷の 9 割が高速(高周波)で放電し，残りの 1 割は緩やか(低周波)に放電することを意味する。瞬時に
起こる高速の放電がデバイスを破壊する CDM 放電であるので，CDM 試験に関係する比誘電率の規定には
高周波における値を用いることが妥当である。
3.2 放電電流と試験回路の表現方法について デバイス帯電モデルの放電電流は，高周波の電流成分
からなるため，導体内及び導体間に存在する容量の双方を経て流れる。デバイス帯電モデルの放電電
流の主成分は参考図１のように，放電用金属体と金属板の間の容量を経て流れる電流成分 I1，放電用
金属体と供試品の間の容量を経て流れる電流成分 I2からなる。
従来から，試験回路図は抵抗やコンデンサなどのシンボルを用いて表現していたが，以上のように
デバイス帯電モデルの場合は，金属板や放電用金属体の形状や電気的性質が重要になるため，試験回
路図は本文の図１，図２のように実体回路で表現している。
EIAJ ED-4701/300-2
13／19
供試品
金属板
放電用金属体
I1
I2
参考図１ 放電電流の主成分
3.3 供試品の保持方法 供試品の容量を確保するため，供試品は金属板上に敷いた絶縁シート上に接
して保持する。IC ソケットへ供試品を装着すると，供試品の容量に IC ソケットやそれに接続している
配線の容量，インダクタンスが加わるため，使用してはならない。
また，以下の(1)～(4)のように，薄型デバイスは厚型デバイスよりも帯電しにくいことが報告され
ている。しかし，薄型デバイスを金属板の近傍に保持すると，厚型デバイスより容量が大きいため，
充電される電荷量が多くなるという矛盾がある。これに対し，絶縁シートは薄型デバイスの容量が必
要以上に大きくなることを補正する効果がある。したがって，厚さを 1mm と規定している。しかし，
補正の効果は十分でないため，薄型デバイスの試験は厳しくなる。
このように，薄型デバイスを試験すると低い試験電圧で破壊するため，実際のデバイスの取扱い工
程で，静電気に対する問題が生じやすいと一般に誤解されてきた背景があり，薄型デバイスを試験す
る場合は，これらをよく理解した上で実施する必要がある。
(1) 帯電した半導体が金属に接している状態は少なく，ある程度の距離が保たれた状態が一般的と
考えられる。この場合の半導体の静電容量は小さく，パッケージの厚さに依存しない。
(2) 摩擦帯電の場合，帯電量は材料，摩擦速度，摩擦力などに依存し，デバイスの容量とは無関係
である。薄型デバイスが金属に接した状態で摩擦などにより帯電すると，(1)式により容量 C
の大きい薄型デバイスの帯電電圧 V は低くなる。また，金属に接した状態のデバイスに帯電し
た物体が接近し，デバイスが静電誘導する場合は，静電容量が大きい薄型デバイスほど誘導電
圧が低くなる傾向がある。
V ＝ Q/C … (1)
EIAJ ED-4701/300-2
14／19
(3) デバイスが帯電した後に金属に接近する場合が考えられるが，帯電電荷量 Q はデバイスが移動
しても変化しないため，金属に接近するとデバイスの容量 C が増加し，帯電電圧 V が低下する
((1)式参照)。接近したときの容量が大きい薄型デバイスほど帯電電圧が小さくなる傾向があ
る。
(4) 薄型デバイスを導体上に置くと，帯電電圧は沿面リークなどにより低下する傾向がある。
3.4 金属板の電位と分割について 放電電流は高周波のため，試験回路は高周波の領域で等価である
必要がある。そのためには，放電直前の供試品を試験電位，放電直前の放電用金属体を基準電位(大地
又は筐体の電位)に維持する必要がある。
また，放電電流は高周波の交流電流であり，破壊に影響しない低周波や直流の電流成分は無視でき
る。したがって，金属板は，過渡的な状態が等価であれば，放電直前の直流の電位は基準電位に限定
する必要はなく，安定した電位に保持されていればよい。また，本文の図２のように金属板が分割さ
れていても，その間は容量で結合されるため一体形成の金属板と同等の効果を持つ。
EIAJ IC-121 及び EIAJ ED-4701 に試験方法案として併記されていたパッケージ帯電方法は，本文の
図２のように金属板を分割し，中心の金属板を試験電位に維持する方法である。その方法は，一体形
成の金属板を適用した他の方法と等価と考えることができる。
3.5 放電用金属体の接地配線について 放電直前の放電用金属体を基準電位(大地又は筐体の電位)に
保持するためには，配線(接地配線)で放電用金属体を基準電位に接続する必要がある。必要に応じて，
接地配線に直列に抵抗を接続していてもよい。その抵抗値は 10kΩ以下が望ましい。接地配線がアンテ
ナとなり周辺に電磁ノイズを放射するなどの問題があり，その抵抗は不安定で不必要な高周波成分を
除去する効果がある。ただし，スイッチ S として高耐圧の水銀リレーを用いていない場合は，コロナ
放電などにより電荷が供試品から放電用金属体に移動し，放電用金属体の電位が不安定になるためそ
の抵抗を用いるときは注意を要する。
放電用金属体，金属板，供試品は互いに容量で結合されているため，参考図１のように放電電流の
主成分は接地配線を流れず，空間中を流れて供試品に達する。その主成分は，本文の表２及び表３で
規定している tr，td，Iplの値に直接影響する。
EIAJ ED-4701/300-2
15／19
3.6 供試品の電位の保持方法について 下記の問題点があるため，供試品の全端子を抵抗 R3を介して
高圧電源に接続し，全端子を試験電圧に維持する必要がある。
(1) 参考図２の誘導による供試品の電位維持方法には以下の問題点がある。
(a) 供試品と放電用金属体の間の容量を C1，供試品と金属板の間の容量を C2，高圧電源の電圧を
Vとすると供試品の電位 VDUTは(2)式のように，明らかに Vより小さくなる。
VDUT ＝ … (2)
(b) 供試品や保持具が汚染していた場合，リーク電流の発生などにより供試品の電位が低下する。
(c) 一般に，放電直前にはコロナ放電(微小な放電)が起こり供試品の電荷が洩れ出す傾向がある
ため，供試品の維持電位は低下する。気中放電でかつフローティング状態の電位保持方法は，
その影響を受けやすく，試験結果が不安定になる。
高圧電源
絶縁体 絶縁体（本文図２では
抵抗体 R3を使用）
参考図２ 供試品の誘導による電位の維持方法
C2・V
C1＋C2
EIAJ ED-4701/300-2
16／19
(2) 供試品の内部に一部の端子と完全に絶縁された広範囲な領域がある場合(例えば DRAM のバック
バイアス回路など)，全端子を充電しないと不均一な充電が生じ，試験結果が異なってくる場
合がある。したがって，供試品の全端子に本文の図１，図２の抵抗体 R3を接続して同一の電位
に維持する必要がある。
(1)に示す問題点は 1988 年の EIAJ IC-121 改正時に検討され，EIAJ IC-121 の「パッケージ帯
電法／参考図４」に抵抗体 R3に相当する抵抗体(B)の適用が明記された。一方，(2)の問題点に
ついては，供試品に高圧電源を接続する方式であっても，高圧電源を全端子に接続できない場
合は，供試品内部の電位のバラツキにより試験結果が不安定になることがあるため，本文の
図１，図２の抵抗体 R3の適用が必要であることを示すものである。
2003 年の改正においては，現在のデバイスの多くが内部に絶縁された領域を持たないものであ
るため，必ずしも抵抗体 R3 の適用は必須ではなく，必要ない場合は抵抗体 R3 適用を不要とし
た。
3.7 放電の方法について 気中で放電を行う場合は，放電直前にコロナ放電が起こり，放電時の供試
品の電位が低下する。参考図２の誘導により電位を維持する場合はその低下が顕著である。図２は，
抵抗体 R3 を介して電位を維持するため比較的安定しているが，1000V を超えるとその現象が顕著にな
るため不安定になる。ただし，気中放電の場合も本文の 3.3 に規定している校正を実施し，その条件
を満足した範囲内で適用可能である。
3.8 校正用モジュールの採用 従来の暫定規格では，ガラスエポキシ板とその両面の円形の銅箔パ
ターンによる校正用モジュールの低周波における容量値を規定して校正に用いていた。しかし，実際
の供試品の放電は，絶縁シート上に置いた状態の供試品の容量に依存するため，校正用モジュールの
容量を規定することに問題があった。
2003 年の改正時には，絶縁シート上に置いて生じる校正用モジュールの容量からの放電電流計測が
校正方法として妥当と考えられるため，JEDEC 規格で採用されている大，小のコインモジュールを採用
した。ただし，絶縁シート上に置いた校正用モジュールの容量は，1GHz 時の値で規定する必要がある
ため検証困難であり，一方，校正は電流の計測のみで十分であるため，本文には規定していない。
コインモジュールの寸法については SI 単位化のため，JEDEC のものとは若干の誤差があるが，JEDEC
との合意により決定したものである。将来，JEDEC もこの寸法を採用するものと考えられる。
EIAJ ED-4701/300-2
17／19
3.9 電流検出器用 1Ωディスク抵抗の採用 放電電流の検出に用いるディスク抵抗は，同軸ケーブル
の終端用(50Ω)に用いているものを 1Ωに改造したものである。50Ω終端用抵抗は 10GHz 以上の周波数
帯域があるが，1Ωのものは，抵抗値を下げたのみで，寄生しているインダクタンスを下げていないた
め，高い周波数帯域を持たない。
1Ωディスク抵抗のインピーダンス Z のスカラー値|Z|は抵抗を R(＝1Ω)，インダクタンスを L，周
波数を fとすると(3)式で表すことができる。
|Z| = R2 + (2πfL)2 = 1 + (2πfL)2 … (3)
放電電流を i(t)とすると，測定される波形は i(t)・|Z|となるため，ディスク抵抗で測定される波
形の振幅は理想的な 1Ω抵抗で測定されるものより大きくなる。
したがって，1Ωディスク抵抗による測定波形の振幅は真値を表さないことを前提に，本文 3.3.2 の
電流プローブによる測定結果を真の振幅として位置付け，1Ωディスク抵抗の測定振幅値に補正を行う
ことにより，放電の真のピーク電流値を求めることとした。
3.10 電流プローブを用いた電流測定回路の評価の採用 3.9 で示したように 1Ω抵抗による電流検出
器は寄生インダクタンスの影響により放電電流のピーク値を正確に検出することができない。
したがって，本文 3.3.2 で 1.5GHz 程度まで正確にピーク電流を検出可能な電流プローブ(メーカ公
称帯域は 2GHz)を用いて，放電電流を 1Ωディスク抵抗による測定系と電流プローブによる測定系とで
同時に測定比較し，本文(1)式にて補正係数を求め，その補正係数を 1Ωディスク抵抗による測定結果
に掛けることによりピーク電流の真値を求めることにした。
電流プローブで放電電流を測定するためには，電流プローブの中にワイヤ等を通す必要があり，そ
の長さを 8.0mm±0.5mm とした(本文図３参照)。中に通すワイヤは電流プローブと電気的に絶縁する必
要がある。8mm 長のワイヤを用いるため放電用金属体の位置が高くなり，参考図１に示す容量が小さく
なるため電流値は校正時のものより若干小さくなる。
電流プローブの耐電圧を考慮し，100V における放電電流を電流プローブと 1Ωディスク抵抗の双方
で検出しオシロスコープで測定する。これを校正用モジュール大小について実施する。同時に測定す
る必要はなく，交互に測定してもよい。補正係数の値は 0.8～1.2 の範囲に入ることが望ましい。また，
電流プローブは定期的に校正する必要がある。
EIAJ ED-4701/300-2
18／19
3.11 校正時のピーク電流の補正について 上記に示したように，1Ωディスク抵抗によるピーク電流
の測定精度は低く，そのままでは試験装置の校正に使用できない。したがって，本文の 3.3.3 に示す
ように，測定により読み取ったピーク電流値に補正係数を掛けて真値を求める必要がある。
3.12 代替校正方法について 本規格を制定する段階では，本文の図３，図４に示すような放電用金
属体に電流検出用 1Ωディスク抵抗を装備した試験装置は普及していないため，本文の 3.3 に規定の校
正方法適用は困難な状況にある。そこで，従来装置でも対応できる代替校正方法を検討し，本文の 5.
に併記した。
本文の図５のように，校正用モジュールからの放電電流を長さ 8mm のワイヤを通して電流プローブ
で測定する方法を代替方法として採用した。
この場合，8mm の長さのワイヤを用いているため，放電用金属体が正規の方法より 8mm 程高い位置と
なり，本文の表３に規定している値よりピーク電流が小さくなる。そのため，その相関性を検討した。
1Ωディスク抵抗の装備が困難な棒状の放電用金属体による試験装置は，正規の校正方法の適用は困
難と考えられる。そこで，ワイヤの長さを変更してピーク電流を測定し，長さがゼロの時のピーク電
流値を推定した例を参考図３に示す。この例では，ワイヤの長さが 8mm の場合に対して，ワイヤがな
い場合のピーク電流値は概ね 1.2 倍と推定できることを示している。装置により，その値は若干異な
るものと考えられるが，現在普及している装置を有効に活用する観点から，本文の表３の値を約 1.2
の値で除した値を代替校正方法の規定値として本文の表４に併記した。
0
1
2
3
4
5
6
0 2 4 6 8 10 12
ワイヤの長さ (mm)
500Vでの
ピーク
電流値
（A）
装置：棒状の放電用金属体を用いた装置
8 mm時の1.2倍
8 mm時の1.2倍校正用モジュール：大
校正用モジュール：小
参考図３ ワイヤの長さを変えて電流を測定した結果
EIAJ ED-4701/300-2
19／19
ここで問題となるのは，被覆がないワイヤを電流プローブに通した場合の，ワイヤと電流プローブ
間の耐圧の保証値が低い点(メーカの保証値は 30V など)にあった。本文の図３，図５では被覆線を用
いており，被覆線の耐圧を加算した値が，電流プローブによる測定方法の耐圧となる。
正規の校正方法では，100V での測定を規定しており，容易にその耐圧は確保できる。それに対して，
実際の試験電圧を印加する代替校正方法では，その耐圧確保が困難となることが予想される。参考図４
に耐圧が高いと考えられるテフロン系被覆線をワイヤとして用いた例の測定結果を示す。
電圧 (V)
校正用モジュール：大
校正用モジュール：小
ピーク電流
(A)
規格値範囲
（本文表４参照）
0
5
10
15
20
0 500 1000 1500 2000 2500
参考図４ 代替校正方法によるピーク電流測定結果の電圧依存性例
参考図４の例では，1500V を超える領域でピーク電流が飽和する傾向にあるが，その理由の一つに被
覆線の耐圧不足によるリーク電流に伴なう充電電圧降下が考えられるが，その他にも試験装置の充電
系回路のリークなどが考えられる。この例では，1500V までは規格範囲にあり，試験に適用できること
がいえる。
十分な耐圧がある被覆線を使っている中で，微少なリーク電流が発生する程度の場合は電流プロー
ブを熱的に破壊する可能性は低いものと考えられるが，破壊の有無を電流プローブを含めた測定シス
テムの校正により定期的に確認する必要がある。
EIAJ ED-4701/300-2
試験方法 306A ラッチアップ試験
Latch up
1. 適用範囲 この規格は CMOS など寄生サイリスタ構造を持つ半導体デバイスに対して行われる定電
流パルス印加，及び電源過電圧印加によるラッチアップの試験法について規定する。試験法はパルス電
流注入方法(方法 I)と電源過電圧方法(方法 II)の 2 種類からなる。この試験は供試品を破壊する試験で
ある。また，寄生サイリスタ構造を持たないデバイスには適用しない。
2. 述語の定義
(1) クランプ電圧(Clamp voltage)Vcl 定電流パルス電源の電圧制限値。この値の設定が試験結果に
大きな影響を与える場合がある。［4.1.6 参照］
(2) 供試品(DUT) 被試験デバイス
(3) グランド端子(GND) 供試品において基準電位となる電極。
備考 通常グランド端子はゼロボルトである。
(4) 入力端子(Input pins) LSI のクロック，アドレスあるいはデータ入力，制御のための端子。ア
ナログの場合は基準電源端子(Vref)も含む。
(5) 入出力端子(I/O pins) 内部，外部の論理でトライステート状態になるか，入力又は出力にな
るかを制御されうる端子。双方向端子。
(6) 電源電流(Isupply) 供試品の各電源端子(含む GND)に供給される各電源の電流のこと。ラッチ
アップが発生した時点の電源電流もこの中に含む。
(7) パルス電流注入方法(I-test) 供試品の被試験端子に電流値を設定した定電流パルスを印加す
ることによってラッチアップの発生有無を評価する方法。印加極性は正負両方で試験され，耐
量は電流値で表される。
(8) ラッチアップ(Latch-up) ラッチアップとは寄生サイリスタ効果によって CMOS LSI の入出力，
あるいは電源端子からのノイズ等の電気的オーバーストレスによって引き起こされる，電源と
グランド間の過電流が LSI の電源を除去するまで流れ続ける現象である。
(9) 論理レベル(Logic level) ラッチアップ試験時に設定する入力端子の論理レベルのこと。
備考 GND(グランド端子)あるいは Vsupply(電源端子)電圧と同電位に固定する。ただし，供試品
の規定でアナログなどこれ以外の電圧レベルを規定する端子は別途個別に規定する。
EIAJ ED-4701/300-2
(10) 推奨動作範囲の最大電圧(Maximum Vsupply) その供試品の推奨動作範囲内での電源 大電圧を
さす。
(11) NC 端子(No connect pin) 半導体のパッケージ内においてチップ内のどのパッドとも接続され
ていない端子のこと。
備考 この端子はパッケージの外部，又は実装された基板上において信号，もしくは電源を印
加してもチップ内部の動作になんら影響を与えない。
NC 端子はラッチアップテスト中オープン状態にしておくこと。
(12) 定常電源電流(Nominal Isupply, Inom) 各電源にストレスを印加する前に定常的に流れる電流値
のこと。複数の電源がある場合は Inomも複数定義される。ストレス印加後は各 Inomからの変動
によってラッチアップ発生の有無を定義する。
(13) 出力端子(Output pin) 供試品の電圧出力，あるいは信号を出力する端子のこと。ラッチアッ
プ試験時は被試験端子である場合を除いてオープンとする。
(14) 前処理を必要とする端子(Preconditioned pin) 論理状態を固定して安定な Inomを得るために
論理固定を必要とする端子のこと。
備考 ラッチアップ試験を行う前にこれらの端子はバイアス状態を固定しておかねばならな
い。
(15) 電源(Power supply) 供試品の電源端子に接続する電源のこと。複数の場合もある。
備考 1. 供試品は複数の電源電圧を必要とする場合がある。その場合は複数の電源を用いる。
これらの外部電源はパルス電流注入方法試験時に，I/O 端子を通して注入されるト
リガ電流による電源電圧の変動が規定内の値におさまるようなものでなければいけ
ない。
備考 2. 試験時には同電圧の電源ピンは同電位として一つの Vsupplyピン（あるいは同じピング
ループ）として扱って電源に接続してよい。ただし，電源電流が著しく異なるピン
を同じピングループにしてしまうと，低電流ピンの電流変動を検出することが困難
になるような場合はこのやり方は推奨しない。
(16) ダイナミック論理回路をもつデバイスの試験(Testing of dynamic devices) Inom を安定化さ
せるために，ある 低限の周波数のクロック印加を必要とする供試品に与える必要が生じる場
合がある。
(17) 試験条件(Test condition) ラッチアップ試験を行う際の各種条件のこと。
備考 Vsupply電圧，温度，印加ストレス条件，Inom，ラッチアップとして判定した電流値，サン
プル数などを記録すること。
EIAJ ED-4701/300-2
(18) タイミングを生成する入力端子(Timing–related input pin) Inomを安定させ，供試品を安定な
状態に保つために必要な入力，例えば水晶発振子，PLL，チャージポンプなどに関係する端子。
(19) トリガパルス(Trigger pulse) ラッチアップ試験で印加されるストレスパルスのこと。
備考 寄生サイリスタにトリガをかけるためにこの名で呼ばれる。パルス電流注入方法のとき
は定電流パルスであり，電源過電圧方法のときは電圧パルスである。供試品の耐量はこ
のトリガパルスの電流値，あるいは電圧値で定義される。
(20) トリガ持続時間(Trigger duration) ラッチアップ試験時に供試品にトリガパルスが印加され
ている時間のこと。パルス電流注入方法の場合は正・負，電源過電圧方法のときは電源端子に
(大抵は)正のパルスを印加するがそのパルス幅のこと。
備考 この時間は 小と 大が規定されている。時間が長いとラッチアップしたときの発熱に
よる結果への影響や熱破壊などを生じるし，時間が短いとラッチアップに至らない場合
がある。
(21) 電源過電圧方法(Vsupply overvoltage test) 電源電圧を一旦ある値まで上昇させてから再び下
げた状態でラッチアップが発生しているかどうかを判定する。電源端子のラッチアップ耐量を
評価するための手法である。耐量は電圧値で表される。
3. 試験装置 この試験に使用する装置は 4.1あるいは 4.2で規定する電流又は電圧を出力可能な電源，
パルス発生器，電流検出器，切替えスイッチなどからなる。トリガパルス校正時の波形測定は図１に示
す 50Ωの抵抗を標準負荷として，SW1 を閉じた状態で行い，波形が 4.1.3 又は 4.2.3 に規定の値を満足
していることを確認する。パルス電流注入方法の場合はトリガパルス電流として±200mA を印加する。
また，クランプ電圧の応答が 4.1.3 に規定する値を満足する事を確認するため，SW1 を解放した後
に±100mA のトリガパルス電流を印加する。
上記確認の際，パルス発生器のクランプ電圧設定値は±15V とすること。
供試品に異なった複数の電圧が必要な場合はその電圧ごとに異なった電源を用意しなければならな
い。定常電源電流 Inomを安定させるための適切な入力端子の設定，あるいは必要に応じてクロックの印
加が可能であること。
EIAJ ED-4701/300-2
50Ω
オシロスコープ
電圧プローブ
GND
トリガパルス 電流/電圧源
SW1
備考 1. 抵抗は 50Ω±5％とする。
備考 2. 電圧プローブのインピーダンスは 10kΩ以上とする。
図１ トリガパルス(電流校正時)の波形測定回路
4. 試験手順 試験方法は方法 I，方法 II の 2 種類とする。4.1 項にパルス電流注入方法，4.2 項に電
源過電圧方法を規定する。方法の選択は個別規格で規定する。
4.1 方法 I(パルス電流注入方法) 本方法は，通電中の半導体デバイスの入出力端子に規定の電流を
注入することで誘発されるラッチアップ現象に対する耐性を評価するためのものである。供試品の試験
個数は個別規格にて定める。
4.1.1 前処理
(1) 入力端子は Inom を安定させるように適切な入力論理レベルに設定しなければならないが厳密に
論理の設定をする必要はない。
(2) ソケットと供試品の接触抵抗もしくはNC端子以外の開放端子の存在は測定結果に影響を与える
場合があるので試験前に確認すること。
備考 試験すべき端子は電源端子，NC 端子を除く全ての端子が対象である。電源端子について
は過電圧印加方法によって，その他の入出力端子についてはパルス電流注入方法を用い
てその耐量を試験する。タイミングを生成する入力端子についても試験は入出力端子に
準ずる。NC 端子は試験中開放状態とし，ストレスの印加は行わない。
入出力端子を Hi-Z(高インピーダンス状態)にした場合にワーストの耐量になる場合も
あるので，設定が可能な場合は Hi-Z で試験すべきである。また，供試品がダイナミック
な回路をもつ場合も含めてそのクロック印加，端子の論理設定は Inomが安定に測定できる
範囲内で設定してよい。
EIAJ ED-4701/300-2
4.1.2 初期測定 個別規定で規定の項目及び条件に従って行う。定常電源電流 Inomを測定する。
4.1.3 試験回路及び電気的特性 試験は図２及び図３の回路で行い，その電気的特性は表１，図４，
図５を満足すること。測定のタイミングは図６，図７及び表１を満足すること。
GND
入力端子は電源またはGND端子に接続
被試験端子
トリガパルス電流源 (クランプ電圧Vcl)
電流計
電源n電源１
出力端子は開放状態
Isupply nIsupply 1
Vsupply1
V supply n
図２ 方法 I の試験回路
プラス電流の場合
EIAJ ED-4701/300-2
GND
入力端子は電源またはGND端子に接続
被試験端子
トリガパルス電流源 (クランプ電圧Vcl)
電流計
電源n電源１
出力端子は開放状態
Isupply nIsupply 1
Vsupply1
V supply n
図３ 方法 I の試験回路
マイナス電流の場合
備考 1. 供試品が複数の異なる電源電圧を必要とする場合，独立した電源を用いて Isupply n を独立に
測定すること
2. 出力端子は試験中，被試験端子を除き開放としておく。
3. 入力端子の論理レベルは H＝電源 n，L＝GND とする
EIAJ ED-4701/300-2
tr tf
90%
10%
90%
10%
t cool
I OS
I OS
図４ トリガパルス電流の波形(プラス電流の場合)
90%
10%
90%
10%
tp
tftr
t cool
I OS
I OS
図５ トリガパルス電流の波形(マイナス電流の場合)
備考 この図４及び図５は図１，図２及び図３で規定した測定法によるパルスパラメーターのうち
tr，tf，tp，Ios，tcoolを規定する。パルスの電気的特性は表１の規定を満足すること。
tp
tp
tftr
t cool
EIAJ ED-4701/300-2
Vsupply n (推奨動作電圧max)
被試験端子
VOS
V OS
T1 T2 T 3 T4 T5 T6 T7
GND
Logic high=Vsupply n
GND
電源n端子
図６ トリガパルス電流を印加した場合の電源端子及び被試験端子の電圧波形とタイミング
(プラス電流の場合)
GND
Vsupply n (推奨動作電圧max)
被試験端子
logic low=GND
V OS
V OS
T1 T 2 T 3 T4 T5 T 6 T7
電源n端子
図７ トリガパルス電流を印加した場合の電源端子及び被試験端子の電圧波形とタイミング
(マイナス電流の場合)
備考 1. 図６，図７は備考 2.に示す測定タイミングを規定する。Vosに関してはその値の校正は図８
に従うこと。
EIAJ ED-4701/300-2
備考 2. 図６，図７における T1〜T7の規定は下記のとおり。
Time 動 作
T1→T2 電源電流 Isupplyを測定し定常電源電流 Inomとする。
T4→T7 冷却時間 (tcool)
T4→T5 電源電流 Isupplyを測定する前の待ち時間
T5 電源電流 Isupplyを測定するタイミング(tstb)
T6 電源電流 Isupplyが 4.1.4 で規定する判定基準電流値以上流れたら
電源を off するタイミング
表１ トリガパルス電流の電気的特性
規 格 値 項 目 記号 参照図 時間間隔
min. max. 単位 備 考
パルス幅 tp 1，4，5 2X tr 10 ms
立ち上がり時間 tr 1，4，5 0.005 2 ms (10％-90％)
立ち下がり時間 tf 1，4，5 0.005 2 ms (90％-10％)
定常電流を測定する時間 tw 6，7 T1→T2 0.05 5 s
冷却時間 tcool 1，4，5 T4→T7 tp s 繰り返す場合
電源電流を測定するまでの待ち時間 6，7 T4→T5 0.003 5 s
電源切断 6，7 T6
電源電流測定ストローブ位置 tstb 6，7 T5 s
トリガオーバーシュート Ios 1，4，5 Itrgの 5％以下
トリガパルス電流 Itrg 1，4，5 設定値±5％
電源電圧の変動 Vos 6，7，8 設定値±10％ (1)
クランプ電圧 Vcl 1 設定値±10％
注(1) 電源に対して図８の測定法にて Vos準を満足するように tr，tfを調整すること。
4.1.4 トリガパルス印加手順
(1) 供試品は図２，図３に従って電源やパルス電流源に接続すること。電源電圧は推奨電源電圧の
大値とし，電源の電流制限値はラッチアップ判定基準電流値以上で供試品が破壊しない値と
する。
(2) 供試品は 4.1.1 に規定するように Inomが安定に測定できるように入力端子(必要な場合はタイ
ミングを生成する入力端子を含む)の論理状態を固定する。供試品がダイナミック回路を有する
場合はクロックを印加するが Inomが安定に測定できる場合はこの限りではない。論理の組合
せについては特にデバイスの特性上懸念される場合を除いて 1 とおりでよいものとする。ここ
で用いる論理レベルは GND，電源電圧をそれぞれ L，H レベルとする。複数の異なった電圧を必
要とする電源端子を有する供試品の場合，Isupply n はそれぞれ独立に試験前に測定し，その値
を Inom n とする。同一電圧の電源端子は電源を共用してよい。試験温度は常温とし，25℃±5℃
とする。特に必要な場合は高温試験を行うが個別規定による。
EIAJ ED-4701/300-2
(3) 供試品の被試験端子にトリガパルスを印加する。トリガパルス印加回数は 1 回とする。トリガ
パルスの極性は被試験端子 1 回の試験に正，もしくは負どちらかのみとする。パルス印加時に
注意すべきはクランプ電圧Vclの設定である。クランプ電圧に達したときは試験を打ち切ること。
クランプ電圧に関しては 4.1.6 を参照のこと。
備考 1. 試験トリガパルス電流は Inom＋100mA を推奨する。
2. トリガパルス電流のパルス幅(tp)は供試品が発熱の影響を受けないよう，できるだけ
短いほうが望ましい。
3. ラッチアップの判定条件は 5. 試験方法 I，II に共通する注意事項を参照のこと。
(4) トリガパルスを印加し終えたのち，被試験端子の入力レベルをトリガパルス印加前に戻す。
Isupply n をそれぞれの電源について測定する。この段階でラッチアップもしくは破壊が生じた場
合，このサンプルの試験は中止し，新しいサンプルに交換して(1)へ戻る。
備考 1. 被試験端子の入力レベルをトリガパルス印加前に戻す際，端子に余計なノイズなどが
のらないように注意する。
2. Isupplyが基準電源電流値以上流れた場合でも，4.1.6 及び 5 に記載のように本当にラッ
チアップによる電流なのか注意が必要である。
(5) ラッチアップや破壊が生じなかったときは必要な放置時間(tcool)をおいてから被試験端子を変
えて(3)及び(4)の手順でトリガパルスを印加する。このときラッチアップが起こるまで，ある
いは規定値のトリガパルス電流値に達するまで同一の端子にストレスの強度をあげて印加する
方法を用いてもよい。
(6) 手順(2)から手順(5)までを全ての被試験端子(除く電源，グランド端子)で行う。被試験端子は
入出力，Hi-Z，タイミング生成，アナログすべてを含む。ただし，特に規定がある場合は特定
の端子を試験から除外することがある。
(7) トリガパルスの極性を反転させて手順(1)から(6)を繰り返す。
4.1.5 最終測定 必要な場合は，個別規格で規定の項目，及び条件に従って行う。必要に応じて，試
験中における供試品の故障の有無を確認する。
4.1.6 パルス電流注入方法の注意事項
(1) 定電流パルスのクランプ電圧 クランプ電圧の設定はプラス電流の場合｜Vsupply｜の 1.5 倍とし，
マイナス電流の場合｜Vsupply｜の 0.5 倍とする。トリガパルス電流を供試品に印加する場合，被
試験端子の入力インピーダンスが高い場合は高電圧が印加される。このような場合は試験結果
に大きな影響が出る場合があり望ましくない。したがって，クランプ電圧の設定値とクランプ
電圧を大きくした場合の試験結果への影響を把握しておくことは正しいラッチアップ試験のた
めに必要である。入力インピーダンスが高く，所定のトリガパルス電流を流せないような端子
については，通常の使用状態で大電流が注入される可能性はない。
EIAJ ED-4701/300-2
(2) パルス電流の立ち上がり，立ち下がり時間 トリガパルスを印加した際にトリガ電流が逆流し，
電源電圧に重畳して電源電圧が瞬間的に変動する場合がある(図６，図７の Vos)。実際に試験を
開始する前に図８に示す測定によって電源電圧変動(Vos)が設定値±10％におさまるように定電
流パルス電流源の立ち上がり時間等を調整する必要がある。一般に立ち上がり時間を遅くする
と電源電圧変動に影響を与えにくくなる。
(3) 入力端子を試験する場合，一時的にその端子がオープン状態になることによって供試品の状態
が不安定になり，発振してしまう可能性があるものについては抵抗を介して被試験端子を Vsupply
あるいは GND に接続してもよい。ただし，抵抗は注入されるトリガパルス電流値に影響を与え
ない値のものを使用すること。
オシロスコープ
Vsupply n
GND
Vsupply n
被試験端子
ソケット あるいはそれに相当するもの
50Ω電圧プローブ
電流注入
備考 1. 電流源に接続する抵抗は 50Ω±10％とする。
備考 2. 電圧プローブの入力インピーダンスは 10kΩ以上とする
図８ 電源へのパルス逆流影響(Vos)の評価法
EIAJ ED-4701/300-2
4.1.7 個別規格に規定すべき事項(方法 I の場合)
(1) 試験方法 ［4.参照］
(2) 供試品の個数 ［4.1 参照］
(3) 前処理(必要な場合) ［4.1.1 参照］
(4) 初期測定の項目と条件 ［4.1.2 参照］
(5) 電源電圧(規定以外の場合) ［4.1.3 参照］
(6) 電源電流制限値 ［4.1.4 参照］
(7) ラッチアップ判定基準電流値 ［4.1.4 参照］
(8) 周囲温度(規定以外の場合) ［4.1.4 参照］
(9) 被試験端子以外の入出力端子の処置 ［4.1.4 参照］
(10) 被試験端子(規定以外の場合) ［4.1.4 参照］
(11) トリガパルスの印加回数(規定以外の場合) ［4.1.4 参照］
(12) トリガパルスの極性 ［4.1.4 参照］
(13) トリガパルス電流値 ［4.1.4 参照］
(14) クランプ電圧(規定以外の場合) ［4.1.4 参照］
(15) 電流検出用抵抗(規定以外の場合) ［5.参照］
(16) 終測定(必要な場合) ［4.1.5 参照］
4.2 方法 II 電源過電圧方法 本方法は通電中の半導体デバイスの電源端子に瞬間的に過大な電圧が
印加されることで誘発されるラッチアップ現象に対する耐性を評価するものである。供試品の試験個数
は個別規格にて定める。
4.2.1 前処理 4.1.1 を参照する。
4.2.2 初期測定 個別規格で規定の項目及び条件に従って行う。Inomの測定をしておく。
4.2.3 試験回路及び電気的特性 試験は図９の回路で行い，その電気的特性は表２，図９を満足する
こと。測定のタイミングは表２，図 10 を満足すること。
EIAJ ED-4701/300-2
GND
入力端子は電源またはGND端子に接続
電流計
電源n電源１
出力端子は開放状態
Isupply nIsupply 1
Vsupply 1
Vsupply n
電流計
図９ 方法 II の試験回路
表２ トリガパルス電圧の電気的特性
規 格 値 項 目 記号 時間間隔
min. max. 単位 備 考
パルス幅 tp T3→T4 2X tr 5 s
立ち上がり時間 tr 0.005 5 ms (10％-90％)
立ち下がり時間 tf 0.005 5 ms (90％-10％)
待ち時間 tw T1→T2 (1)
冷却時間 tcool T4→T7 tp s
電源切断 T6
電源電流測定ストローブ位置 tstb T5 0.003 5 s
オーバーシュート Vos Vtrigの 5％以下
トリガパルス電圧 Vtrg 設定値±5％
注(1) 規定の論理状態になるまでの待ち時間を設定する場合は，個別規格に規定する。
EIAJ ED-4701/300-2
10%
trg
VOS
trtf
tW tp t cool
Vsupply
V
T1 T2 T3 T4 T5 TT6 7
90%
GND
図 10 トリガパルスの電圧波形
備考 図 10 における T1〜T7の規定は下記のとおり。
Time 動 作
T1→T2 電源電流 Isupplyを測定し定常電源電流 Inomとする。待ち時間(tw)
T3→T4 パルス幅
T4→T7 冷却時間(tcool)
T4→T5 電源電流 Isupplyを測定する前の待ち時間
T5 電源電流 Isupplyを測定するタイミング(tstb)
T6 電源電流 Isupplyが規定値以上流れたら電源を off するタイミング
4.2.4 トリガパルス印加手順
(1) 供試品に電源電圧 Vsupplyを印加する。個別規格の規定によって，電源電圧 Vsupplyは推奨電圧の
大値とし，電源の電流制限値は，ラッチアップ判定基準電流値以上で供試品が破壊しない値と
する。特に規定がない限り，試験時の周囲温度は 25℃±5℃とする。
(2) 供試品は 4.2.1 に規定するように Inomが安定に測定できるように入力端子(必要な場合はタイ
ミングを生成する入力端子を含む)の論理状態を固定する。供試品がダイナミック回路を有する
場合はクロックを印加するが Inomが安定に測定できる場合はこの限りではない。論理の組合
せについては特にデバイスの特性上懸念される場合を除いて 1 とおりでよいものとする。ここ
で用いる論理レベルは GND，電源電圧をそれぞれ L，H レベルとする。複数の異なった電圧を必
要とする電源端子を有する供試品の場合，Isupply n はそれぞれ独立に試験前に測定し，その値
を Inom n とする。同一電圧の電源端子は電源を共用してよい。GND を基準として，トリガパルス
電圧 Vtrgまで電源の電圧を上げてラッチアップのトリガとする。トリガパルスの印加回数は，特
に規定がない場合は 1回とし，電圧は供試品の絶対 大定格を超えないものとする。
絶対 大定格を超えないこと
tstb
EIAJ ED-4701/300-2
(3) 4.2.3 に規定するとおりトリガパルス電圧を印加した後，電源電圧を推奨電圧の 大値まで下げ，
電源電流の測定ストローブ位置 tstbで供試品の電源電流 Isupplyを測定する。電源電流 Isupplyが，
個別規格に規定のラッチアップ判定基準電流値以上，又は 5.(1)で規定された電流以上に流れた
場合，このとき印加したトリガパルス電圧値でラッチアップが発生したものとみなし，速やか
に電源の供給を止める。Isupply がラッチアップ判定基準電流未満の場合，引き続き次のラッチ
アップ試験を行っても構わない。ただし，供試品を冷却するために充分な間隔を取り，T7 のタ
イミングよって実施する。
備考 電源電圧が複数種類ある供試品については，全ての電源端子に規定の電圧を印加した後，
各電源端子ごとにトリガパルスを印加する。
4.2.5 最終測定 個別規格に規定の項目及び条件に従って行う。
備考 必要に応じて試験中における供試品の破壊の有無を確認する。
4.2.6 個別規格に規定すべき事項(方法 II の場合)
(1) 試験方法 ［4.参照］
(2) 供試品の個数 ［4.2 参照］
(3) 前処理(必要な場合) ［4.2.1 参照］
(4) 初期測定の項目と条件 ［4.2.2 参照］
(5) 待ち時間 ［4.2.3 参照］
(6) 電源電圧(規定以外の場合) ［4.2.4 参照］
(7) 電源電流制限値 ［4.2.4 参照］
(8) 温度(規定以外の場合) ［4.2.4 参照］
(9) 入出力端子の処置 ［4.2.4 参照］
(10) トリガパルスの印加回数 ［4.2.4 参照］
(11) 絶対 大定格 ［4.2.4 参照］
(12) トリガパルス電圧値(規定以外の場合) ［4.2.4 参照］
(13) 電流検出用抵抗(推奨値以外の場合) ［5.参照］
(14) ラッチアップ判定基準電流値 ［4.2.4 参照］
(15) 終測定(必要な場合) ［4.2.5 参照］
5. 試験方法 I，II に共通する注意事項
(1) 供試品のラッチアップ判定電流は Isupplyを測定し，Inomからの変動分で規定するが，その判定値
は個別規格を優先する。個別規格に規定がない場合は Inom＋10mA，又は Inom×1.4 いずれかの大
きい方の値を判定値とする。
(2) Isupply の測定には内部抵抗が 1Ω以下の電流計，又は 1Ω以下の抵抗の両端の電位差を測定して
求める。
EIAJ ED-4701/300-2
(3) 試験装置と供試品の配線浮遊容量は，印加パルス電圧，電流波形に影響がないように極力少な
くすることが望ましい。
(4) ラッチアップの発生は，供試品の温度の影響を受けるため，試験中はなるべく供試品の温度を
一定に保つ。
(5) ラッチアップ試験は電気的なストレスを強制的にデバイスに加えているため，電気的なストレ
ス(EOS)によって供試品が破壊されることがある。このような場合でもラッチアップが発生した
ように見えることがあるが，実際には破壊によるものでありラッチアップではないので原因を
見極めて対処すること。ラッチアップに至らないが破壊した場合はその旨を記録すること。
(6) ラッチアップが発生したことによって，電源－GND 間に大電流が流れ供試品内の配線が断線し電
源－GND 間が開放状態になる場合があるが，この場合は電源電流が流れなくなりその後に試験を
継続してもラッチアップが発生しなくなるので注意が必要である。
(7) 電源の電流制限値はラッチアップ発生時に破壊しない値に設定するがラッチアップ保持電流値
以内に設定してしまうと，トリガパルスを印加してもラッチアップは発生しなくなるので供試
品の特性を十分考慮したうえで設定すること。
(8) 一度試験に使用した供試品は再び 終測定にパスすれば再使用可能であるが，原則的に破壊試
験であることに留意すべきである。
EIAJ ED-4701/300-2
参考 1. 試験方法に関する補足事項
1. 制定の趣旨 この試験方法は，2001 年 8 月に制定された EIAJ ED-4701/306 を改正したものであ
る。ただし，2001 年 8 月制定の EIAJ ED-4701/306 は 1994 年 6 月制定の EIAJ ED-4701-1 の内容をほぼ
そのまま引き継いでおり，2002 年までテスト方法に関しての審議はなされなかった。1994 年 6 月以降
の審議の経過について，2 項に示す。
2. 審議の経過 前述のとおり，JEITA では 2001 年 8 月の ED-4701 分冊化に伴う改正に際してもテスト
方法の審議はなされず，1994 年 6 月制定の内容をそのまま引き継いできた。一方，海外規格においては
JEDEC Standard No.17 は JEDEC Standard No.78(1997.3)に改正され，IEC では IEC/PAS62181(2000.7)
を基に見直しがなされ，IEC 60749-29 にて CDV 文書から FDIS 原案作成の段階まできている。
上記を受け，2001 年 8 月制定の EIAJ ED-4701/306 の「参考 1. 4. 今後の課題」では JEITA におい
ても早急に内容を見直し，必要に応じて改正を実施する必要があることを訴えた。また，半導体信頼性
サブコミティでは，2002 年度のテーマとして取り上げ審議を行った。以下に，この試験方法の制定に関
連した審議経過を述べる。
2001 年 12 月
第 41 回信頼性サブコミティにおいて，2002 年度の審議テーマの一つとしてラッチアップ試験方法
の見直しを取り上げることが正式に決定された。
2002 年 4 月～5 月
ラッチアップ試験方法についてアンケートをとり，各委員の見解を集計した。
2002 年 8 月
ラッチアップ改正原案を作成し，変更点を中心に審議した。
2002 年 9 月
EIA/JEDEC とのジョイント・ミーティングにおいて，改正案を基に JEITA の見解を JEDEC Standard
No.78 との相違点を中心に対比させ，提示した。
2002 年 8 月～12 月
ラッチアップ改正案を作成するにあたり，I-test における電流注入時の電源電圧波形や，クラン
プ電圧設定時，クランプされた直後の電流波形のオーバーシュート波形などの基礎データを取得し
た。
2002 年 12 月
ラッチアップ改正案を提出し，各委員の見解を聞くことにした。
EIAJ ED-4701/300-2
3. アンケート集計結果 2002 年 4 月～5 月にラッチアップ試験方法に関するアンケート調査を行い，
11 社から回答を得た。以下にその集計結果を示す。
(1) パルス電流注入方法における電流源の基準端子の取り方 2001 年 8 月制定の JEITA 規格では，
プラス電流印加時は Vsupply(デバイス電源端子：VCC)を電流源の基準端子とし，注入電流の電源
への逆流を防ぐ仕様となっている。ただし，多電源系デバイスの試験に対する考慮はなされて
おらず，試験方法は規定されていない。
一方，EIA/JEDEC では，注入電流の電源側への逆流を許容し，プラス電流印加時はマイナス電
流印加時と同様，デバイス GND 端子を基準端子として試験するように規定されている。
現在の採用方式としては，
JEITA 式 6 社
JEDEC/IEC 式 3 社
両方 2 社
のように JEITA 式が多くを占めたが，一方，どちらが望ましいかという問いに対しては，
JEITA 式 5 社
JEDEC/IEC 式 4 社
無回答 2 社
に見られるように，ほぼ半々に分かれた。
(2) 電源過電圧方法の実施状況
実施している 9 社
実施していない 2 社
ほとんどの会社で実施されているが，試験時の入力ピンの扱いや多電源デバイスに対する電
源間のパワーアップ・シーケンスについてはデバイス個別の規格及び試験装置上の制約を考慮
しながら，各社各様で行われている。
また，保証すべき印加過電圧の 大値としては絶対 大定格としている(2001 年 8 月制定の
JEITA 規格)ところが過半数を超えたが，EIA/JEDEC での規定値，1.5×max.Vsupplyを採用してい
るところも 2社あった。
(3) 波形のモニタ 毎試験時，波形を観測しているところはわずか 1 社しかなかったが，校正時な
ど定期的に波形を観測しているところは 7社を数えた。
(4) クランプ電圧の設定 多電源デバイスに対しての設定クランプ電圧は各端子がどの電源系に属
するかを考慮して設定しているところが過半数を超えたが，クランプ電圧の設定値については
各社まちまちであった。
EIAJ ED-4701/300-2
(5) デバイスの論理状態の設定 試験(電流印加又は電圧印加)前後に出力ピンの論理状態を確認し
ているか。
確認している 1 社
確認していない 10 社
論理設定にはこだわらず，静的消費電流が安定しさえすれば問題ないと考える。
論理設定にはこだわらない 7 社
論理設定も考慮すべき 3 社
無回答 1 社
試験装置の制約，及び内部の論理状態がラッチアップに与える影響は少ないだろうとの判断
から出力ピンの論理状態にはこだわらない傾向が強い。
(6) 入力ピンの設定印加電圧(論理設定電圧) EIA/JEDEC では，入力電圧は high 又は low に対して
MAX logic high，MIN logic low にそれぞれ設定するように規定されているが，通常，デバイス
の規格では，
MAX logic high ＝ VCC(電源電圧) ＋ 0.3V
MIN logic low ＝ GND(接地電圧) － 0.3V
と規定されることが多い。
試験時，この＋/－0.3V を考慮しているか。
＋/－0.3V を考慮している なし
＋/－0.3V を考慮していない 10 社
無回答 1 社
に見られるように，＋/－0.3V を考慮して試験しているところは 1 社もなく，入力電圧の high
又は low の設定についてはそれぞれ VCC 又は GND で十分だと考えている。
EIAJ ED-4701/300-2
参考 2. パルス電流注入方法に関する補足事項
1. 定電流パルス源 定電流源とは理想的にはその端子間にどのような素子，あるいは回路が接続され
ていても端子間の電流が常に決められた値に保たれる素子である。電流源の端子間電圧はその端子間に
接続される素子，あるいは回路によって決定される。ただし，実際の電流源はこのような理想的動作か
ら幾分かのずれを持っているため，電流パルス印加直後の電圧変動，オーバーシュート，アンダー
シュートなどの挙動を把握しておくことは重要である。
2. クランプ電圧設定 通常定電流源には［クランプ電圧］という設定があり，高インピーダンスをも
つ被試験端子に定電流パルスを印加する際の印加上限電圧をこのクランプ電圧で決定する。試験装置に
よってはこのクランプ電圧を 100V まで設定可能なものがあるが，この電圧が直接瞬間的にでも供試品
に印加されたらそれが破壊することは明らかである。したがって，高インピーダンスをもつ被測定端子
に破壊電圧を超える電圧が印加されないようにクランプ電圧の設定を行う必要がある。このような高イ
ンピーダンスを持つ端子の例としては，ポリシリコン抵抗を保護回路として持つ端子や I/O 端子(Hi-Z
状態をとりうる)などがある。
3. クランプ電圧とオーバーシュート 図１に規定する波形測定回路でパルス波形を測定した場合，
参考図１に示すように試験装置によってはクランプ電圧を大きく超えた波形を出すものがある。定電流
源はその出力電圧をフィードバックさせて電圧制御を行っているので，パルスの立ち上がりが早い場合
はそのフィードバックが時間的に追いつかないためにオーバーシュートが発生する。このような場合は
オーバーシュートが規定範囲内におさまるように，表１に示した範囲内においてパルスの立ち上がり，
立ち下がり時間を大きくしなければならない。参考図１の装置の場合 tr＝5μs は立ち上がり時間と
して早すぎる。
EIAJ ED-4701/300-2
測定条件
Vcl＝5.0V，RL＝50Ω，
tr＝5μs
電流値 ＋200mA
Vcl＝－5.0V，RL＝50Ω，
tr＝5μs
電流値 －200mA
参考図１ 立ち上がり時間とオーバーシュート
4. 波形測定時の負荷抵抗について JEITA では初期の規格制定時からパルス校正時の負荷抵抗として
50Ωを適用してきた。この抵抗にもっと大きな値を適用した場合も規定する必要があるのか，という観
点で検討を行った。結論として，
(1) 設定電流に対する線形性の確認という点からは抵抗値は 1つで十分である。
(2) 抵抗値，クランプ電圧値，立ち上がり時間の関係から場合によっては振動波形を示すことがあ
り，低い抵抗値での規定の方が望ましい。
ということから従来どおり 50Ωのみの規定とした。
EIAJ ED-4701/300-2
参考図２，参考図３に trを 5μs，50μs にしたときの波形を負荷抵抗を変えて測定した例を示す。
RL 波 形
50Ω
500Ω
1kΩ
測定条件
負荷抵抗＝50Ω，500Ω，1kΩ
Vcl＝5.0V
負荷抵抗が高くなると波形が振動して収束
しなくなる。原因はクランプ電圧に達した時
の応答が間に合わなくなるためである。
参考図２ tr＝5μs の波形
RL 波 形
50Ω
500Ω
1kΩ
測定条件
負荷抵抗＝50Ω，500Ω，1kΩ
Vcl＝5.0V
このように trを大きくすると振動はなくなる。
参考図３ tr＝50μs の波形
EIAJ ED-4701/300-2
5. 電源へのパルスの逆流 今回の改正では多電源の供試品への対応のために印加パルスが電源側へ
逆流することを認めた。そのかわりに電源側はその逆流した電流を吸収しても電圧変動が起こらないも
のでなくてはならない。電源側へ印加パルスが逆流する経路を参考図４に示す。
電流パルスの trや電源側の性能でパルス印加時の電源電圧変動はある程度避けられないが，いかなる
場合でも表１に示した条件を満足することが必要である。特に電源電圧の変動が絶対 大定格を超えて
はならない。
参考図４ 電源への電流逆流
電源
パルス電流源
電源端子
入力端子
パルス電流源
EIAJ ED-4701/300-2
参考図５，参考図６に図８の測定法で観察した波形を示す。参考図５は A 社製の装置(tr固定型：
8μs)，参考図６は B社製装置(tr可変型)のデータである。
tr が小さい場合，電源側が変化に追随できず変動分が大きくなって絶対 大定格を超える場合があ
る。したがって，trはなるべく大きいほうが電源電圧への影響からも望ましい。
参考図５，６共通の測定条件
測定法は図８，B社装置は trが可変。
電源電圧は 3.3V に設定。
各波形は上段が印加パルス，下段が電源
電圧の変動である。
参考図内の数値はその時間での電圧値(ピークの場合はピーク電圧値)。
参考図５ A 社装置 tr＝8μs 固定
参考図６は 5μs，50μs，500μs で測定
波形
上段がトリガーパルス，下段が電源電圧
tr＝5μs
tr＝50μs
tr＝500μs
参考図６ B 社装置
