나노 반도체용

EUV 리소그래피

한국과학기술정보연구원

- i -

<제목차례>

제1장 서 론 ········································································································1

제2장 반도체 리소그래피 기술 개요 ·························································2

1. 반도체 리소그래피 기술 ····················································································2

가. 반도체 산업과 리소그래피 기술 ································································2

나. 반도체 고집 화와 기존 리소그래피 기술의 문제 ····························4

2. 나노 반도체용 EUV 리소그래피 기술 ························································6

가. 나노 반도체용 EUV 리소그래피 기술의 개요 ····································6

나. EUV 리소그래피 기술의 요 쟁 ························································10

제3장 EUV 리소그래피 기술개발 황 시장동향 ··························16

1. 나노 반도체용 EUV 리소그래피 기술개발 황 ····································16

가. 나노 반도체용 EUV 리소그래피 국내 기술개발 황 ····················16

나. EUV 리소그래피 해외 기술개발 황 ····················································22

2. 나노 반도체용 EUV 리소그래피 기술의 시장동향 ································30

가. 나노 반도체용 EUV 리소그래피 장비개발 황 ······························30

나. 나노 반도체용 EUV 리소그래피 시장 황 ······································32

제4장 결론 ········································································································36

<참고문헌> ·······································································································37

- ii -

<표차례>

<표 2-1> EUVL 개발에 필요한 핵심 요소기술 ····················································9

<표 2-2> 흡수체 buffer layer 물성 요구조건 ···············································11

<표 2-3> 각 스테이지 가이드 별 특성 ·································································13

<표 2-4> 라즈마 EUV source의 종류와 spec. ················································14

<표 3-1> EUV-LLC의 EUVL 요소기술 연구 분야 ·············································24

<표 3-2> ASET에서 진행하고 있는 연구 분야 ···················································26

<표 3-3> 일본 내의 독자 인 EUVL 연구 개발 동향 ······································27

<표 3-4> 상업생산용 EUV lithography system 목표 사양 ·····························31

<표 3-5> 반도체 장비별 세계시장 황 망 ···············································33

<표 3-6> 노 장치 세계시장 황 망 ·······················································33

<표 3-7> 반도체 장비 노 장치 국내시장 황 망 ·························34

<그림차례>

<그림 2-1> 리소그래피 공정의 원리 ·······································································2

<그림 2-2> 반도체 소자의 미세화와 리소그래피 공정의 장 축소 경향 ·····3

<그림 2-3> ITRS 리소그래피 로드맵 ·······································································4

<그림 2-4> EUVL 개념도 ··························································································8

<그림 2-5> EUVL reflective 마스크의 개념도 ······················································8

<그림 3-1> 미국의 EUV-LLC의 로그램 구성도 ··············································24

<그림 3-2> EUV-LLC의 EUVL 기술개발 로드맵 ···············································25

<그림 3-3> EUCLIDES 조직도 ···············································································28

<그림 3-4> EUCLIDES의 EUVL 기술개발 로드맵 ············································29

<그림 3-5> 유럽 지역 연구 consortium 재편 형태 ···········································30

<그림 3-6> 국내ㆍ외 노 장치 시장 규모 추이 ···············································35

- 1 -

제1장 서 론

나노 반도체용 포토 리소그래피 기술은 반도체 웨이퍼 상에 집 회로를

정의한 복잡한 패턴을 인쇄하는데 이용되는 기술이다. 특히, 마스크 상의 패

턴은 감 막으로 덮힌 실리콘 웨이퍼 상에서 고정 노 장비에 의해서 축

소되어 이미지화 된다.

나노 반도체용 포토 리소그래피 기술의 계속 인 발 은 더욱 세 한

모양과 크기로 2년마다 약 30% 정도의 감소를 가능하게 하 다. 이것은 반

도체 산업에서 더 강력하고 비용 면에서 효율 인 생산을 가능하게 하 다.

평균 으로 18개월마다 집 회로의 트랜지스터 수는 두 배가 되고 있다. 이

러한 에서 포토 리소그래피의 퇴출 시 은 여 히 측을 불허하지만,

선폭의 미세화와 회로의 고부피 집 화에 따라 새로운 리소그래피 기술이

요구되고 있다.

이른바 NGL(Next Generation Lithography)로 불리며 기존의 리소그래피

기술의 한계를 극복할 수 있는 새로운 기술들로 EUV Lithography, X-Ray

Lithography, Ion-Beam Projection Lithography, Electron-Beam Lithography

등이 있으며, 이 에서 10내지 14nm의 범 의 장을 갖는 극자외선(EUV,

Extreme Ultraviolet)을 이용하는 EUV Lithography(EUVL)은 NGL 기술의

선두로 알려져 있다.

본 보고서에서는 이러한 나노 반도체용 EUV 리소그래피 기술의 개요를

살펴보고 이에따른 연구개발 동향 시장동향을 분석하도록 한다.

- 2 -

제2장 반도체 리소그래피 기술 개요

1. 반도체 리소그래피 기술

가. 반도체 산업과 리소그래피 기술

반도체 소자를 제조하기 해서는 웨이퍼 제작, 산화공정, 확산공정, 박막

증착공정, 이온주입공정, 식각공정, 리소그래피 공정 등의 복잡한 공정을 거

치게 되며, 이러한 증착과 식각의 사이에서 원하는 부분을 웨이퍼 상에 축소

하여 구 하는 과정이 리소그래피 공정의 기능이다.

<그림 2-1> 리소그래피 공정의 원리

리소그래피 공정은 미술에서의 제작기법이 석 인쇄기술에 사진감 기술

을 응용하여, 원 에 해당되는 마스크 상에 설계된 패턴을 다양한 방법을 이

용해 웨이퍼 상에 옮기는 작업으로, 빛이 통과한 부분과 통과하지 않은 부분

의 명암차이가 감 제에 선택 향을 미치는 원리를 이용하여 원하는 모

양을 웨이퍼 상에 구 하는 방법이다. 재에는 머리카락 두께의 약 600분의

1에 해당하는 0.15㎛ 정도를 사할 수 있는 기술이 상용화되어 양산에 용

되고 있다.

- 3 -

잘 알려져 있다시피 지난 20 여 년간 소자의 scaling은 많은 공정기술의

발 과 함께 이루어져왔으며 특히 리소그래피 공정기술의 진보와 그 궤를

같이 하고 있다고 하여도 과언이 아닐 정도로 소자의 집 화 소형화에 막

한 향을 미친다.

차 미세화 되는 패턴의 사를 가능 하기 해서는 리소그래피 공정

의 해상도 (resolution)의 향상이 필수 인데 기에는 Rayleigh criteria를 따

라서 단 장의 원을 이용하는 방식으로 손쉽게 해결하 다.

<그림 2-2> 반도체 소자의 미세화와 리소그래피 공정의 파장 축소 경향

과거의 가시 선-자외선-원자외선으로의 개발에 따라 g-line (436nm),

h-line (405nm), i-line (365nm)을 거쳐 KrF (248nm) ArF (193nm)

excimer laser까지 이용하게 되었다.

그러나 원자외선 역에서 더 이상의 장 축소가 어려워짐에 따라 추가

인 해상도 한계의 연장을 해서 다양한 해상도 향상 기술(RET(:

- 4 -

Resolution Enhancement Technology)- 를 들어 근 효과보정(OPC:

Optical Proximity Correction), 상변 마스크(PSM: Phase Shift Mask), 변

형 조명(off axis illumination) 등)이 개발되었다.

나. 반도체 고집 화와 기존 리소그래피 기술의 문제

최근 반도체 소자의 미세화 속도가 더 한층 가속됨에 따라 회로의 최소

선폭이 사용 장의 반에 이르는 등 물리 인 한계에 착하게 되어, 70nm

이하의 미세 패턴 사에서는 이제까지의 원 장축소의 trend로는 리소그

래피 공정이 지원될 수 없는 기술 한계 (technical barrier)가 존재한다는

인식이 높아졌다.

2003 2005 20072001 2011 2013 20152009 2017

Research Required Development Underway Qualification/Pre-Production

This legend indicates the time during which research, development, and qualification/pre-production should be taking place for the solution.

First Year of IC Production

2004 2006 20082002 2012 2014 20162010

Tech

nolo

gy O

ptio

ns a

t Tec

hnol

ogy

Nod

es(D

RA

M H

alf P

itch,

nm

)

90

32

193 nm + PSM

157 nm

IPL, PEL, PXL

45

EUV

EPL

ML2

IPL, PEL, PXL

22

EUV, EPL

ML2

Innovative Technology

IPL, PEL, PXL

DRAM Half Pitch(Dense Lines)

65

157 nm

EUV, EPL

ML2

IPL, PEL, PXL

Narrow

Options

Narrow

Options

EUV

EPL

ML2

IPL, PEL, PXL

Narrow

Options

Narrow

Options

130130248 nm + PSM

193 nm

2003 2005 20072001 2011 2013 20152009 2017

Research Required Development Underway Qualification/Pre-Production

This legend indicates the time during which research, development, and qualification/pre-production should be taking place for the solution.

First Year of IC Production

2004 2006 20082002 2012 2014 20162010

2003 2005 20072001 2011 2013 20152009 2017

Research Required Development Underway Qualification/Pre-Production

This legend indicates the time during which research, development, and qualification/pre-production should be taking place for the solution.

First Year of IC Production 2003 2005 20072001 2011 2013 20152009 2017

Research Required Development Underway Qualification/Pre-Production

This legend indicates the time during which research, development, and qualification/pre-production should be taking place for the solution.

2003 2005 20072001 2011 2013 20152009 20172003 2005 20072001 2011 2013 20152009 20172003 2005 20072001 2011 2013 20152009 20172003 2005 20072001 2011 2013 20152009 20172003 2005 20072001 2011 2013 20152009 2017

Research Required Development Underway Qualification/Pre-Production

This legend indicates the time during which research, development, and qualification/pre-production should be taking place for the solution.

Research Required Development Underway Qualification/Pre-Production

This legend indicates the time during which research, development, and qualification/pre-production should be taking place for the solution.

First Year of IC Production

2004 2006 20082002 2012 2014 201620102004 2006 20082002 2012 2014 20162010

Tech

nolo

gy O

ptio

ns a

t Tec

hnol

ogy

Nod

es(D

RA

M H

alf P

itch,

nm

)

909090

3232

193 nm + PSM

157 nm

IPL, PEL, PXL

45

EUV

EPL

ML2

IPL, PEL, PXL

4545

EUV

EPL

ML2

IPL, PEL, PXL

22

EUV, EPL

ML2

Innovative Technology

IPL, PEL, PXL

222222

EUV, EPL

ML2

Innovative Technology

IPL, PEL, PXL

DRAM Half Pitch(Dense Lines)

65

157 nm

EUV, EPL

ML2

IPL, PEL, PXL

Narrow

Options656565

157 nm

EUV, EPL

ML2

IPL, PEL, PXL

Narrow

Options

Narrow

Options

EUV

EPL

ML2

IPL, PEL, PXL

Narrow

Options

EUV

EPL

ML2

IPL, PEL, PXL

Narrow

Options

Narrow

Options

130130130248 nm + PSM

193 nm

248 nm + PSM

193 nm

<그림 2-3> ITRS 리소그래피 로드맵

- 5 -

<그림 2-3> 은 미국의 반도체 산업 회 (SIA: Semiconductor Industry

Association)에서 발표한 리소그래피 공정에 한 로드맵(ITRS: International

Technology Roadmap for Semiconductor)이다.

이는 지난 십여 년간 일정 수 이상의 연구결과를 도출하 거나 개념의

검증에 그칠지라도 차세 리소그래피로서의 가능성을 인정받고 있는 몇 가

지 기술에 한 용 가능성과 그 도입 시기에 한 상이다. 이러한 후보

기술로는

기존의 원자외선 리소그래피 공정 (DUVL: Deep Ultra-Violet

Lithography)의 기술 인 계보를 잇고 있는 F2 laser (157 nm 장)를 이

용하는 기술

Hard X-ray 역의 빛을 원으로 이용하는 등배 사 방식의 X-선 리소

그래피 기술 (PXRL: Proximity X-Ray Lithography)

Cell 패턴 마스크를 사용하여 자빔 묘화기술의 수율 한계를 극복하려는

자빔 투 리소그래피 기술 (EPL: E-beam Projection Lithography)

EPL을 최 한 간소화하여 틈새 시장을 노리는 자 빔 사 리소그래피

(PEL: Proximity E-beam Lithography)

자빔을 이용하여 마스크 없이 직 묘화하는 EBDW (E-beam Direct

Writing)

EBDW의 응용 형태인 multi-column e-beam 리소그래피

그리고 13.5nm의 극자외선과 반사형 노 계를 이용하여 패턴을 사하는

EUVL 등이 있다.

<그림 2-3> 에서 보여지듯, 90nm - 70nm의 technology node 이하의 세

에서부터는 기존의 optical 리소그래피와는 크게 차별화 되는 차세 리소그

래피 기술의 도입이 쳐 지고 있으며 이들 에서 재까지의 기술개발 상

황과 기술이 시장에서 요구되는 시기, 그리고 기술의 구 가능성 등의 여러

제조건을 기 으로 평가해본 결과 70nm node에서는 157nm DUV, 50nm

이하의 node에서는 EUV가 강력한 후보기술로 쳐지고 있다.

- 6 -

2. 나노 반도체용 EUV 리소그래피 기술

가. 나노 반도체용 EUV 리소그래피 기술의 개요

나노 반도체용 EUV 리소그래피 기술은 여러 차세 리소그래피 기술들

에서 가장 가능성이 높은 기술로 평가받고 있다. 재 국외의 활발한 연구

개발로 인하여 상용화가 가장 유력시되고 있는 기술이다.

EUVL 기술은 여타 차세 리소그래피와 차별화 되는 몇 가지의 장 을

가지고 있는데 첫째, 높은 수율을 기 할 수 있다는 이다. 재 수율의 목

표치로는 300mm wafer를 기 으로 80wf/hr의 수율을 상하고 있으며 이

는 지 의 DUV 리소그래피의 수율에 필 하는 값이다. 이에 따라서 비용이

많이 소모되는 기술임에도 불구하고 량생산을 하는 메모리 분야에 용이

기 되고 있다.

둘째로는 기존기술과의 유사성을 들 수 있다. EUVL은 각종 차세 리소

그래피와 비교하 을 경우 마스크의 거시 구조, image의 형성 과정 등에

서 기존의 개념을 유지할 수 있다는 장 이 있다.

셋째로는 EUVL의 해상도 확장성(extendibility)이다. 재 EUVL이 도입되

리라 상되는 technology node는 70-50nm node이며 략 20nm node 이하

는 재 MOS 구조 transistor의 한계 인 15nm node까지도 응용이 기

되고 있다. 사실상 EUVL을 제외한 여타 리소그래피들은 기술의 생산 용이

이루어지더라도 한 세 내지 두 세 에 그칠 것으로 상되고 있다.

하나의 차세 리소그래피를 개발하는데 드는 천문학 인 개발비용과 이

로 인한 기회비용 등을 감안한다면 기술의 확장성은 리소그래피뿐만이 아닌

여타 차세 공정을 개발함에 있어서도 가장 요하게 감안해야 할 항목이

다.

네번째로는 EUVL 마스크의 기계 인 우수성이다. EUVL 마스크는 열

팽창 계수 물질(LTEM) 라스 에 EUV반사 다층박막과 흡수체가 형성되

게 된다. X-ray 마스크 자빔 투 리소그래피(EPL), 이온빔 투 리소그

래피(IPL)에 사용되는 마스크들은 모두 수 ㎛ 가량의 멤 인 등에 의해 구

되게 되는데 이러한 얇은 멤 인들은 기계 으로 매우 취약하다는 약

- 7 -

을 가지고 있다. 그리고 이러한 기계 인 취약성은 마스크의 handling에서

많은 문제를 유발할 뿐만 아니라 리소그래피 자체에 제약조건의 하나로 작

용하게 된다.

를 들면 EPL의 stencil type 마스크는 자빔에 의한 heating에 의해서

멤 인의 불규칙 이고 측 불가능한(unpredictable) 뒤틀림 상이 일어

나고 이는 패턴의 이동과 소자의 불량으로 직결되기 때문에 빔의 조사량에

제한이 가해지게 된다. 즉 불가피하게 수율을 조 하여야 된다는 리소그래피

로서의 치명 인 단 을 가지게 되는 것이다. 이를 피할 수 있는 EUVL 마

스크의 robust한 구조는 커다란 장 이라 아니할 수 없다. 이밖에도 EUVL에

서 DUVL의 감 제를 약간의 개선으로 응용할 수 있다는 한 연구의

load를 여주는 장 이라 할 수 있다. 이러한 장 들 외에 EUVL의 단 들

요한 몇 가지만 살펴보면 다음과 같다.

우선 기본 으로 EUVL 스테퍼와 마스크의 가격이 매우 높을 것으로 상

된다. 재 EUV-LLC에서 상하는 스테퍼와 마스크의 가격은 각각 2천만

불 이하와 7만 불 가량으로 되어있으나 재의 해당 장비 마스크의 가격

과 이들의 가격 동향을 이용하여 추론하여 보면 상 가격을 훨씬 뛰어 넘

을 것으로 보인다.

이는 소자의 CoO를 높이게 되는 요인의 하나로 EUVL의 용 범 를

량생산의 메모리 분야에 국한시키나 이는 기술의 성숙도가 높아지게 되면

다른 소자범 에도 용가능 할 것으로 보인다.

EUVL의 개념도를 <그림 2-4>에 표시하 다.

- 8 -

<그림 2-4> EUVL 개념도

EUVL은 13.5nm 장의 극자외선을 원으로 이용하게 되는데 이 역의

빛은 공기를 포함한 부분의 물질에 의해 흡수되게 된다. 따라서 기존의 투

과형 마스크과 투과형 학계는 사용할 수 없게 되며 반사형의 마스크와

학계를 써야한다.

그림에서 보여지듯 source에서 발생된 EUV는 mirror를 거쳐 포집되고 정

렬되게 되며 반사형 마스크 상의 흡수체 패턴을 거치고 난 후 projection

학계를 통해서 wafer 상에 축소 투 되게 된다. 이 과정에서 각 mirror 상의

EUV 반사 다층막 그리고 마스크 상의 EUV 반사 다층막의 EUV 반사율은

최종 으로 wafer 상에 도달하는 EUV의 강도를 결정하게 되는 요한 인자

이다.

<그림 2-5> EUVL reflective 마스크의 개념도

- 9 -

<그림 2-5>는 EUVL 마스크의 단면 개념도이다.

기 은 EUV 조사에 의한 열 팽창으로 인해 일어날 수 있는 패턴 오차

를 최소화하기 하여 LTEM(Low Thermal Expansion coefficient Material)

로 이루어져 있다. 그 기 상에 EUV를 반사하기 한 반사 다층막이 형성

되어 있으며 그 반사 다층막 상에 EUV를 흡수할 수 있는 속 물질의 흡

수체가 형성 되어있다.

Item Risk level Continued development

Reflective Optics

Aspheric optics fabrication Medium Metrology for < 0.1 nm rms

Precision multilayer surface coatings Low Improved efficiency for Mo/Si

Mounting and alignment Low Simplification

Thermal management Low Model validation/Alternate Materials

Source

High power LPP (80 wafers/hour) High Efficiency/Cost Reduction

Condenser Medium Efficiency/Lifetime

Alternate sources High Debris reduction/Discharge source

Reflective reticles

Materials (Low thermal expansion) Low Polishing/defect reduction

Defect free multilayer coatings Medium Defect reduction/Defect Smoothing

Thermal management Medium Model correlation

Pellicles Medium Alternatives/standards

System (stage)

High precision scanning stages Low Vacuum compatible

Vacuum housing/envirinment control Low Contamination Isolation

Alignment & focus/level Low High accuracy

Commercialization High Cost reduction/timing

Resist LowLER reduction/Higher contrast/negative

tone

<표 2-1> EUVL 개발에 필요한 핵심 요소기술

- 10 -

EUVL 기술을 구 하는 데는 reflective 학계, source, reflective 마스크,

스테퍼 system, 지스트 등의 요소기술의 개발이 필요하며 이들 각 요소기

술을 개발하기 해서는 표에서 정리한 것과 같은 각 세부기술들의 개발이

필수 이다.

이러한 세부 기술들 에서 재 가장 핵심이 되는 이슈들은 <표 2-1>과

같다. 표에는 각 세부기술들의 기술 난이도와 이에 따른 험도에 한

EVU-LLC 내부의 평가를 표기하 다. 일부 유리하게 포장된 면도 어느정도

있으나 부분 상황을 잘 보여주고 있다. 재 기술 난제가 많이 남아

있다고 평가되는 부분은 학계 fabrication, high power source, 마스크

defect control 등이다.

나. EUV 리소그래피 기술의 요 쟁

(1) 반사형 마스크

같은 EUV 반사의 성질을 이용하나 반사형 학계와는 크게 다른 성질을

요구하는 것이 EUV 마스크이다. 우선 마스크는 scanning과정을 통하여 체

면 이 모두 wafer에 사되게 되며 이에 따라서 마스크상의 결함은 각 소

자의 결함과 직결된다. 따라서 무결함의 마스크를 만드는 것이 매우 요하

다 할 수 있다.

무결함의 마스크를 제작하기 한 여러 가지 시도 끝에 학계의 반사 다

층막을 증착하는 magnetron sputtering 보다 좀더 결함 도를 일 수 있는

ion beam sputtering system을 사용하여 EUV 반사 다층막을 형성하게 되었

다. 이 과정에서 학계에 형성된 다층막과 반사도 곡선을 matching 시키는

것이 매우 요하다.

그리고 일단 형성된 다층막에서 형성된 결함은 마스크 제작의 수율을 높

이기 하여 제작한 다층막의 결함을 자 빔 이온 빔을 이용하여 수정

하는 기술의 개발 필요성 역시 높다 하겠다.

일차 으로 clean한 무결함의 blank 마스크가 완성되면 이 에 흡수체 물

질을 이용하여 패턴을 형성하게 된다. 흡수체 패턴은 wafer 상에서 음 비를

- 11 -

최 화하기 하여 원자번호가 높은 물질을 사용하게 되는데 증착과 건식

식각 특성이 우수한 물질의 선택과 최종 인 패턴의 결함의 검출과 수정 작

업 역시 완성형 마스크를 만드는데 있어 매우 요하다.

(2) Absorber patterning

흡수체 층 EUV 반사 다층막 상에 형성되어서 EUV를 흡수함으로써 패턴

을 형성하는 역할을 하는 층으로 마스크의 제작의 마지막 단계를 이루는 공

정이다.

하부의 EUV 반사층을 damage free하게 유지시키면서 공정 결함을 없애야

하는 등의 공정 기술 integration상의 어려움이 몇몇 드러나고 있다. 한 패

턴의 fidelity를 검사하기 한 inspection 과정에서 검사의 용이성과 정확성

을 기하기 한 학 특성 한 요한 고려사항 의 하나가 되고 있다.

- 흡수체 물질 요구조건

높은 EUV light 흡수도

Radiation과 화학 인 안정성

세정공정 compatibility/무결함

EUV 반사막과의 높은 inspection contrast

우수한 건식 식각 특성 easy to etch, minimum etch bias, high etch selectivity to

buffer layer

High emissivity

낮은 잔류 응력과 좋은 두께 uniformity

- Buffer layer 요구조건

낮은 EUV 흡수도

FIB 수정 공정에서 낮은 ion sputtering yield

inspection 시 흡수체 층과 높은 명암 조비를 가져야한다.

ML capping과 비교하여 높은 식각 선택비

세정공정 compatibility와 낮은 결함 도

<표 2-2> 흡수체 및 buffer layer 물성 요구조건

의 <표 2-2> 는 EUV 마스크의 흡수체 물질과 이의 하부에 치하여

- 12 -

EUV 반사 다층막의 손상을 방지하는 목 인 buffer layer에 한 물질 선택

의 기 에 한 간략한 정리를 보여주고 있다. 이와 같은 까다로운 제조건

하에서 Ta, Cr, W, Au, Al 등의 다수의 물질들이 시험되었으며 재는 TaN

는 Cr이 주요 후보 물질로 여겨지고 있다.

Buffer layer의 경우는 기본 인 보호목 이외에도 반사 다층막의

capping layer를 겸하면서 buffer layer 역할을 할 수 있는 기능성에 한 탐

구가 많이 진행 이다. 재는 SiO2, SiON, Ru 등이 유력한 후보 물질로

검증 에 있다.

(3) 정 스테이지

EUV 리소그래피 스테퍼에 용되는 웨이퍼 마스크 스테이지는 진공

환경에서 nm 수 의 고도의 정 성을 가져야 하고 안정 인 열 환경을

유지해야 한다. 아울러 각 부품들의 오염방지 진공 챔버 내 입자 발생을

최소화 하여야하며 이러한 필요조건을 만족시키기 한 정 스테이지로

서 재 에어베어링을 이용한 공기부상 스테이지와 자기력의 힘을 이용하는

자기부상 스테이지의 개발이 진행되고 있다.

진공 챔버 내에 치해야 하는 티클과 웨이퍼 스테이지에 있어서 Air

bearing에 의한 운 은 진공상태를 해하는 요소로 지 되어 EUV 리소그

래피용 스테이지로서는 부 합하다는 평가를 받은 도 있지만 최근 일본과

유럽 등에서는 진공 챔버 내의 진공상태에 향을 미치지 않는 Air bearing

의 운용방법을 개발해 EUV 리소그래피용 스테이지로서의 용방법에 해

연구 이다.

아래의 <표 2-3> 은 각 스테이지의 가이드에 따른 개략 인 특성을 정리

한 것이다.

- 13 -

Ball Bearing Stage Air Bearing Stage Magnetic Bearing Stage

Friction Coefficients =0.002 = 0 = 0

Complexity normal more less

Precision um nm nm

Throughput normal high more high

Fabrication Cost normal high low

Contamination high low not

Reliability low normal high

<표 2-3> 각 스테이지 가이드 별 특성

종래의 Ball bearing 스테이지에 비해 정 도, 생산 효율, 신뢰성 등 모든

분야에서 공기부상 스테이지와 자기부상 스테이지가 뛰어난 특성을 나타내

고 있음을 알 수 있다. 향후 EUV 리소그래피용 스테이지에의 용을 해서

는 공기부상식과 자기부상식에 한 특성 악 효율 인 응용방법에 한

연구가 실 하다고 하겠다.

(4) High power EUV source

재 EUVL에서 목표로 하는 수율의 수 은 300mm size의 wafer를 기

으로 시간당 80장의 높은 수 이다. 이는 재의 DUV를 사용하는 리소그래

피와 비슷하거나 더 높은 값인데 이와 같은 수율 목표를 달성하기 해서는

기본 으로 높은 power의 EUV source를 구 하는 것이 필요하다.

재 목표로 하고 있는 원의 power는 약 80W 정도이나 개발단계에서

응용이 되고 있는 LPP(Laser Produced Plasma source)와 synchrotron

source는 각각 4W, 30W 정도의 수 에 머무르고 있어 새로운 source의 개

발이 시 한 실정이다.

<표 2-4>는 재 개발 인 2가지 타입의 라즈마 소스에 한 간략한

특징을 보여주고 있다.

- 14 -

구분PLASMA

LPP DPP

원리Plasma Electron Black Body

Emission

Plasma Electron Black Body

Emission

POINT Debris Hard Debris

효율Two Step Conversion

Low Efficiency

Direct Conversion

High Plasma Load

기 투자비 High Low

운 비 High Low

비고Risk

(Debris,Material)

Higher Risk

(Debris,Material)

<표 2-4> 플라즈마 EUV source의 종류와 spec.

LPP (Laser Produced Plasma) 소스는 재 개발 단계에서 EUV를 손쉽게

구 하여 개념을 검증하려는 용도로 개발된 소스이다. 그러나 debris로 인한

미러의 오염 등의 문제와 2단계의 에 지 변환과정이 개입된 효율의 하로

인하여 충분한 수율을 보장할 수 없는 약 을 지니고 있어 새로운 소스의

개발 필요성이 두되었고 이에 의해서 떠오르고 있는 후보 기술이 DPP

(Discharge Produced Plasma)이다. DPP의 경우 극의 erosion으로 인한 하

드 debris가 발생하게 되고 아직 워 목표치에 달하는 값을 내놓지 못하고

있어 많은 연구가 필요한 분야라 하겠다.

(5) EUV 학계

학계는 성능에 의해 리소그래피 장비의 해상력이 좌우되며 리소그래피

장비에 있어서 필수 불가결한 요한 핵심 부분이다. 수은등의 i-선, g-선 그

리고 KrF와 ArF 엑시머 이 를 원으로 쓰는 리소그래피 장비는 부분

즈계를 학계로 채용하 다. 그러나 장이 13.4 nm의 EUV 역에서는

EUV가 물질에 흡수되어버리므로 이 처럼 즈를 사용한 굴 학계를

EUV 리소그래피 용 학계로 쓸 수가 없으므로 모두 반사경으로 학계가

- 15 -

구성되어야 한다.

EUVL에 쓰이는 학계는 진공 환경에서 사용되며, 해상도를 높이기 해

서는 고도의 정 성이 요구된다. 한 안정 인 열 환경에서도 열팽창이

어야 하고 빛의 반사율이 높아야 한다. 학계 반사경의 다층박막 결함은

마스크보다는 결함에 한 요구조건이 덜 엄격하지만 50 nm 이하의 선폭을

결상하기 해서는 수차가 없도록 정 도로 연마 가공되어야 하며, 표면

거칠기와 상도 정확히 측정되어야 한다.

리소그래피 장비가 50 nm이하의 선을 그릴 수 있기 해서 요구되는 반

사경의 형상오차는 0.3 nm rms 미만, 표면의 거칠기는 0.1 nm rms 미만이

다. 이 게 정 하게 반사경 표면이 가공되어야 할뿐만 아니라 최 반사율을

가지고 상의왜곡이 없도록 아주 균일하게 다층박막이 증착되어야 한다.

거울들의 부분이 비구면형이기 때문에 제작과 측정이 아주 어려워 고도

의 기술을 요하게 된다. 해상력을 높이려면 최 의 학계 설계를 하고, 개

개 학부품이 완벽하게 제작되어 정확한 시스템 조립과 환경 조 이 되지

않으면 안 된다.

부분의 EUVL projection 학계는 4개 이상의 반사경으로 이루어진다.

원에서 발생된 빛은 condenser lens에 의해 집속되어 마스크에 입사되면

반사된 빛은 projection 학계 시스템에 들어가게 된다. 각 반사경마다 다른

각도로 입사하게 되어 동일한 장에서 최 의 반사를 해서는 각 반사경

마다 다른 조건의 다층 박막이 필요하게 된다.

리소그래피를 한 반사 학계의 설계는 자유도가 어서 굴 학계 설

계보다 어렵다. 최 의 결과를 얻기 한 EUV 학계의 반사경은 부분 비

구면을 가지도록 설계된다. 5개 는 6개의 반사경으로 구성된 학계가 더

나은 성능을 보이나 흡수가 커진다. EUV용 학계는 작은 장의 빛을 이용

하여 미세 패턴을 형성하므로 아주 고정 도를 요구한다. 제작된 반사경은

간섭계로 측정을 하며 주로 point-diffraction interferometer(PDI)를 써서 비

구면 측정을 한다. MSFR은 interference microscope를 사용해서 측정하고

HSFR은 AFM으로 주로 측정한다.

- 16 -

제3장 EUV 리소그래피 기술개발 황 시장동향

1. 나노 반도체용 EUV 리소그래피 기술개발 황

가. 나노 반도체용 EUV 리소그래피 국내 기술개발 황

(1) EUVL 마스크 분야 국내 기술 개발 동향

재까지 차세 리소그래피용 마스크 특히 EUVL 마스크에 한 국내에

서의 보고 된 연구 동향은 아주 미미한 실정이다.

포항공과 학에서는 지난 1990년 반부터 Mo/Si 다층박막의 증착과 이

에 한 분석 방법 등에 한 연구를 진행하여 오고 있다. 그리고 한양 학

교에서는 1990년 말부터 Mo/Si standard quarter wavelength multilayer에

한 연구뿐만 아니라 barrier layer에 한 연구 그리고 학계 시뮬 이션

에 한 연구 등을 진행하여 오고 있다.

(가) XRD를 이용한 Mo/Si 다층박막의 특성 분석

다층박막에 한 시뮬 이션을 통한 XRD peak와의 비교를 통하여 다층박

막의 다양한 물질 변수 를 들면 bilayer 두께, 구성물질간의 두께비, 상호

확산, 계면 거칠기 등에 한 조사를 연구를 실시하 다.

Low-angle 범 에서의 peak의 치는 다층박막의 bilayer의 두께와 연 이

있으며 peak의 broadening은 interface roughness와 연 이 있다. 그리고 이

러한 simulation peak들은 magnetron sputtering 방법에 의해 증착된 Mo/Si

다층박막의 XRD peak와의 비교에 이용한다.

(나) XRR(X-Ray Reflectivity)를 이용한 Mo/Si계면의 거칠기에 한 연구

XRR을 이용하면 간 으로 다층박막의 계면 roughness에 한 정보를

얻을 수가 있다. 몇 개의 multilayer peak들에 한 longitudinal off-specular

- 17 -

scan과 transverse scan을 실시하 다.

(다) Magnetron sputtering을 이용한 Mo/Si의 반사도 연구

각 증착조건에 따른 Mo/Si 다층박막에 해서 단면 TEM, low-angle XRD

등을 이용해서 특성을 분석하고 이들의 미세구조를 악하며 EUV 반사도를

측정하여 EUV 반사용 미러의 사용가능성을 타진하는 실험을 실시하 다.

(라) EUV reflectivity 측을 한 시뮬 이터 개발

EUV 반사도를 정확하게 측하기 하여 기존의 시뮬 이터와는 달리 각

층별로 굴 지수 등의 물질 변수와 두께를 변화시켜가면서 입하여 최 한

실에 근 한 반사도 결과를 얻을 수 있게 하는 시뮬 이터를 개발하 다.

이를 이용해서 실제 증착과정을 거치지 않고 다양한 barrier 물질의 학

특성에 한 추론이 가능하며 역으로 증착된 물질의 반사도 곡선을 가지

고 다층박막 내부의 성질을 역추론 가능하다.

(마) Triple layer EUV reflective multilayer

EUV 시뮬 이터를 통해 선정된 barrier 물질의 다층박막내 삽입을 통하여

다층박막의 미세 구조 거동 반사도의 변화 추이를 검증하여 본 실험이다.

시뮬 이터에서 견한바와 같이 약 1% 이상의 반사도 증가가 찰되었으

며 이는 α-tool의 7 normal incident mirror의 경우 약 10%정도의 리소그래

피시간 단축으로 이어져 상당한 수율의 증가를 가져올 수 있는 값으로 평가

된다.

마스크 분야는 이와 같이 기 연구 개발의 부담이 덜하고 공정기술이 많

이 가미되는 다층박막의 형성 는 시뮬 이션 등과 연계한 평가 기술에 국

내 연구의 이 맞춰져 있어왔다. 그러나 재 국내에는 상 으로 비교

우 인 공정기술이 잘 발달 되어있고 이를 응용하는 데에 한 가능성도 높

은 편이다.

- 18 -

한 포항에서 가동 인 입자가속기가 있는데 이를 이용하여 은 비용

으로 EUVL의 마스크에 한 기 실험을 진행 할 수 있는 시설이 갖추어

진다면 연구에 한 망은 비교 밝다고 할 수 있다.

(2) 스테이지 분야 국내기술 개발 동향

(가) 반도체 장비용 정 다자유도 스테이지 개발

서울 학교 반도체 공동 연구소에서는 반도체 장비를 한 정 스테이

지 기술개발에 노력하고 있다. 동 연구소에서는 정 공학, 시스템 동역학

모델링에 을 두어 정 다자유도 스테이지들을 개발하여 왔으며, 정

도의 구 을 하여 이 간섭계 등의 응용에 해서도 연구를 하고 있

다.

(나) 정 서보기구용 이 피드백 시스템 개발

조선 학의 이 응용 신기술 연구센터에서는 주)새론의 지원을 받아

2001년 6월부터 2004년 4월까지 정 서보기구의 이 피드백시스템에

과한 연구를 진행하고 있으며 이 연구에서 정 스테이지의 제어와 이

간섭계 등의 센서활용 기술에 해서도 연구를 진행하고 있다.

(다) Long Range SPM용 나노스테이지 기술개발

주과학기술원에서는 기 고유사업의 일환으로서 마스크의 선폭 측정검

사 반도체의 제조공정에서의 웨이퍼 측정검사를 행하기 한 “Long

Range SPM용 나노스테이지 기술개발” 의 연구를 수행하고 있다.

(라) 나노 리소그래피 장비용 스테이지 개발

한국 기연구원은 2000년 1월부터 국책연구 사업으로 EUV 리소그래피 개

- 19 -

발을 하여 국내 외 기술 조사사업, 시스템설계 연구, EUV source개발 연

구, EUV 스테이지 개발연구 등의 기 연구를 수행하고 있다.

이곳의 스테이지 리소그래피에 련된 연구를 보면 재 10 nm 자

기부상 6축 스테이지의 제어 리소그래피용 13.4nm EUV 발생장치에 한

연구를 수행 이다. 한 1축 정 선형 동기 제어기를 개발하고 있으

며 Laser Interferometer의 자기부상 스테이지에 응용하기 한 연구도 병행

하고 있다.

한국표 과학연구원에서도 나노-리소그래피를 한 치결정장치 개발에

한 연구를 수행하고 있다. 나노 수 의 3축 치 측정/제어장치를 개발하

고 나노 리소그래피 장비와의 통합화를 목표로 하고 있다.

(마) 300mm용 공정장비용 스테이지의 고속/ 정 화 기술개발

한국 기계연구원(KIST)에서는 산업자원부와 과학기술부의 지원을 받아

300mm용 공정장비용 스테이지의 고속/ 정 화 기술개발에 한 연구를 수

행하 다. 동 연구소에서는 공기베어링 스테이지의 진동, 경량화를 한

설계제작기술 개발과 2축 웨이퍼스테이지의 고속/ 정 치 결정기술 개

발에 한 연구를 수행하 다.

이밖에도 KAIST 기계공학과에서도 리소그래피 장비에 용을 하기 한

6축 정 구동 스테이지에 한 연구와 마스트크 얼라이 의 정 치제어를

한 제어시스템의 개발을 하고 있다.

와 같은 연구 개발 동향에도 불구하고 정 스테이지가 리소그래피

장비 등의 실제 시스템에 용사례가 미흡한 은 연구가 진행됨에 따라 개

선되어야 할 것으로 보인다. 아울러 해당분야의 연구 투자 규모가 크지 않고

기업들이 자체 으로 연구 투자를 집행하기에는 risk가 크다는 에서 이에

한 정부 주도 인 연구 개발이 실한 실정이다.

(3) EUV Source 분야 국내 기술 개발 동향

(가) 이 , EUV 발생 장치 개발

- 20 -

한국 기연구원은 고출력 워 이 인 2kW CO2 이 , 그리고 200W

Nd:YAG 이 , 엑시머 이 등을 개발한 실 이 있다.

한 리소그래피용 13.4nm EUV 발생장치 개발 연구를 수행 이다.

최근에는 2000년부터 국책사업으로 EUVL 핵심 요소기술 개발 사업을 진

행하고 있다.

(나) 극자외선 용 스펙트로메터의 개발

한국과학기술원은 창의 연구 진흥 사업의 일환으로 EUV 측정을 한

스펙트로메터의 개발과 gas target에 한 이 라즈마 형성 발

장에 한 연구를 수행 이다.

(다) KrF 이 원을 이용한 리소그래피 핵심기술개발

한국 자통신연구원의 반도체 신기술연구소는 16M/64 DRAM 연구사업

“반도체종합공정연구”로써 KrF 이 원을 이용한 리소그래피 핵심기

술개발 실 을 보유하고 있다. 한 ArF 스테퍼 시스템 개발 실 과 리소그

래피 학계 연구개발 경험이 있다.

(라) 이 라즈마에 의한 X-선 원 개발

한국표 과학연구원은 고출력 이 시스템의 구성, 이 라즈마에

의한 X-선 원 개발 등의 연구를 수행한 실 이 있다.

(마) EUV soft x-ray 발생연구

포항공 와 방사 가속기 연구소는 방사 가속기를 응용하여 X-선 리소

그래피, 방 펄스 라즈마를 이용한 EUV soft x-ray 발생연구 실 을

보유하고 있다.

동 연구소(소장 백성기)는 지난 3월 미국의 ALS(Advanced Light Source)

- 21 -

방사 가속기연구소(소장 다니엘 쳄라)와 업무 력에 한 양해각서(MOU)를

체결하고, 나노(NANO) 과학 연구의 발 을 해 상호 력키로 합의했다.

ALS는 지난 93년 개방해 활용되고 있는 제 3세 형 다목 방사 가속기

연구 장치로, 특히 미국 방사 가속기연구소는 나노소재 분석 이용분야에 뛰

어난 빔라인을 세계 으로 가장 많이 보유하고 있는 것으로 알려졌다.

이 밖에도 한양 의 물리학과 연구 은 리소그래피 기술 개발과 련 엑

시머 이 차세 불화아르곤(ArF 193㎚), F2(157㎚) 엑시머 이 를

비롯해 2010년 정도에 사용될 것으로 보이는 EUV나 자빔(SCALPEL)에

한 연구를 진행 이다.

(4) 학계 분야 국내 기술 개발 동향

재까지 국내의 차세 EUV 리소그래피 학계에 한 연구는 거의 없

는 실정이다. EUV 리소그래피 공정과 장비 련 여타 다른 분야에서의 연구

도 아주 미미하다.

다만 한국 자통신연구원에서 리소그래피 스텝퍼 장비 개발 노력의 일환

으로 KrF, ArF 엑시머 이 리소그래피 학계 즈와 스테퍼 시스템을

설계하고 제작 조립하 으며 그 외의 서울 학교에서 리소그래피 스테퍼 연

구를 하 으나 이 연구들을 극자외선 역의 굴 학계에 한 연구가 주

다.

그 외는 EUV 학계 련 연구는 무하다시피 하다. 다만 EUV 반사

학계에 쓰이는 박막증착에 한 연구로 한양 학교에서 1990년 말부터

Mo/Si 다층 박막과 barrier layer, 그리고 optical 시뮬 이션에 한 연구가

수행되어 왔다. 그 내용들은 XRD를 이용한 Mo/Si 다층박막의 특성 분석,

리소그래피 해상도와 배율 object의 크기에 한 연구, XRR(X-Ray

Reflectivity)를 이용한 Mo/Si계면의 거칠기에 한 연구, 다층 박막의 반사

도 연구 등이다.

(가) EUV 학계 분야는 기본 으로 통 기하 학 역에 속하고 이러한

역은 연구 개발 우선순 가 상 으로 상당히 뒤떨어져 거의 연구 활동

- 22 -

이 없었으나 즈와 반사경 가공 회사들이 다수 있고 한국 자통신연구원에

서는 학계 가공 검사 용 실험실을 보유하고 있어 EUV 학계 연구를

할 여건은 다분히 조성되어 있다고 하겠다.

(나) 한국 자통신연구원과 선문 학교에서 50nm 차세 리소그래피기

술개발을 정보통신부 정보통신 선도기반기술개발 사업으로 수행하고 있다.

이 사업은 EUV 등의 리소그래피 방식이 아닌 마이크로칼럼을 이용한

자빔 리소그래피 기술의 개발이다. 자빔 방식이라 하더라도 리소그래피

시스템으로서 EUV 리소그래피 시스템과 연 된 연구가 추후 진행 될 정

이다.

나. EUV 리소그래피 해외 기술개발 황

극자외선 리소그래피는 미․일 선진국의 경우 이미 지난 90년 반부터

일부 연구 그룹에 국한되기는 하지만 주목할만한 연구 동향이 있어왔다. 이

와 같은 움직임은 기존의 optical 리소그래피의 한계가 차 구체화되기 시

작하는 90년 후반부터 류를 이루고 있으며 이러한 선진 연구 그룹들에

서는 재 상당 수 에 이르는 연구 결과를 이룩한 것으로 밝 지고 있다.

이러한 미․일 그리고 유럽을 포함하는 반도체 선진국들의 극자외선 리소

그래피 개발에 있어서 공통되는 특징 의 하나는 이들이 모두 국가가 주도

하는 산학연의 연구 consortium 형태로 각 집단을 수용하여 연구를 진행하

고 있다는 이다.

이에 해서는 몇 가지 이유가 있을 수 있으나 기본 으로는 리소그래피

특히 차세 리소그래피의 하나인 극자외선 리소그래피의 개발이 하나의 기

업집단, 연구소 등의 단일 체제를 통해서는 효율 인 연구를 기 하기 힘들

다는 과 하나는 투입되는 자본의( 과 연구 facility를 포함하는 연구

역량)의 규모가 막 하기 때문이다.

이러한 선진국의 연구 consortium은 각 권역을 기 으로 미국, 일본, 유럽

에서 각각 일부는 독립 으로 일부는 한 연 을 맺으며 EUVL에

한 연구를 진행하고 있다. 이들의 최근까지의 연구 성과 등에 한 조사를

- 23 -

하여 보았다.

(1) 미국 (EUV-LLC)

EUV-LLC (Extreme Ultra-Violet-Limited Liability Company)는 1997년

AMD, Infineon, Intel, Mocron, Motorola 등의 미국을 심으로 하는 표

인 소자회사들이 조직한 연구 개발 유한회사로 미국 정부와 동 연구 개발

조약 (CRADA: cooperative research and development agreement)을 맺고

연구비를 지원하고 있으며 미국 정부는 이를 해서 3개의 메이 국가연구

소 (LBNL: Lawrence Berkeley National laboratory, LLNL: Lawrence

Livermore National Laboratory, SNL: Sandia National Laboratory)를 가상

국가 연구소(VNL: Virtual National Laboratory)의 형태로 재편하여 이들의

인력과 시설 등을 극 지원하고 있다. 총 투자 규모는 2억 5천만 달러(약 3

조 3천 7백억 원)이다.

1980년 말 Bell Lab.과 NTT에서 EUVL에 한 논문 발표를 시작으로

Sandia와 Livermore에서 Laser Produced Plasma (LPP) source를 원으로

기 EUVL prototype을 개발하 다. LPP source에 사용된 기술은 Sandia

NL에서 　 STAR WARS 의 일환으로 개발한 것이다. 즉, 　 STAR WARS

Technology　가 최첨단 산업기술 개발에 도입된 것이다.

그리고 1990년 DOE funding으로 Bell Lab., Intel, Sandia, Livermore

등이 EUVL 연구를 계속 으로 수행하 지만, 1996년 의회에서 EUVL

program의 산을 삭감하자 Bell Lab.이 탈퇴하는 일도 있었다.

Intel은 EUVL의 요성을 인식하고 주도 으로 EUV-LLC를 결성하기에

이르 다. LLC가 짧은 기간에 지 과 같은 EUVL 기술을 개발할 수 있었던

것은 Pre-LLC 시기에 이미 EUVL 기 연구가 수행되었기 때문이

다.EUV-LLC는 VNL에서 개발된 기술을 반도체 장비회사로 이 하여서 상용

EUVL 스테퍼와 련 장비를 제작할 수 있게 한다.

- 24 -

<그림 3-1> 미국의 EUV-LLC의 프로그램 구성도

한 회원사들은 투자에 한 부로 장비회사에서 제작한 스테퍼와 장비

등에 한 독 권을 가지고 있으며 EUV-LLC가 가지고 있는 지 재산권과

매되는 장비에 한 royalty를 받을 권리를 가진다. 그러나 이러한 실체

인 기 이익보다도 회원사들이 얻을 수 있는 가장 큰 이익은 VNL에서 연

구 개발 도 에 취득한 각종 know-how를 수 받을 수 있다는 이다.

연구 분야 항목

Technology

development

Laser produced plasma source

Precision multilayer coated 학계 (figure, finish)

Engineering Test

Stand (α-tool)

Full field imaging (24 X 32.5mm)

0.1NA, 4X system

Throughput flux for 10w/hr equivalent

System integration data for 스테퍼 companies

Support technologies

마스크 패터닝

지스트 Development/evaluation

Microstepper experiments

<표 3-1> EUV-LLC의 EUVL 요소기술 연구 분야

<표 3-1>는 EUV-LLC에서 목표로 잡고 있는 연구 분야와 해당 표 기술

이다. 표에서 정리된 바와 같이 EUV-LLC는 EUVL을 구 하는데 필요한 요

- 25 -

소기술 범 를 포함하고 있다.

많은 연구 분야 에서 특기할 만한 부분 에 하나는 소 α-tool이라 불

리는 EUV 스테퍼에 한 것으로써 이에 소요되는 학계 등을 유럽의 리소

그래피장비 제작회사와 함께 공동으로 개발하고 있다.

Lithography Development Plan

96 98 00 02 04 06

VNL Design andIntegration with

Tool Supplier Input

LLC/VNL Program

Alpha Tool (ETS)

Risk Reduction LearningTool Supplier Design and

Integration with VNL Support Beta Tools

Tool Supplier Manufacturing Production Tools

Masks, Resists, EUV Components

2001.4 ETS Delivered to LLC !!

Pre-LLC EUVLProgram (92-97)

<그림 3-2> EUV-LLC의 EUVL 기술개발 로드맵

<그림 3-2> 에 미국의 EUV-LLC의 기술로드맵을 나타내었다. Pre-LLC에

의한 EUVL 기 연구를 기반으로 LLC/VNL Program에서 Alpha Tool인

ETS를 구축하 다.

2001년 VNL, Infenion, ASML을 주축으로 10억달러를 투자하여 2006년

을 목표로 Beta Tool 개발에 착수한 바 있다. 한 2001년 10월 최 로

500W Laser에 의한 50nm Scanned Image를 만드는데 성공하기도 하 다.

(2) 일본

일본에서 EUVL에 한 본격 인 움직임이 시작된 것은 1998년

ASET(Association of Super-Advanced Electronics Technologies) 로그램이

- 26 -

시작되면서 부터이다.

이 로그렘이 본격화되기 까지 일본은 주로 PXRL에 한 개발과 EPL

에 한 연구가 주종을 이루고 있으며 EUVL에 한 연구는 상 으로 미

국에 비해 많이 낙후되어 있는 상태 다.

◎ Exposure Tool

Aspherical Optical

Aspherical Mirror Polishing

Aspherical Mirror/Optics Metrology

Illumination Optics

Light Source Laser Produced Plasma/Discharge Lamp

Exposure SystemStage Control in Vacuum

Alignment System

◎ Mask

Mask BlanksMask Substrate Preparation

Multi-Layer Deposition

Mask Fabrication

Absorber Materials Selection

Absorber Patterning

Mask Cleaning

Inspection & Repair Inspection Method/Repair Procedure

SimulationSimulation on Defects Printability

Thermal & Mechanical Deformation Simulation

◎ Resist Process

Resist Materials & Process

Ultra Thin Layer Resist

Bi-Layer Resist

Top Surface Imaging

Edge Roughness/Out Gas Reduction

<표 3-2> ASET에서 진행하고 있는 연구 분야

ASET는 정부주도의 산학연을 망라하는 선단 리소그래피공정 개발 로그

램으로 이에 참가하는 회사는 Fujitsu, Hitachi, Intel, NEC, Nikon,

- 27 -

Matsushita, Mitsubishi, Oki, Samsung, Sanyo, Sharp, Sony, SPC, Toshiba

등이 있고 이외에 Tphoku University, Osaka University, Himeji Institute of

Technology 등의 학과 AIST 등의 국 연구기 이 참가 하고 있으며 이

에 한 자 지원은 일본의 경제 산업성 (METI)과 산업기술 개발 기구

(NEDO)가 공동으로 1998년 6천백만 달러 규모 다.

그리고 이에서 개발된 기술은 SELETE(Semiconductor Leading Edge

Technologies)에 이 되게 된다. 이 ASET EUVL은 100%의 정부 지원을 통

해서 연구 개발을 진행하게 되며 연구의 목표는 EUVL의 기반 기술을 확보

하는 것이다. 그리고 이 project에서 확보된 기반기술을 가지고 MIRAI

project를 통해서 EUVL을 완성하겠다는 야심찬 계획을 가지고 있다.

술한 바와 같이 요소기술의 연구를 주 목 으로 한 ASET EUVL project

에서는 EUVL 스테퍼 같은 장비 분야에 한 연구보다는 마스크나 지스트

그리고 리소그래피 같은 단 공정에 연구 테마가 집 되어 있다.

이밖에도 일본 내에는 이러한 ASET EUVL project에 속하지 않는 EUVL

련 연구 동향이 다수 있다. 이들을 정리해 보면 다음 <표 3-3>과 같다.

연구 분야 소속 단체

SourceGigaphoton, HIT, AIST, Hitachi, Toyota Max, Tokyo

Institute of Technology

학계 Nikon

System HIT, Canon

Metrology HOYA, Nikon, Hamamatsu Photonics, HIT

Multilayer Nikon

마스크 Tohoku University, HIT

<표 3-3> 일본 내의 독자적인 EUVL 연구 개발 동향

물론 이러한 연구 주체들은 ASET에 참여하고 있는 연구단체 는 기업과

복되는 경우도 있으며 이는 일본 내에서 ASET을 통하지 않고도 개별 이

고도 범 하게 EUVL에 한 연구가 추진되어지고 있음을 방증 하는 라

- 28 -

고 볼 수 있다.

(3) 유럽

1998년 유럽에서는 EUCLIDES(Extreme Ultraviolet Concept Lithography

Development System)이 조직되었다.

이 로그램은 표 인 리소그래피장비회사인 ASM Lithography(ASML)

이 이끌고 있는 연구 consortium으로 Carl Zeiss와 Oxford Instruments 등의

회사가 트 로 참여하고 있으며 하부 조직으로는 Philips, TNO-TPD(네

란드의 응용기술 연구개발 기 ), FOM-Rijnhuizen(네덜란드의 라즈마 물리

련 연구소), PTB(독일의 입자가속기 연구소), FhG-IWS(독일의 응용기술 연

구 개발 기 ) 등이 있다.

<그림 3-3>은 이 EUCLIDES의 조직도이다.

<그림 3-3> EUCLIDES 조직도

이 3개의 partner는 각각 system integration (ASML), 학계 (Carl Zeiss),

그리고 synchrotron source (Oxford instruments)를 분담하여 연구를 진행하

고 있으며 특히 여기서 완성된 EUV 스테퍼는 미국의 EUV-LLC와 하게

- 29 -

연 이 되어있다.

Lithography Development Plan

98 00 02 04 06 08

Phase I

Phase IIAlpha Tool

Beta ToolProject

Gamma ToolProject

EUCLIDESCore technologies Development

50 nm EUVL PrototypeDevelopment

Insertion of EUVLat 70 nm

EUVL mass volume production at 70 nm

35 nminsertion time

<그림 3-4> EUCLIDES의 EUVL 기술개발 로드맵

<그림 3-4>는 EUCLIDES의 EUVL 기술개발 로드맵을 나타내고 있다.

재 EUCLIDES는 1단계의 α-tool의 개발이 완료된 2000년도를 기 으로 종료

되었으며 계속 으로 후속 로젝트가 이어져 β-tool의 개발과 이어지는 상

용화 스테퍼의 개발까지를 맡고 있다.

EUV 마스크 분야는 기존의 EUCLIDES에서 마스크 분야를 담당하고 있던

그룹들이 재결성한 EXTUMASK가 담당하고 있으며 이 로그램에서는 마스

크의 LTEM substrate개발에서부터 고반사율 EUV 반사 다층박막과 그리고

최종 으로는 마스크의 holder와 thermophoretic protection 등과 같은 마스

크 사용 시의 문제 등에 한 총체 인 연구를 진행하고 있다.

그리고 기존의 EUCLIDES main stream인 system integration을 담당하

던 트는 EXTATIC이라는 로그램 하에 역시 ASML을 주축으로 β-tool 개

발에 총력을 기울이고 있다.

- 30 -

<그림 3-5> 유럽 지역 연구 consortium 재편 형태

2. 나노 반도체용 EUV 리소그래피 기술의 시장동향

가. 나노 반도체용 EUV 리소그래피 장비개발 황

EUV lithography는 1989년 Dr. H. Kinoshita 에 의해 가능성이 제시된 후

발 을 거듭하여왔다. 1990년 소규모로 이어져 오던 EUV 련 연구는

1990년 말에 들어서 차세 lithography 기술 후보로 여겨지던 x-ray

proximity lithography 기술이 장래가 밝지 않다는 결론에 다다르면서 2000

년 부터는 많은 심을 끌기 시작하 다.

DUV lithography 기술과 여러 분야에서 나타나는 차이와 반도체 집 도

의 발 단계에 부드러운 이를 한 시간의 제한으로 인하여 EUVL로의

진입을 해 필요한 기술 변화는 한두 개의 거 기업에 의해서 견인되기

에는 다양한 기술의 융합이 필요하고 그에 걸맞는 인력 자본의 투자가

요구되었다.

이에 따라서, 유럽에는 EAGLE, IMEC, CEA-LETI, 미국에는 VNL,

SEMATECH, INVENT, CNSE-Albany, 그리고 일본을 심으로 하는 아시아

- 31 -

에는 Selete, EUVA, Leading PJ등 반도체 회사와 장비회사 그리고 부품회사

연구소 등으로 구성된 다양한 형태의 컨소시엄과 연구소들이 서로 력

과 경쟁을 통해 련 기술을 발 시키고 있다.

재 연구 개발이 진행되는 상태로 보아 생산 장에 EUVL이 도입될 수

있는 시기는 2012년이 될 것으로 보인다. 반도체 장비의 개발은 ASML이 주

축이 되어 이끌고 있으며, Canon과 Nikon등의 업체들이 경쟁하는 양상이다.

체 으로 보아 모든 장비 업체들이 2012년 생산용 tool을 출고하는 것을

목표로 총력을 집결하고 있다.

목표로 하는 사양은 <표 3-4>에 요약된 바와같다.

Resolution 32nm L/S

NA > 0.25

Magnification 1/4

Field size 26X33㎟

결상 학계 비구면 6 거울

Wavefront error < 0.5nm RMS

Flare 10%

Incidence angle(on Mask) 6

Throughput*> 50~80wph(12")

@5~10mJ/㎠ sensitivity

<표 3-4> 상업생산용 EUV lithography system 목표 사양

* 생산성은 장비 회사의 가정과 사정에 따라서 차이가 있다.

상업용 장비의 생산에 앞서서 2006년 ASML은 Sn DPP를 원으로 하는 2

의 α-demo tool을 생산하여 각각 IMEC과 CNSE-Albany에 납품하 으며

2009년을 시작으로 몇 의 PreProduction tool(β-tool)을 완성할 정이며

그 에는 우리나라에 설치될 장비도 포함된 것으로 알려지고 있다. Nikon

은 공정 개발을 한 연구용 장비를 조립하는 이다.

이들은 모두 상업생산에 한 크기의 field size를 갖고 있으며, 제반

lithography 공정의 연구는 물론 장치 자체의 성능 검증등 여러 분야에서 상

- 32 -

업용 장치가 생산될 때까지 활용될 정이다. 한편, Canon은 작은 크기의

field를 갖는 장비(SFET, Small field exposure tool)를 제작하여 제반 연구에

활용 이며 2010년을 후하여 PreProductiontool을 제작 완료할 정이다.

반도체의 집 도가 지 과 같은 추세로 증가하게 되면 2012년 무렵에는

고굴 율 액침 DUV lithography공정과 다 노 을 이용하여 32nm 의 형

상이 제작될 것으로 보이며 이 시 에 EUV lithography 장치로써 32nm 구

조를 기반으로 하는 노 장비가 도입될 것으로 상된다.

기의 노 학계는 6개의 비구면 반사경으로 구성되고 있다. 그러나,

resolution을 높이기 해 큰 개구수가 필요할 경우에는 소요되는 반사면의

수가 늘어날 것이다. 한편, 반사 학계는 상의 치에 따라서 량의 분포의

변화가 커지는 단 이 있는데, 이 때문에 비축상의 mask를 wafer면에 결상

하도록 하고 mask와 wafer를 scan하여 정방형의 field에 한 노 을 구 한

다.

나. 나노 반도체용 EUV 리소그래피 시장 황

나노 반도체용 EUV 리소그래피 기술은 아직 본격 으로 양산 시장에

용되지는 않고 있으나, 기본 으로 반도체 장비에 용되는 기술이므로,

반도체 장비의 시장으로부터 시장 규모를 추정해 보는 것으로 한다.

<표 3-5>는 반도체 장비별 세계시장 황 망을 나타낸 것인데, 장비

별로는 웨이퍼 로세싱이 2002년 세계장비 시장의 71.6%인 141억 5,000만

달러에서 2003년에는 143억 달러로 증가하고 2005년에는 237억 달러에 달할

것으로 망된다.

기타 공정 장비시장은 2003년 15억 4,000만 달러에서 2004년 21억 달러

로 2005년에는 25억 6,000만 달러로 성장하고 테스트장비 시장은 2002년 27

억 1,000만 달러에서 2005년에는 62억 5,000만 달러의 시장을 형성할 것으로

망되며, 조립 패키징 분야는 2002년 17억 2,000만 달러에서 2003년에는

7.6% 감소하 으나 이후 지속 으로 성장하여 2005년에는 24억 3,000만 달러

로 성장할 것으로 망된다.

- 33 -

구분 2002 2003 2004 2005

웨이퍼141.5

(-)

143.0

(1.1)

198.2

(38.6)

237.6

(19.9)

기타 공정11.7

(-)

15.4

(1.6)

21.6

(40.3)

25.6

(18.5)

Test27.1

(-)

39.4

(45.4)

55.3

(40.4)

62.5

(13.0)

조립 패키징17.2

(-)

15.9

(-7.6)

21.1

(32.7)

24.3

(15.2)

<표 3-5> 반도체 장비별 세계시장 현황 및 전망

(단 : 억 달러, %)

자료: SEMI 2003

노 장치 세계시장 황 망을 통해 살펴보면, <표 3-6>에서 보는 바

와 같이 노 장치의 세계시장은 2002년 89억 달러에서 2003년에는 년

비 3.1% 성장하여 91억 8,000만 달러에 달한 것으로 추정되었으며, 2004년에

는 128억 달러로 년 비 38.9% 성장하고 2005년에는 154억 달러에 달할

것으로 망되었음. 2002년을 기 으로 노 장치의 세계시장은 세계 반도체

장비시장에서 45.1%를 차지하고 있는 것으로 나타났음.

구분 2002 2003 2004 2005

반도체장비1) 197.5

(-)

213.7

(8.2)

296.2

(38.6)

350

(18.2)

노 장치2) 89

(-)

91.8

(3.1)

127.5

(38.9)

154

(20.8)

<표 3-6> 노광 장치 세계시장 현황 및 전망

(단 : 억 달러, %)

자료: 1) 반도체장비: SEMI 2003, 2) 노광장치: 나노산업분야별 시장∙기술예측보고서, 전략

기술경영연구원, 2004

- 34 -

국내 반도체 장비시장은 <표 3-7>에서와 같이 2002년 16억 6,000만 달러로

세계 반도체 장비시장의 8.4%를 차지한 것으로 나타났음. 2003년에는 28억

2,000만 달러로 년 비 69.8%의 고도성장할 것으로 추정되었으며, 2004년

에는 39억 6,000만 달러, 2005년에는 45억 달러로 연평균(2002-2005년) 39.4%

의 높은 성장을 구가할 것으로 망된 바 있다.

노 장치 국내시장은 2002년 6억 6,000만 달러에서 2003년에는 년 비

71.2% 성장한 11억 3,000만 달러로 증가하여 노 장치 시장의 12.3%를 차지

할 것으로 추정되었으며, 2004년에는 15억 8,000만 달러로 성장하고 2005년

에는 18억 달러에 달하여 연평균(2002-2005년) 39.7% 성장할 것으로 망된

바 있다.

구분 2002 2003 2004 2005

반도체장비1) 16.6

(-)

28.2

(69.8)

39.6

(40.4)

45

(13.6)

노 장치6.6

(-)

11.3

(71.2)

15.8

(39.8)

18

(13.9)

<표 3-7> 반도체 장비 노 장치 국내시장 황 망

(단 : 억 달러, %)

주: 반도체장비는 SEMI 2003, 국내 노광장치의 시장은 반도체 장비시장 중 노광장치 시장

이 약 40.0% 차지하고 있다는 전문가들의 의견을 참고하여 추정한 것임

이는 최근 국내기업이 격히 성장하고 있는 반도체외에 평 디스 이

용 장비로 사업을 다각화하는 동시에 300㎜ 웨이퍼용 장비를 동시에 생산하

는 추세를 보이고 있고 특히 반도체 투자는 300㎜ 웨이퍼 처리를 한 노

장치 등 공정 핵심장비에 집 될 것으로 분석되었기 때문이다.

노 장치의 국내기술과 시장 규모는 세계시장에 비해 미흡한 수 이지만,

미세ㆍ정 부품이 주종을 이루는 유비쿼터스 시 가 도래함에 따라 국내

에서도 각종 산업에 이용될 차세 기술로 손꼽히고 있으며, 수요 한 넓어

질 것으로 망되고 있다.

한국부품소재산업진흥원에 따르면 2013년 노 장치의 세계 시장규모는 5

- 35 -

조 255억 원에 이르고, 국내 시장규모는 6,726억 원 로 상된다.

<그림 3-6> 국내ㆍ외 노 장치 시장 규모 추이

- 36 -

제4장 결론

나노 반도체용 EUV Lithography 기술은 재의 포토 리소그래피 반도

체 패터닝 기술의 한계를 극복할 수 있는 체 기술로 인정되고 있으나 앞

서 서술한 여러 가지 문제를 해결하기 까지의 과정은 결코 만만치 않은 작

업이 될 것이다.

한 포토 리소그래피의 새로운 응용 기술의 도출은 포토 리소그래피 기

술력의 로드맵 상의 한계 을 지속 으로 극복하고 있으므로 포토 리소그래

피의 시장 퇴출 시 은 여 히 측이 어렵다. 따라서 EUVL은 물론 다른

NGL 기술의 도입을 연기하는 요소로도 작용하고 있다.

그리고 비록 EUVL이 주도 인 치를 고수하고 있다고 하더라도, 미국

이외의 다른 나라들의 활발한 참여가 미비하고 다른 NGL 기술의 성장도 고

려해야 할 상황이므로 섣부르게 포토 리소그래피 이후의 기술을 단정지을

수는 없다.

하지만 포토 리소그래피 기술의 한계 이 분명한 상황에서 아무런 체

기술의 개발 없는 수동 인 자세를 고수하는 것보다는 능동 인 개발의 참

여가 더욱 필요하며, 포토 리소그래피 이후의 기술을 미리 측해보는 것도

흥미있는 일이 될 것이다.

- 37 -

<참고문헌>

1. John E. Bjorkholm, "EUV Lithography-The Successor to Optical

Lithography?", Intel Technology Journal (http://www.pentium.co.kr)

2. Donald Sweeney, "ExtremeUltraviolet Lithography" , Lawrence

Livermore National Laboratory

3. http://www.semipark "<기술동향> NGL 기술개발 황“

4. D. Attwood, Soft X-rays and Extreme Ultraviolet Radiation(Cambridge

University Press, Cambridge, 1999)

5. S. Bajt, SPIE talk July 31, 2001, San Diego, SPIE Proc. Vol. 4506-12

6. S. Okazaki, 6th EUV Symposium, Sapporo, Japan(2007)

7. H. Kinoshita et al, J. Vac. Sci. Technol. B7(6) P1648(1989)

8. T. Miura et al, 6th EUV Symposium, Sapporo, Japan(2007)

9. V.Banine et al, 6th EUV Symposium, Sapporo, Japan(2007)

10. S. Uzawa et al, 6th EUV Symposium, Sapporo, Japan(2007)