小角散乱実験用PSDの高度化

放射光科学第一研究系 五十嵐　教之

２０１１年７月６日

Detector (SAXS)

FP detector (WAXS)

Sample

X-rays

Beam stopper Vacuum Chamber

Vacuum Chamber

Detector (SAXS)

FP detector

XZ stage

Io monitor

FP detector

小角散乱実験の例（PF BL-15A）

溶液散乱（等方散乱）の例!標準試料タンパク質からのX線散乱パターン

ビームストッパー近傍の小角領域での大きな強度と高角領域での微小な強度変化の検出

１次化

高計数率かつ高Ｓ／Ｎ、高空間分解能かつ大面積の検出器が必要

4

溶液散乱（等方散乱）の例!タンパク質の階層構造とX線散乱パターン

β-domain α-domain

A

B

D

C

様々なタンパク質の理論X線散乱パターン Lysozymeタンパク質の立体構造

標準試料の立体構造から計算 された散乱パターンでもこの程 度の、微小なシグナル差を測定 しなければならない

パルス計数型検出器の必要性

非等方散乱の例!高分子の積層構造からの散乱パターン

高角イメージ

小角イメージ

○２次元検出器が必須 ○反応変化を追跡するため 　時分割測定 　（現在は秒からサブ秒、 　将来的にはマイクロ秒）

Ｘ線小角散乱測定用検出器開発 究極は高速高精細大面積２次元検出器の必要性

しかし、各項目（高係数率化、高精細化、２次元大面積化）が一つクリアされるだけでも実用上は非常に有効である。

○CAMACモジュールのため標準的なinterfaceでなく、高速化も困難 　→Si-TCPの導入 ○計数率が低い（全体で10000cps程度） 　→ワイヤーチェンバーでマルチストリップ読み出し（100000cps目標） ○１次元ガス検出器なので非等方散乱測定や平均化操作ができない 　→GEMを使った２次元読み出し

ＰＦの光子計測型検出器（RIGAKU PSPC）の問題点

KEK測定器開発室宇野先生、内田先生の協力で開発を進める

既存パルス計数型検出器 Rigaku 遅延線型高速PSPC

8keV辺りのＸ線では高S/Nかつ高速で読み出せるが一次元

Si-TCP導入テスト（2010/2/3,10）

Si-TCP導入テスト（2010/2/3,10）

1

10

100

1000

10000

100000

1 51 101 151 201 251 301 351 401 451

1

10

100

1000

10000

100000

1 51 101 151 201 251 301 351 401 451 501

標準試料としてコラーゲンを用い、放射光（SB mode）で散乱データ測定を試みた。 （4000cps、露光時間５分）

上図．PSPC 400nsec/512ch

下図．Si-TCP 1nsec/1ch

同等のシグナルが測定できることが分かった。

ハードとしてはこれでいけそう

Si-TCP導入に向けての課題 ○ユーザーインターフェースが必要 　小菅さん、仲吉さん（素核研）に相談中 　（仲吉さんが開発チームから外れた…） ○他の機器との同期機能が必要 　　・gate駆動（今回製作したボードにはない…） 　　・timer駆動 　　・triger IN/OUT駆動 　→標準的な機能として実装できないか？ 　　　もしやるとしたら誰が実装するか？

マルチストリップ読み出し型ガスワイヤー検出器の開発

•  既存の遅延線型だと数万カウントが限界 　　１０万カウント可能な検出器を開発 　　→デジタル化（マルチストリップ型） ・面積、分解能をなるべく落とさない 　　アナログだと0.2mmを切る分解能 　　→0.4mmピッチのマルチストリップ 　　　　512ch読み出し（205mm検出長） ・微小ギャップ（基本的にピッチと合わせる） 　　→0.4mm or 0.8mmギャップ

GEM チェンバー部

•  I/F –  HV-コネクタ 1本、LV-コネクタ 4本 –  Ethernet 1本

•  エレキ部 –  ASIC+FPGAボード

•  FE2009ASICを使用 –  ＫＥＫ-DTP –  デジタル出力

•  データ転送や制御はEthernet経由 –  SiTCP –  内田氏(KEK）開発

•  データ取得、エレキ制御はノートPCを使用

検出器システムのイメージ（これはGEMのもの）

低電圧電源

エレキ部

Ethernet

検出チェンバー側面にSi-TCP読み出しボードが装着

Electronics　：　 ASIC　FE2009 KEK　DTP　ASIC Group

32ch/chip

ASIC + FPGA board

1Gbps

256ch化

開発スケジュールと状況

昨年７月　読み出しボード試作　→　チップに不具合（作り直し） 昨年１１月　チェンバー設計→べり窓フランジ製作 今年３月　昨年作った読み出しボードに、新作のチップを搭載してテスト。 　　　　　　　テスト結果が良ければ、もう１枚ボードを発注。 　　　　　　　→問題解消していなかった。再検討。。

今年５月　マイクロストリップ試作機（60ch）のテスト 　　　　　　　0.4mmギャップがうまくいかない場合には、0.8mmを試す。 　　　　　　　読み出しボードは、宇野さんGが手持ちの64chのもので試す。 　　　　　　　→0.8mmではうまくいった。0.4mmも試してみる。 ６月以降　256chボードが解決したらプロトタイプを製作開始したい。 　　　　　　　読み出しモードが解決すれば、遅延線型と同様GUI製作を開始する。

開発項目） ○マイクロストリップボード（0.4mmピッチ、0.4mm or 0.8mmギャップ） ○読み出しボード（256ch x 2）

マイクロストリップ試作機 0.4mmピッチ、0.8mmギャップ、60チャンネル

宇野さん手持ちの64chボードで読み出しテスト

マイクロストリップ試作機読み出しテスト チェッキングソース照射

0.8mmでは反応は問題無さそう 0.4mmも試す予定