Counter Design
Counter
Counter merupakan FSM
khusus dimana keadaan
berubah secara berurutan
pada saat terjadi
perubahan clock.
Counter tidak memiliki
I/Ps dari data eksternal.
FFs
Logic
Counter O/P
Next State
bits
nn
CLK
No external I/Ps
Diagram Transisi Counter 3-Bit Up
Sebuah counter direpresentasi dengan
tabel keadaan berikut:Reset
Design of Counters (2)
Keadaan berikutnya dari counter
bergantung pada keadaan sekarang
◦ Peralihan keadaan terjadi bersamaan dengan
pulsa clock
State Table
Present State Next State
Q2 Q1 Q0 Q2 Q1 Q0
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
Excitation Table
Menggunakan Flip-flop JK
Present State Next State Flip-flop Inputs
Q2 Q1 Q0 Q2 Q1 Q0 J2 K2 J1 K1 J0 K0
0 0 0 0 0 1 0 x 0 x 1 x
0 0 1 0 1 0 0 x 1 x x 1
0 1 0 0 1 1 0 x x 0 1 x
0 1 1 1 0 0 1 x x 1 x 1
1 0 0 1 0 1 x 0 0 x 1 x
1 0 1 1 1 0 x 0 1 x x 1
1 1 0 1 1 1 x 0 x 0 1 x
1 1 1 0 0 0 x 1 x 1 x 1
Q Q+ J K
0 0 0 x
0 1 1 x
1 0 x 1
1 1 x 0
QKQJQ
Peta Karnaugh
Peta Karnaugh dari tabel eksistasi flip-flop
JK
Design of Counters (6)
Persamaan-persamaan input J dan K
masing-masing flip-flop
◦ J0 = K0 = 1
◦ J1 = K1 = Q0
◦ J2 = K2 = Q1*Q0
Rangkaian logika 3-bit counter adalah
sebagai berikut:
Counters with More Complex Sequencing
(Non-Consecutive Binary Outputs)
000 110
010 101
011
State Transition
Diagram
Solution (1)
C B A C+ B+ A+
0 0 0 0 1 0
0 0 1 x x x
0 1 0 0 1 1
0 1 1 1 0 1
1 0 0 x x x
1 0 1 1 1 0
1 1 0 0 0 0
1 1 1 x x x
Present State Next State
State Transition Table
Solution (2)
Implementation Using J-K FFs:
Present
State
Next
State
Remapped Next
State
State Transition Table and Remapped Next-State Functions
Q Q+ J K
0 0 0 x
0 1 1 x
1 0 x 1
1 1 x 0
QKQJQ
J-K Flip-Flop Excitation Table
C B A C+ B+ A+ JC KC JB KB JA KA
0 0 0 0 1 0 0 x 1 x 0 x
0 0 1 x x x x x x x x x
0 1 0 0 1 1 0 x x 0 1 x
0 1 1 1 0 1 1 x x 1 x 0
1 0 0 x x x x x x x x x
1 0 1 1 1 0 x 0 1 x x 1
1 1 0 0 0 0 x 1 x 1 0 x
1 1 1 x x x x x x x x x
12
Next State Functions
CBJ
J
AJ
A
B
C
1
CK
CAK
AK
A
B
C
0 0 x x
x 1 x x
00 01 11 10
0
1
CB
A
JC
x x 1 x
x x x 0
CBA 00 01 11 10
0
1KC
1 x x x
x x x 1
CBA 00 01 11 10
0
1JB
x 0 1 x
x 1 x x
CBA 00 01 11 10
0
1KB
0 1 0 x
x x x x
00 01 11 10
0
1
CB
A
JAx x x x
x 0 x 1
00 01 11 10
0
1
CB
A
KA
Remapped K-Maps for J-K Implementation.
13
Actual Implementation ( Using J-K)
J Q
CLK
K Q
J Q
CLK
K Q
J Q
CLK
K Q
+
Count
signal
AC
KB
B JA
C
A
JAB
KB
A
C
J-K Flip-Flop Implementation of 3 Bit Counter.
A C B A
C
Vending Machine
Reset
N
N
N
D
D
ND
[open]
[open] [open] [open]
S0
S1 S2
S3 S4 S5 S6
S8
[open]
S7
D
Latihan
1. Tentukan rangkaian untuk diagram
berikut ini menggunakan flip-flop JK:
000 110
010 101
011
Latihan 2
1 2 3 4 5
7
0/01/0 1/0 1/0
0/0
0/00/0
0/0
1/0
X/X
1/1
86
X/X X/X
Latihan 3 (analisis)
y1
x
C
y2
CLK
K2
Q2J2
Q2
K1
Q1J1
Q1
y2
x
y1
x
y1
C
z
y1
y1
y2
y2
1
2
4
3
5