bunny 软件操作手册
TRANSCRIPT
2 / 163
目录
第一章 Bunny 系统介绍及安装...................................................................................................... 5
1.1 Bunny 系统介绍 ................................................................................................................. 5
1.1.1 操作系统配置要求 .................................................................................................. 5
1.1.2 提升软件运作性能的最佳安装组合 ...................................................................... 6
1.2 系统安装步骤 ..................................................................................................................... 6
1.2.1 安装文件说明 ......................................................................................................... 6
1.2.2 服务程序安装 ......................................................................................................... 7
1.2.3 客户端安装 ............................................................................................................. 9
第二章 创建单元，划分任务 ..................................................................................................... 11
2.1 流程图.............................................................................................................................. 11
2.2 创建新项目 ...................................................................................................................... 11
2.3 绑定工程图像 .................................................................................................................. 13
2.4 创建主宏单元 .................................................................................................................. 17
2.5 划分功能模块（宏单元） .............................................................................................. 20
2.6 根据宏单元划分任务 ...................................................................................................... 23
第三章 项目参数设置 ................................................................................................................... 24
3.1 图层映射设置 .................................................................................................................. 25
3.2 线宽设置.......................................................................................................................... 26
3.3 Via 孔尺寸设置 ................................................................................................................. 28
3.4 模拟器件设置 .................................................................................................................. 29
第四章 模拟电路网表提取工作流程 ........................................................................................... 31
4.1 打开单元.......................................................................................................................... 31
4.2 项目参数设置 .................................................................................................................. 31
4.3 绘制 WL 标记 .................................................................................................................. 31
4.4 提取元器件 ...................................................................................................................... 36
4.5 连线 ................................................................................................................................. 39
4.6 ERC 电学规则检查 ........................................................................................................... 40
4.7 导出原理图 ...................................................................................................................... 44
第五章 数字电路网表提取工作流程 ........................................................................................... 46
5.1 打开单元.......................................................................................................................... 46
5.2 项目参数设置 .................................................................................................................. 46
5.3 任务划分.......................................................................................................................... 46
5.3.1 实例摆放 ............................................................................................................... 46
5.3.2 线识别................................................................................................................... 46
5.3.3 Via 孔识别 .......................................................................................................... 47
5.4 任务合并，生成网表 ...................................................................................................... 47
3 / 163
5.5 ERC 电学规则检查 ........................................................................................................... 50
5.6 导出原理图 ...................................................................................................................... 51
第六章 枚举屏幕 ........................................................................................................................... 53
第七章 单元识别 ........................................................................................................................... 55
7.1 创建单元模板 .................................................................................................................. 55
7.2 编辑单元模板 .................................................................................................................. 59
7.3 单元模板 ERC 查错 ......................................................................................................... 64
7.4 生成基本单元原理图 ...................................................................................................... 66
7.5 单元实例自动搜索 .......................................................................................................... 70
7.6 单元透视，确认实例 ...................................................................................................... 74
第八章 线识别 ............................................................................................................................... 75
8.1 线自动搜索 ...................................................................................................................... 75
第九章 Via 孔识别......................................................................................................................... 77
9.1 Via 孔自动搜索 ................................................................................................................. 77
第十章 连线 ................................................................................................................................... 80
10.1 按 P 键连线 ................................................................................................................... 80
10.2 追线功能........................................................................................................................ 81
第十一章 工作区数据导出 ........................................................................................................... 82
11.1 Verilog ............................................................................................................................. 83
11.2 Edif200 ............................................................................................................................ 84
11.3 CDL .................................................................................................................................. 85
11.4 Spice ................................................................................................................................ 86
第十二章 Cross Reference 交叉参考 ............................................................................................ 87
12.1 Cross Reference Instance 实例交叉参考........................................................................ 88
12.2 Cross Reference Signal 线网交叉参考............................................................................ 90
12.3 实例+线网 交叉参考 .................................................................................................... 92
第十三章 线网追踪导航 ............................................................................................................... 93
13.1 Probe 追踪线网关系 ...................................................................................................... 93
13.2 Shortest Route 短路检查 ................................................................................................ 95
13.3 飞线显示 Pin To Pin 的直线信息 ................................................................................... 97
第十四章 电路层次化整理流程 ................................................................................................... 98
14.1 导出原理图，创建 Sub 子单元 .................................................................................... 99
14.1.1 生成平坦化网表 ............................................................................................... 100
14.1.2 创建子单元 Subschematic ............................................................................... 101
14.2 层次化电路初整 .......................................................................................................... 104
14.2.1 模块整理 ........................................................................................................... 104
14.2.2 Macrocell 宏单元自动搜索 ............................................................................... 111
14.2.3 改错流程 ........................................................................................................... 116
14.3 层次合并...................................................................................................................... 121
第十五章 电路分析 ..................................................................................................................... 122
4 / 163
15.1 线网追踪导航 .............................................................................................................. 122
15.2 Cross Reference 交叉参考 ............................................................................................ 122
第十六章 软件默认快捷键设置 ................................................................................................. 123
第十七章 常见 FAQ 问答 ............................................................................................................ 129
17.1 Cadence514 和 Cadence615 之间的转换 .................................................................... 129
17.2 修改项目的着色方案 ................................................................................................... 134
17.3 将图像层和图元层绑定 .............................................................................................. 138
17.4 修改切换图像层快捷键 ............................................................................................... 139
17.5 图像库布局到不同的服务器或者同电脑的不同分区 ............................................... 139
17.6 双击一根线点亮后，如何整体改线宽？ .................................................................. 142
17.7 path 线较长时，出现此类线段 ，绘制有偏差时，如何对局部进行拉伸、微调？
.............................................................................................................................................. 144
17.8 框单元时，将多根并联的器件框取为一个，后期需要拆分，如何将 path 与单元打
散，只删除单根 path 线 ..................................................................................................... 144
17.9 相邻单元 PIN 脚距离较近时，无法区分所属单元，能否在点亮单元时，单元的 PIN
脚也高亮显示？ ................................................................................................................... 146
17.10 默认器件参数不足时，添加所需参数 ..................................................................... 147
17.11 电路图只显示 M=,或者 L=,W=时 .............................................................................. 149
17.12 单元的 PIN 脚大小如何更改，连 PIN 时不够直观？ .............................................. 149
17.13 修改孔的大小 ............................................................................................................. 151
17.14 连 PIN 时，MOS 管的 B 端默认层次为 DIFF、G 端默认为 POLY，是否可以修改？
.............................................................................................................................................. 152
17.15 怎么添加新器件 ......................................................................................................... 154
17.16 三端电阻怎么办？ .................................................................................................... 155
17.17 器件的某端连接不上怎么办？ ................................................................................ 155
17.18 标注了部分器件后，发现器件类型提取错误怎么办？ ........................................ 156
17.19 标注了部分器件后，发现器件管脚少了怎么办？ ................................................ 157
17.20 Windows 平台创建的大写单元名带%，怎么办？ ............................................... 157
17.21 模拟器件的 W, L，M 值自动提取 ............................................................................ 157
5 / 163
第一章 Bunny 系统介绍及安装
1.1 Bunny 系统介绍
Bunny 系统由两部分构成：服务器端 DesignServer 和 Bunny 客户端。客户在使用 Bunny
软件之前，必须先成功下载安装服务器和客户端。（注意：在同一台电脑同时安装服务器和
Bunny 客户端，须根据该电脑的操作系统版本，下载相应的服务器端版本以及客户端版本。）
1.1.1 操作系统配置要求
目前服务器端可以支持的系统，包括：
1、Windows x64 系统（XP/Win7/Win10）
2、Unix/Linux x64 系统（RedHat6/Centos6/Ubuntu14）
客户端支持 Windows x86、x64 以及 Unix/Linux x86、x64 系统。
Bunny 系统
Server（DesignServer） Client（Bunny）
6 / 163
1.1.2 提升软件运作性能的最佳安装组合
为了减少主机容量负重，提升软件运作性能与效率，我们推荐客户选择一台服务器对应多台
客户端的安装方式。在此安装方式下，客户端版本将不受安装服务器所在的主机的操作系统
的版本限制，同时支持多个客户端互访多台服务器（只须输入可接受访问的服务器 IP 地址
即可）。服务器端推荐安装 Redhat6x64 企业版（Redhat Enterprise Linux 6.x 64 位）。
1.2 系统安装步骤
1.2.1 安装文件说明
1、designserver_xxx.zip：服务器安装程序压缩包。
2、bunny_xxx.zip：Bunny 客户端压缩包。解压后对应 Bunny 软件。
目录说明：
a、bin 目录：软件安装、启动服务以及可执行文件
b、setup 目录：注册或卸载服务的脚本
setup.bat：注册服务
uninstall.bat：卸载服务
Design Server
客户端 1 客户端 2 客户端 3 …… N N+1
7 / 163
c、template 目录：集成电路默认的 PDK 库
analoglib：
basic：
defTechLib：
sample：
US_8ths：
bunnyLib: 基本器件库（pmos4,nmos4,npn,dio……）
d、etc 目录：包含软件日志文件、license 文件、数据库、SN 等文件
e、images 目录：工程图像库
f、projetcs 目录：项目数据库
1.2.2 服务程序安装
1、解压与安装服务器
解压 designserver_xxx.zip 压缩文件包，找到 setup 目标文件，双击安装。
2、注册服务，申请 License 文件
安装结束后，显示如下注册信息：
8 / 163
请将 pc-code:XXXX-XXXX-XXXX-XXXX 或者/designserver/etc/目录下的 sn.txt 文件发
给我司联系人，获取 License 文件。
将申请到的 license.txt 文件放到安装目录/designserver/etc 文件夹中即可。
3、启动服务器
3.1 windows 系统
在路径 designserver/bin 中找到 startServer，双击启动服务。
3.2 Linux 系统
用 root 用户，开启终端，运行 service designserver start. 启动服务器。
/designserver/bin/…/designserver 必须有可执行权限。
注意：在下载 designserver_xxx.zip 压缩文件包时，请勿随意更改文件包目录名。如需另
建目录，则不能出现中文命名情况，否则服务器启动将失败。在该情况下，用户需重返 setup
目录，重新注册服务后，才能启动服务器。
9 / 163
1.2.3 客户端安装
请按照如下步骤进行 Bunny 客户端安装：
1、 下载并解压对应的 bunny_xxx.zip 安装包到 PC 硬盘，右键发送快捷方式到桌面。
2、 执行桌面快捷方式 bunny，显示如下：
输入 IP 服务器地址，点击 OK，连接到服务器即可。
如果客户端与服务器是同一台 PC，则输入 localhost 即可。
不支持中文命名
10 / 163
11 / 163
第二章 创建单元，划分任务
2.1 流程图
2.2 创建新项目
打开 bunny 桌面快捷方式 ，进入库管理界面，点击 file-New-New Library，创建新
项目。也可以点击 file 下面的图标 ，直接进入项目创建窗口。
12 / 163
13 / 163
2.3 绑定工程图像
创建新项目 New Library 后，需要将工程图像数据解压后放入服务器 designsever 目录下
的 Image 文件夹里才能被读取到。
在 Bunny Library Manager 里绑定工程图像有两种情况：
（1） 初创建 New Library 新项目前，已将工程图像数据放入 designserver/Image 目
录下。则只需在新建 New Library 时，点击 Image Library 的 Name 下拉框，就
会出现工程图像文件，选中，点击 OK 即可。如：新建 P20170504 项目，在 Image
Library 的 Name 下拉框里选中 B170202_018 工程图像文件，点击 OK。
参照现有工艺最小线宽，
在版图绘制前，对软件的
格点进行统一设置。一般
默认为 0.01
14 / 163
回到项目列表，找到 P20170504 项目，右击 New CellView，创建宏单元。在 New CellView
对话框里，命名 Cell:M20170504，选择 Type-Layout，点击 OK。
15 / 163
双击该项目下的 layout，进入工作区，即可看到工程图像。
16 / 163
（2） 创建 New Library 前，如果遗漏了将工程图像数据放入 designserver/Image 目
录这一步骤，选择 Tools-Attach Image 选项，在弹出的 Attach Image 对话框里，
找到要添加图像数据的项目，鼠标点击后，会出现倒三角的下拉菜单，选中目标文
件即可。
17 / 163
【注】新建项目（New Library）和宏单元(Cell)命名规则
（1）Windows 平台，建议出现的英文字母全部小写；
（2）英文字母大小写不能出现混用；
（3）既有英文，又数字的，首字母必须以英文开始，建议：英文+数字+下划线。
注意：不能出现空格、中划线，请将输入法切换到英文状态，否则会导致无法识别。
2.4 创建主宏单元
一块芯片由多个功能模块和元器件构成，在工作中项目经理会将这些功能区进行划分，分
别分配给其他 IC 工程师，我们将这些划分的功能区称为单元。在 Bunny Library Manager
里，我们将整个芯片的工作区称之为主宏单元，即包括：各个子宏单元（功能模块）和符号
单元（元器件）。一般我们将主宏单元命名为“BLOCK”或者“TOP”，Type 选择
“annotatelayout”即可。(如果需要绘制正规版图，选择 annotatelayout 视图)。 layout
视图保留给正规版图。
选择一个工程名称，右键新建 New CellView，即完成了一个主宏单元的建立。每一个主宏
单元对应着整个分析工程数据区域的一个子单元。
主宏单元（TOP 顶层）的创建有两种方式：
以菜单方式创建单元顶层：选择项目，右键，选择 New CellView 选项，输入 Cell 名
称，选择 View 类型即可。
18 / 163
19 / 163
在常用工具栏上创建单元顶层：选中项目，直接点击工具栏的 图表，在 New
CellView 窗口中创建 Top，选择 layout 类型，点击 OK 即可，并直接打开单元，进入
工作区。
20 / 163
创建主宏单元后，对项目里的参数进行设置，详参见 § 第三章 项目参数设置
2.5 划分功能模块（宏单元）
打开芯片背景图（工程图像），进入工作区。
选择 或者 ，进行框选。也可以选择 Creat-Shape-Rectangle/Polygon 进行框
选。
用多边形工具，框选数字电路模块，如下图所示。
21 / 163
选中多边形边框，右键，选择 Make Cell，新建单元。如下图所示，新建单元为：Top_DG1
完成以上步骤后，直接按 OK 按钮完成创建。
22 / 163
选择 Edit，则打开新窗口进行编辑；
选择 Edit In Place，则在原窗口下进行编辑。
23 / 163
在 Bunny Library Manager 界面，按工具栏图标 ，进行刷新，可在 Cell 单元标签
项中查看。
2.6 根据宏单元划分任务
对宏单元划分任务，即，在宏单元下再进一步任务细分。
任务对应着宏单元里的一块子区域。每一个宏单元区域包括单元实例、线、孔等各项数据操
24 / 163
作。项目经理可以对整个宏单元里的数据进行任务划分与分配，将任务分别以实例、线、孔
三种形式分配出去。即：项目组成员可以在分析工程的数据区域内分别独立完成实例摆放、
线识别、孔识别三类工作。一般来说，这三类工作可以同时进行。
数据 任务
实例摆放 线识别 Via 孔识别
POLY DG_Cell
/ /
M1 / /
Via1
/
/ DG_Via1
M2 DG_M2 /
Via2 / DG_Via2
第三章 项目参数设置
在做模拟电路和数字电路网表提取前，新建项目， 建立主宏单元（即顶层单元：Block/Top）。
并对项目的各个参数（图层映射、线宽、Via 孔尺寸、模拟器件）进行相关设置，方便后续
工作的开展。
（注：在做模拟电路网表提取时，可以将最小线宽设置为默认值。）
25 / 163
3.1 图层映射设置
图层映射设置：将图像层（STAIN、POLY、M1、M2）分别与线网层、管脚层、Via 层对
应起来。
26 / 163
图像层 线网层 管脚层 Via 孔层
M2 MET2 drawing MET2 drawing VIA1_C
M1 MET1 drawing MET1 drawing VIA_C
POLY POLY1 drawing POLY1 drawing P1_C
STAIN DIFF drawing DIFF drawing ND_C
3.2 线宽设置
在设置线宽之前，先要对芯片相应图层里的管子的宽度进行测量。点击工具栏图标
（或者按快捷键 K），用标尺测量管子的宽度。
测量完毕，选择 Create-Shape-Geometric Wire 选项，或者点击工具栏图标 ，或
者按快捷键 P，再按快捷键 F3，对 Width 值进行设置，点击 Hide，即可。
27 / 163
28 / 163
3.3 Via 孔尺寸设置
29 / 163
3.4 模拟器件设置
在做模拟电路的网表提取时会遇到不同类型的元器件和管子。这个时候，需要模拟器件设置
选项，根据需要进行有必要的添加。以及对 G 管脚和 B 管脚对应的图层进行设置（G 管脚
对应 POLY 层，B 管脚对应 DIFF 层。其他管脚用 MET1 层。）
30 / 163
元器件类型 名称列表
MOS3 nmos pmos
MOS4 nmos4 pmos4 ndep ldpc ldns ldps ldnd ldpd esdn esdp
esdnhv esdphv hvns hvps hvnd hvpd
BJT Npn pnp npnc pnpc lnpn lpnp
31 / 163
RES rp1 rp2 rpp rnp rnw rpw rsh rbs mfuse pfuse rpp_t rnp_t
DIO Pdio ndio
CAP Pip pipdw mom mim plpw
IND ind
注：
Power/Ground Names 设置电源地的名称，默认为 VS，GS。
在 Module Names 里面可以添加同一器件的不同名称，左键双击进入，即可添加器件
名称。
第四章 模拟电路网表提取工作流程
4.1 打开单元
打开一个单元或新建一个单元，具体单元创建方法（参考§2.2 创建新项目、§2.4 创建主宏
单元）。
4.2 项目参数设置
详见§3.4 模拟器件设置
4.3 绘制 WL 标记
软件默认设置为：Path 线的宽度为 L 值；Path 线的长度为Ｗ值。
32 / 163
Poly Mark Layer 不能使用如下对应的层。（包括：PrBoundary，G,D,S,B 以及文字对应的
层。）
工程师在连线时将 D 管脚与 S 管脚之间的距离设置成线宽，即软件默认设置的 L 值。
因个人使用习惯的差异，连线的时候存在两种情况。
（1）用标尺量取 D 管脚与 S 管脚之间的距离，即 L 值=线宽；
对照属性栏，显示：Path 宽度为：2um；length：0,97um
33 / 163
34 / 163
（2）用标尺量取 G 管脚与 B 管脚之间的距离，将 L 值设置为该数值。但在该情况下，在提
取元器件的时候，即用工具栏的元器件图标 ，进行框
选提取时，在“元器件类型和参数设置”的窗口中，需要勾选 Swap 选项。
35 / 163
36 / 163
4.4 提取元器件
1、 判断管子走向，用标尺 （快捷键 K 显示标尺，SHIFT+K 隐藏标尺）量取元器件
上 Poly 管的 W/L 值。
37 / 163
2、选择图标 ，按快捷键 F3，调出 Mark W/L Value 选项框。在 Poly Mark Layer
选项选择“POLY TEXT”文字层，将 L Value 值设置为测量出来的宽度。点击 Hide，保
存设置。
3、根据管子的走向，进行连线。
38 / 163
4、判断管子类型（MOS4、MOS3、BJT、RES、DIO、CAP、IND），选择相应的元器件
图标，进行框选。在跳出的对话框中设置管子类型。
5、管脚标注，生成管脚。G 管对应 POLY 层，D、S 管对应 M1 或 DIFF 层，B 管对应 DIFF
层。
39 / 163
4.5 连线
详见§ 第十章 连线
连线只支持 Geometry Wire（Pathseg）功能，不支持使用多边形或矩形绘线，用 Geometry
Wire/Pathseg 绘制的线无法与多边形或矩形构成连接关系。线宽设置最好符合图像的线宽。
使用 Geometry Wire 连线，在切换层时，支持在拐点位置自动加孔。
40 / 163
4.6 ERC 电学规则检查
每个功能模块的网表提取后，在导出网表数据之前，需要进行电学规则检查。通过启动本软
件的电学规则检查（ERC）以查找线网错误，如：空线头、悬空引脚、没有输入或输出端的
单元引脚等。经过电学规则检查，可以基本消除电路中包括引用名、物理和逻辑等错误。
41 / 163
42 / 163
Physical ERC Digital ERC Analog ERC
Floating Wire 悬空线头 Floating InstPin 悬空实例管脚
（该实例管脚对应的线网没有接任
何其他实例管脚或者本单元的管脚）
Floating Pin
悬空的引脚
Three Wire Point 三叉交点 Floating Net 悬空线网
（该线网没有接任何管脚或者实例）
Lose W/L Parameter
器件缺少 w, l 参数
Four Wire Point 四叉交点 PowerGround Short 电源地短路
电源线网和地线线网连接在一起
MOS L>W Value
MOS 管的 L 值大于 W 值
Wire Connect More Than Parallel
Wires
多条平行线通过短线相连
PowerGround Connect Output
Inst Pin 电源地连接实例输出管脚
（电源地线网连接某一个实例的输
出管脚）
RES L<W Value
电阻的 L 值小于 W 值
A Wire Connect Two or more vias
线上有多个孔
PowerGround Connect other Inst
Pin
电源地线上含有其他的管脚
Device M>1
并联的器件
Floating Via 悬空的孔 No Signal Source 没有信号源
（线网上没有连接管脚且没有连接
双向或者输出属性的实例管脚）
RES S>1
串联的电阻
Via Connect More Than Two
Lines
孔上连接多根线
Output Connected Output
输出连接输出（线网上有多个输出属
性的实例管脚）
Pin IO Error
管脚的 IO 属性错误
Overlap Inst
实例重叠
Instance Only Connected Self
实例自身相连（线网上包含同一实例
的多个管脚）
Pin Not Overlap Boundary
不在单元框附件的管脚
Floating Label
悬空标记
Instance（Input）Connected Self
实例的输入管脚自身相连
MOS4 B Term Net
B 端没有连接到电源地线网上
Overlap Via Instance（Output）Connect Self
实例的输出管脚自身相连
MOS D/S Self Connect
MOS 管的 D,S 自身相连
重复孔 Naming Pin 管脚命名错误
（单元的管脚不符合实例名_管脚名
的命名方式）
MOS D/S Position Error
MOS 管的 D，S 位置摆放错误
More Label
线网上有多个标记（包含管脚）
Connected By Label
通过标记相连接
Repeated Pin
重复管脚
43 / 163
模拟电路 ERC 检查，需要勾选如下选项进行检查：
Physical ERC:
①Floating Wire：悬空线头
⑥Floating Via：悬空的孔
Digital ERC：
① Floating Inst Pin：悬空实例管脚
该实例管脚对应的线网没有接任何其他实例管脚或者本单元的管脚
② Floating Net：悬空线网
该线网没有接任何管脚或者实例
③ PowerGround Short：电源地短路
电源线网和地线线网连接在一起
④ PowerGround Connect Output Inst Pin：电源地连接实例输出管脚
电源地线网连接某一个实例的输出管脚
⑤ No Signal Source：没有信号源
线网上没有连接管脚且没有连接双向或者输出属性的实例管脚
⑥ Output Connected Output：输出连接输出
线网上有多个输出属性的实例管脚
⑦ Instance Only Connected Self：实例自身相连
线网上包含同一实例的多个管脚
⑪ Naming Pin： 管脚命名错误
44 / 163
单元的管脚不符合实例名_管脚名的命名方式
Analog ERC:
①Floating Pin：悬空的引脚
②Lose W/L Parameter
③MOS L > W Value
④RES L > W Value
⑤Device M > 1
⑥RES S > 1
4.7 导出原理图
ToolsGenerate Schematic view
45 / 163
46 / 163
第五章 数字电路网表提取工作流程
5.1 打开单元
打开一个单元或新建一个单元，具体单元创建方法（参考§2.2 创建新项目、§2.4 创建宏单
元）。
5.2 项目参数设置
详见 §第三章 项目参数设置
5.3 任务划分
详见§2.6 根据宏单元划分任务
5.3.1 实例摆放
所谓实例摆放，是指在宏单元区，建立单元模板并标注出管脚（详见 §7.1 创建单元模板），
再执行单元实例自动搜索程序（详见 §7.5 单元实例自动搜索）。将整个工作区的所有单元
实例搜出来。并对搜出来的单元实例逐一透视检查（详见 §7.6 单元透视，确认实例）。
5.3.2 线识别
详见 §8.1 线自动搜索
47 / 163
5.3.3 Via 孔识别
详见 §9.1 Via 孔自动搜索
5.4 任务合并，生成网表
1、引用各个模块
选择 Create-Instance，在弹出的对话框里，点击 Browse，选择对应的子模块
48 / 163
49 / 163
点击 “Module Loc”, 则可以将这个单元摆放到图像的对应位置。不再找对应的位置，再点击
左键放下。
2、解散各个子模块，将数据放到本单元中
将各个模块引用到本单元后。需要将子模块解散。
即选中模块，右键，选择 Flatten。
50 / 163
生成线网，产生管脚，进行 ERC 检查。
5.5 ERC 电学规则检查
数字电路 ERC 检查，需要勾选如下选项进行检查：
Physical ERC:
①Floating Wire：悬空线头
⑥Floating Via：悬空的孔
Digital ERC：
①Floating Ins Pin：
②Floating Net：悬空线网
③PowerGround Short：电源地短路
④PowerGround Connect Output Inst Pin：电源地连接实例输出引脚
⑥No Signal Source：没有信号源
⑦Output Connected Output：输出连接输出
⑧Instance Only Connected Self：实例自身相连
51 / 163
⑪Naming Pin：
Analog ERC:
① Floating Pin：悬空的引脚
5.6 导出原理图
在宏单元区和顶层 TOP 区生成原理图，选择 Tools-Generate Schematic View。
52 / 163
53 / 163
第六章 枚举屏幕
所谓的枚举屏幕，是指为了便于排错检查，在使用 ERC 查错、线识别、Via 孔识别时的一
种分屏定位功能。它可以将用户需要检查的区域切分成等屏面积大小，更方便用户观察操作。
具体操作如下：选择 View-Enum Workspace，在 Boundary Layer 处选择 prBoundary
drawing，设置区域之间重叠参数百分比（一般设置为 5%），以及行列设置。分屏数在输
出栏查看。
54 / 163
右键保存枚举信息到文件。并记录枚举位置，下次打开后，可以定位到相应位置
55 / 163
第七章 单元识别
7.1 创建单元模板
单 元 模 板 创 建 适 用 于 数 字 电 路 ， 单 元 一 般 在 POLY 层 定 义 。 打 开 工 作 区 ， 选 择
Create-Device-Template Device，或者直接选择工具栏上的图标 ，框选要搜索的图
像。
在弹出的窗口中选择“Search Reduplicate Templs”（搜索相似单元模板），看是否有相似
的单元（防止同一个单元被创建多次）。根据图像的清晰度，调整 Min Threshold 值.
56 / 163
如果有相同模板，则选择搜索到的模板，点击左下角的 Use Selected，直接进行引用。
如果没有，则会弹出提醒窗口，说明当下没有相同的单元实例，需要新创建一个单元模板。
57 / 163
此时，需要点击 Create New，进行创建。
双击鼠标，可以添加管脚。
管脚的位置是 poly 孔或者有源区孔的对应在 MET1 层的位置。用户可以通过切换 MET1 和
Poly 层，确定管脚的位置。
58 / 163
完成管脚标注后，按快捷键 F8，即可完成创建
59 / 163
7.2 编辑单元模板
创建完单元模板，回到 Bunny Library Manager 界面，在单元库里可以看到以 templ_XX
命名的单元模板，双击右边视图栏的 template 模板，进入工作区。
7.2.1 绘制 MOS3 端器件
在 POLY 层用标尺量取 POLY 管的线宽 L 值，并保存。再将工程图像切换到 STAIN 或者 DIFF
层，用标尺测量出有源区的宽度 W 值。回到 POLY 层，按工具栏图标 ，将管子标注
出来。之后，对该单元模板里的管子进行类型辨别，将所有的 P 管或者 N 管选中，右键
Selected Poly To MOS，如果是 PMOS/NMOS，则选择 PMOS/NMOS，在电源线 BN Net
处标注电源线。并将 G layer 对应 POLY Drawing；D/S layer 对应 MET1 Drawing。自动
生成 G、D、S 管脚。
60 / 163
7.2.2 绘制管脚连线
在 POLY 和 MET1 层的拐角处，添加 P1_C 孔。并将 POLY 层与 MET1 层的线进行连接。
61 / 163
62 / 163
添加全局电源地管脚，点击工具栏图标 ，标注电源线。
63 / 163
64 / 163
7.3 单元模板 ERC 查错
之后，对单元模板区域里的数据进行 ERC 查错。点击菜单栏 Check-ERC Check，勾选
Floating Via 和 Floating Pin 两个选项，点击 OK，自动错误排查。
65 / 163
如果出现悬空孔和悬空管脚的情况，则会在输出栏显示错误出处。
66 / 163
注：
Floating Via：指孔没有与 M1、M2 层相连
Floating Pin：指管脚没有连接任何线
7.4 生成基本单元原理图
在编辑完单元模板后，右键选择 Template To Schematic，将模板里的数据转化成原理图。
如果项目库里有原理图图像，则自动生成整理好的 Schematic 和 Symbol 图。
67 / 163
68 / 163
如果没有自动搜索出来，则需要人工整理，并同步更新管脚。
同步更新管脚操作：Tools-Update Pins
69 / 163
70 / 163
7.5 单元实例自动搜索
选择 Tools-Auto Search Instances，在跳出的对话框里，设置合适的相似度值，勾选要搜
索的单元模板。点击 Start，开始搜索。设置搜索范围。点击 OK，即可。
71 / 163
72 / 163
在当前 Top_DG1 的 Layout 视图下，查看输出栏显示：共有相同实例 12 个，搜索过程所
花时间 9 秒。
73 / 163
如上所示 I109、I108、I110、I111 为搜索出来的单元实例。选中其中一个单元实例，在右
边的属性栏中，可以查看当前的单元模板为 templ_5.
74 / 163
7.6 单元透视，确认实例
单元自动搜索结束后，需要对搜出来的单元进行逐个确认。在 Output 输出栏窗口，按 TAB
键逐个定位查看（按 SHIFT+TAB 键回上条），按快捷键 T 逐层进行透视。
例如下图，左边是搜索出来的实例图像，右边是按 T 键后的原单元图像。
75 / 163
除了透视功能，软件还提供单元水平、垂直和旋转镜像的功能。当搜素出来的单元图像与原
单元图像在管脚方向与连线方向有所偏差时，可以使用该功能进行调整。
按图标 ，逆时针旋转 90 度
按图标 ，顺时针旋转 90 度
按图标 ，关于 Y 轴的镜像
按图标 ，关于 X 轴的镜像
如果搜出来的单元实例与原单元图像不一致，按”Delete”键，删除该实例。
第八章 线识别
8.1 线自动搜索
在执行线自动搜索前，先选择标尺量取线宽，设置当前所在图形层（一般为 M2 层或者 M2
层以上图形层）的管子的线宽 L 值。选择 PrBoundary 图形层，框选对象，选择 Tool-Auto
76 / 163
Search Wires，设置对应的图像层和线网层。输入量取的线宽 L 值，点击 Start，设置搜索
范围，点击 OK 即可。
77 / 163
第九章 Via 孔识别
9.1 Via 孔自动搜索
选择 PrBoundary 图形层，框选对象。选择 Tools-Auto Search Via，设置 Via Definition，
点击 Get Threshold By Cursor，将鼠标所在光标移到孔上，选取孔的亮度值。点击 Start，
78 / 163
确定搜索范围，点击 OK 即可。
79 / 163
80 / 163
第十章 连线
10.1 按 P 键连线
在 Bunny 软件中，连线有三种方式：
（1）按快捷键 P 按图像连线；
（2）或者选择 Create-Shape-Geometric Wire 进行连线操作；
（3）选择工具图标 进行连线。
81 / 163
10.2 追线功能
Bunny 软件的连线工具自带追线功能，即：当用户在连线时遇到需要打孔的地方，无需停
下手头工作切换至打孔工具，可直接在连线时候同步完成打孔工作。
82 / 163
第十一章 工作区数据导出
本软件提供工作区的数据导出功能，这是一种指定处理文件格式的功能。支持 Edif200、
Verilog、CDL、Spice 格式的数据导出。各个功能模块的网表提取完成后，可以导出网表
到 Synopsys、Cadences 等正向设计软件中进行再设计。
平台支持：Linux 或 Windows 系统
Linux 系统：/bin/linux/opt/edifout
Windows 系统：/bin/win64/opt/edifout.exe
程序都是带参数的脚本程序，可以使用脚本批量调用。
83 / 163
s
11.1 Verilog
Library：库名称
CellName：单元名称
Viewname：导出单元的库、单元、视图名称。视图名称应该是原理图对应的视图名称默认
是 schematic。
OutputFile：文件名称
84 / 163
注意：导出 Verilog 文件时，是层次化导出的。直到该单元包含 functional 视图。如果单
元包含 functional 视图，则采用 functional 视图的内容表示该单元的 HDL。
11.2 Edif200
Linux 平台：edifout libname cellname viewname [extendLibNames] [outputFile]
extendLibNames：依赖的外部库。一般填写 cadence 软件自带的库（basic，analogLib）
等。多个名称用“，”分割。
outputFile：导出 edif200 的文件路径
Windows 平台
Edifout.exe libname cellname viewname [extendLibNames] [outputFile]
在控制台或者脚本时，将当前路径设置到该可执行文件目录。或者将该目录添加到系统环境
85 / 163
中。
Run Directory：
生成文件的目录，默认文件在服务器端 designserver 目录下，为了安全性，文件只保存到
服务器端，该目录也对应的是服务器端的目录。
Library：库名称
CellName：单元名称
Viewname：导出单元的库、单元、视图名称。视图名称应该是原理图对应的视图名称默认
是 schematic。
OutputFile：文件名称
11.3 CDL
Library：库名称
CellName：单元名称
86 / 163
Viewname：导出单元的库、单元、视图名称。视图名称应该是原理图对应的视图名称默认
是 schematic。
OutputFile：文件名称
11.4 Spice
Library：库名称
CellName：单元名称
Viewname：导出单元的库、单元、视图名称。视图名称应该是原理图对应的视图名称默认
是 schematic。
OutputFile：文件名称
87 / 163
第十二章 Cross Reference 交叉参考
Bunny 软件的 Cross Reference 交叉参考功能（快捷键 F7），可以方便用户在 layout 版图
和 Schematic 原理图之间来回切换浏览。
Cross Reference Instances 实例交叉参考
Cross Reference Signals 线网交叉参考
实例+线网 交叉参考
88 / 163
12.1 Cross Reference Instance 实例交叉参考
实例交叉参考示例：
案例一
89 / 163
案例二
90 / 163
12.2 Cross Reference Signal 线网交叉参考
线网交叉参考示例：
案例一
91 / 163
案例二
92 / 163
12.3 实例+线网 交叉参考
实例+线网 交叉参考示例：
93 / 163
第十三章 线网追踪导航
13.1 Probe 追踪线网关系
Probe 可以追踪显示线网上所有的图元；
选择 Create-Probe-Add Net 点亮一根线后，与之相连的所有线网也被点亮。选择
Create-Probe-Remove Net，取消点亮的线网，选择 Remove All 取消所有点亮的线网，
或者设置对应的快捷键。
版图的线网追踪：
94 / 163
原理图的线网追踪：
95 / 163
13.2 Shortest Route 短路检查
在版图编辑时，使用线网追踪导航功能，用鼠标点击任意两个器件，产生最短线路，有助于
方便电路查错。
选中单元内的一条线网，高亮后，其与之相连接的实例将在线网追踪导航列表中显示，如下
图所示：
在线网追踪导航列表中，点击任何两个器件，右键 Shortest Route，如下图所示，红色高
亮部分即可快速查找线网中的短路连接点。
96 / 163
97 / 163
13.3 飞线显示 Pin To Pin 的直线信息
飞线，方便用户查看在一条线网上的一个 Pin 到其他 Pin 的直线信息（Pin To Pin）。任意
点击 Schematic 上的线网或者管脚，即可展示相关飞线。
98 / 163
第十四章 电路层次化整理流程
根据 Top 单元版本模块，先对各个子模块先整理，将器件摆放到合适位置，完成初
整。这时不对单元做打包操作。
电路的提取和整理过程，即：版图→原理图→符号图，即为整个电路的层次化整理过程。
工程师参考前期版图信息，将平坦化网表整理成有层次结构，并且易读的形式。
在前期的版图编辑中，用户通过对主宏单元 TOP/BLOCK 进行划分，以创建子单元和
划分功能模块的方式，进行多用户协同操作。同样，在电路层次化整理过程中，也是如此。
用户必须在由单元 Schematic 生成的子单元 Subschematic 中进行电路整理的工作。这是
因为如果在 Schematic 整理，版图出现错误重新更新时，Schematic 会变成平坦化网表，
由此丢失已经整理过的电路。如果在 Subschematic 里面整理电路，更新后子单元只更新
逻辑关系而不会改变整理后电路的样子。
99 / 163
14.1 导出原理图，创建 Sub 子单元
对模拟电路进行平坦化网表之前，需要将 MOS 管的 D、S 进行互换。打开模拟电路版图，
选择 Tools-Swap MOS D/S，
在 Power Names 处输入电源线名，
在 Ground Names 处输入地线名，
勾选相应的 PMOS 和 NMOS 即可。
100 / 163
14.1.1 生成平坦化网表
选择 Tools-Generate Schematic View，并设置 Scale 比例，即可。
101 / 163
14.1.2 创建子单元 Subschematic
继 §14.1.1 生成平坦化网表 步骤后， 按 F7 直接进入原理图或者在 Bunny Library
Manager 界面，找到所在项目对应下的原理图，双击，进入 Schematic 工作区。在
Schematic 工作区，全选，右键，选择 Put Into SubCircuit（或者选择 Edit-SubCircuit-Put
into SubCircuit），成功创建子单元 Subschematic 即可。
102 / 163
103 / 163
104 / 163
14.2 层次化电路初整
所谓电路初整，即工程师在平面电路图中识别出功能模块，自下而上地重构出层次化的电路
结构，并将各个层次的电路图绘制成易读、直观形式的过程。这也是一个迭代的过程，从识
别出小的宏单元，到识别出小宏单元组成的大单元，直至顶层电路图被简化为包含少量大的
功能模块的电路图 Symbol。
14.2.1 模块整理
工程师依据电路领域知识，参照版图信息，辨认功能模块，通过手动整理，整出一个完整的
功能模块单元模板。在该过程中，必然要对器件/单元进行对齐、翻转、排列、替换的操作。
器件/单元的拖拽、排列、替换
创建 Subschematic 后，全选，右键，选择 Put Into Trace Window，子单元 Subschematic
里所有的器件整齐排列在 Trace 栏（线网追踪导航栏）。也可以反向操作，选中 Trace 栏的
105 / 163
器件类型，用鼠标直接拖动到当前窗口/主视图窗口/Sub 窗口/其他窗口，在 Drop Options
菜单栏中自行设置行列个数，则所有器件呈矩阵式排列。
Trace 实例：
选中对应的实例，shift+框选增加选中实例， ctrl+框选减少选中实例
右键鼠标， 点击“put into trace window” 将选中的实例放到 trace 对话框中。
106 / 163
107 / 163
Trace 管脚：
选中所有器件，右键，Trace All Pins，所有管脚被依次列在 Trace 栏。
108 / 163
选中 Trace 栏的 Pins 管，用鼠标拖拽移动到工作区即可。
109 / 163
注意：整理过程中，高亮器件的管脚，在右边的 trace 栏中就可以看到所有连接的器件，红
色代表不在此单元模块中，绿色代表在此单元模块中。
器件/单元的对齐与翻转
器件的对齐与翻转部分，用到最多的是关于对齐（上对齐、下对齐、左对齐、右对齐）和翻
转（上下翻转、左右翻转、逆时针旋转、顺时针旋转）的快捷键功能。
具体快捷键方式，可参见 §第十六章 软件默认快捷键设置
110 / 163
选择 Edit-Show Wire Name，显示线网名和线网连接关系。
最后整理出如下图所示的完整的功能模块单元模板。
111 / 163
14.2.2 Macrocell 宏单元自动搜索
使用 Macrocell 宏单元搜索功能，可以帮助用户找到线网关系一致的线网，并对具有相同
结构的功能模块用实例进行替换。
选择 Tools-Search Macrocell，在跳出的窗口中，点击 ，选择要搜索的单元模板，
点击 OK 确认。
112 / 163
113 / 163
在输出栏查看搜索结果。
114 / 163
在输出栏中，点击任意一处，右键 Relayout Matched，自动进行关系连接。将具有相同结
构的功能模块用实例替换。
优化多余的线，文字。连接过程中，产生过多的文字，可以执行 ToolOptimize Data，
删除多余的文字。
115 / 163
116 / 163
14.2.3 改错流程
在做电路整理时，如发现管子类型错误，或者漏连线，线网关系有误等情况，则需要回到版
图先进行修改，修改错误后更新网表，重新导一次原理图，并在 Sub 中按快捷键 F5 进行数
据刷新。
如下图，红色框所在模块的管子类型判断有误，在属性栏中选择正确的管子，单击 Apply
117 / 163
Currently Only。再选择 Tools-Regenerate Netlist，重新生成网表。
118 / 163
网表刷新后，再选择 Tools-Generate Schematic View，重新再生一次原理图。
119 / 163
最好，在子单元 Sub 区，选择 Edit-Refresh Data（或按快捷键 F5）进行刷新即可。
点击工具栏图标 ，可以对原理图自动查错。并在 Output 输出栏中输出相应的查错
结果。
120 / 163
121 / 163
14.3 层次合并
当任务划分得到的各个平面电路图均完成层次整理后，还需要将它们整合成一个完整的层次
电路图。将电路图拼在一起后，顶层电路包含了来自各电路图的若干个大的功能模块。针对
此时的顶层电路继续进行层次建立步骤，将这些大的功能模块替换成更大的功能模块。这个
步骤要求对芯片的顶层架构有很好的掌握，通常只能由个别工程师单独完成。
大规模的电路通过任务划分交由多个工程师整理时，同构的功能模块可能出现在不同的平面
电路中，工程师在各自的层次建立过程中会为这些同构的功能模块创建不同名称的宏单元，
这就造成宏单元库的冗余。层次合并阶段的另一个工作就是删除冗余的宏单元模块。
Bunny 软件的宏单元自动搜索功能，可以用来判断库中是否存在同构的宏单元，只保留一
个宏单元，并将其他同构的宏单元实例替换为被保留宏单元的实例。
122 / 163
第十五章 电路分析
在电路分析阶段，用户可以通过使用本软件的“线网追踪导航”和“Cross Reference 交叉
参考”功能，对电路图的线网关系和层次结构进行检查纠正。
15.1 线网追踪导航
详见§ 第十三章 线网追踪导航
15.2 Cross Reference 交叉参考
详见§ 第十二章 Cross Reference 交叉参考
123 / 163
第十六章 软件默认快捷键设置
本软件的快捷键，用户可以通过 Options-Shortcut，自行设置。
（详见 §17.3.3 Shortcut 快捷键设置）
本软件的默认快捷键设置如下
版图编辑默认快捷键：
名称 快捷键 功能描述
File
New Ctrl+N 新建
Open Ctrl+O 打开
Close Ctrl+W 关闭
Save Ctrl+S 保存
Edit
Refresh Data F5 刷新数据
Undo U 撤销
Redo Shift+U 恢复
Move M 移动
Duplicate C 复制
Stretch S 移动
Delete Del 删除
Rotate
Flip Horizontal H 关于 Y 轴镜像
Flip Vertical V 关于 X 轴镜像
124 / 163
Basic
Select All Ctrl+A 全选
Invert Selection Shift+A 反选
Merge Shift+M 融合
Chop Shift+C 切割
Left Move Shift+Left 左移
Right Move Shift+Right 右移
Top Move Shift+Up 上移
Bottom Move Shift+Down 下移
Return To Top Shift+B 回到顶部
Hierarchy
Edit In Place X 原地编辑
Return To Top Shift+B 回到顶部
Return To Level B 回到指定层
Properties Cellview Shift+Q 单元视图
Select
Select All Ctrl+A 全选
Deselect All Ctrl+D 取消全选
Invert Selection Shift+A 反选
Copy To Clipboard Ctrl+C 复制
Paste To Clipboard Ctrl+V 粘贴
View Zoom In ] 放大
125 / 163
Zoom Out [ 缩小
Zoom To Selected Ctrl+T 放大选中区域
Zoom To Fit F 放大到合适尺寸
Previous View W 前一个场景
Next View Shift+W 后一个场景
Hide Select Items Ctrl+` 隐藏选中图元
Hide Background
Image
` 隐藏芯片背景图
Next Item Tab 下一个
Previous Item Ctrl+Tab 上一个
Location Ctrl+L 定位
Show Command
Dialog
F3
弹出各个操作的对话
框
Add Noconn
Shortcut Key
Space
添加 noconn
Create
Instance I 引用实例
Rectangle R 绘制矩形
Polygon Shift+P 绘制多边形
Geometric Wire P 绘制连线
Path Ctrl+P 绘制等宽线
126 / 163
Label L 绘制标记
Via O 引用孔
Check
Cross Reference F7 交叉定位
Cell and Ins Diffs T 透视实例
Find Marker G 查找 Mark
Delete Marker Ctrl+G 删除 Mark
Tools
Find/Replace Shift+S 查找替换
Create Ruler K 绘制米尺
Clear All Rulers Shift+K 删除米尺
电路整理默认快捷键
名称 快捷键 功能描述
File
New Ctrl+N 新建
Open Ctrl+O 打开
Close Ctrl+W 关闭
Save Ctrl+S 保存
Edit
Refresh Data F5 刷新数据
Undo U 撤销
Redo Shift+U 恢复
Move M 移动
127 / 163
Duplicate C 复制
Stretch S 移动
Delete Del 删除
Rotate
Flip Horizontal H 关于 Y 轴镜像
Flip Vertical V 关于 X 轴镜像
Basic
Space Evenly X Ctrl+Shift+X 水平等间距排列
Space Evenly Y Ctrl+Shift+Y 垂直等间距排列
Left Move Shift+Left 左移
Right Move Shift+Right 右移
Top Move Shift+Up 上移
Bottom Move Shift+Down 下移
Hierarchy Return To Top Shift+B 回到顶层
Properties Cellview Shift+Q 单元视图属性
Select
Select All Ctrl+A 全选
Deselect All Ctrl+D 取消全选
Invert Selection Shift+A 反选
Copy To Clipboard Ctrl+C 复制
Paste To Clipboard Ctrl+V 粘贴
View Zoom In ] 放大
128 / 163
Zoom Out [ 缩小
Zoom To Selected Ctrl+T 放大选中区域
Zoom To Fit F 放大到合适尺寸
Next Item Tab 下一个选项
Previous Item Ctrl+Tab 前一个选项
Location Ctrl+L 定位
Show Command
Dialog
F3
对话框快捷键
Create
Wire（narrow） W 线
Wire（Wide） Shift+W 总线
Note
Text Shift+N 文字注释
Shape N 图元注释
Check
Cross Reference F7 交叉定位
Find Marker G 查询 Marker
Delete Marker Ctrl+G 删除 Marker
Windows
Next Ctrl+Tab
Previous Ctrl+Shift+Backtab
129 / 163
第十七章 常见 FAQ 问答
17.1 Cadence514 和 Cadence615 之间的转换
514 到 615 (CDB 到 OA)
1、打开终端，启动 615 的 Cadence. 命令为 virtuoso &
注意：在这个目录下，不能包含你打算转的库。建议在一个空的目录里，打开 Cadence 615.
2、在主窗口 Tools Convert Tool Box。如图 1：
图一
弹出如图 2 的窗口：
130 / 163
图 2 Convertsion Tool Box
点击“CDB to OpenAccess Translator”弹出如图 3 对话框
131 / 163
图 3 CDB To OpenAccess 对话框
在 Path To cds.lib file: 中选择需要转换库的 cds.lib 路径。通过”- -“按钮，库
左右移动。Libraries to convert 中是需要转化的库，注意转换库是有先后顺序的，通过
Up, Down ,Order 按钮调整转换顺序。底层库必须先转换。
615 到 514 (OA 到 CDB)
1、打开终端，启动 615 的 Cadence. 命令为 virtuoso &
注意：在这个目录下，不能包含你打算转的库。建议在一个空的目录里，打开 Cadence 615.
可以在该目录下创建一个 cds.lib 文件，将要转的库依赖的底层库拷贝到该目录，并在 cds.lib
文件中定义。如果底层库也是 615 的，则需要分开转换，先转换底层库，再转换上层库。
2、在终端中输入：oa2cdb 命令。如果没有找到。
则查看目录$CDS_ROOT/tools/dfII/bin/oa2cdb.
132 / 163
3 、 oa2cdb -lib LEDIC -cdslibpath /home/userhome/LEDIC_PRJ/lib.defs -tech
analogLib -tech basic
-lib 需要转换的库
-cdslibpath : cadence615 库的定义，该文件包含需要转换的库的定义
-tech: 需要调用的工艺文件，工艺库必须在启动目录下的 cds.lib 中定义。
4、具体的命令如下：
133 / 163
134 / 163
17.2 修改项目的着色方案
1、Bunny Library Manager 对话框中，Tools--->Display Resource Editor…如图 1
135 / 163
图 1
2、弹出 Display Resource Editor 对话框中，如图 2。
在 Tech Lib: 选中自己的项目库，在左边的列表中找到需要修改的 Lpp(层，目的)层，右边
分别每个选项的设置，和 cadence 一样。修改完后，点击 “X”，提示是否修改，点击 YES。
136 / 163
图 2 Resource Editor 对话框
3、修改后，打开一个单元的 Layout 视图，在 Layers 对话框中 Active,下的小三角，点击
“reload”可以同步显示修改。
137 / 163
138 / 163
17.3 将图像层和图元层绑定
切换图像层时，图元层自动切换到相应层、每个金属层有默认线宽、 添加孔时，自动显示
跟图像层对应的孔定义等操作都需要先设置图像层与图元层的绑定关系。
1、打开一个单元对应的版图视图，点击“Options->Display”,快捷键为“E”，
在弹出的“Display Option”对话框中，选择”Layer Map”选项卡。
图 1 Display Option
在该对话框中，根据不同的工艺文件，输入对应的层、孔、默认线宽以及对应的切换图像层
快捷键。
139 / 163
17.4 修改切换图像层快捷键
1、打开一个单元对应的版图视图，点击“Options->Display”,快捷键为“E”，
在弹出的“Display Option”对话框中，选择”Layer Map”选项卡.
图 1 Display Option
在 Image Key 列中，通过双击输入对应的快捷键，先版本只支持 0-9 的数字。
17.5 图像库布局到不同的服务器或者同电脑的不同分区
采用共享目录的方式，访问不同电脑的图像库该操作必须是服务器端运行 Bundy 才可以。
1、建立图像库索引
在 Bunny 主对话框中，点击“ToolsImage Path Manager”弹出 Manager 对话框
140 / 163
点击按钮”…”后，浏览图像库文件”.icf”。
2、绑定项目和图像库的关系
在 Bunny 主对话框中，点击“ToolsAttach Image”,在弹出的对话框中，左边是对应的
项目，右边是图像库，点击项目对应的 Value 列，出现下拉列表，从该列表中选择对应的
图像库。选定后，点击“X”关闭该对话框。
141 / 163
如果服务器是 Windows 版本，则需要修改启动 Designserver 对应的用户信息
“我的电脑”右键”管理””服务”找到”designserver”服务
3、选择”designserver”右键属性，打开属性对话框，按”登录”页。点击“此账户”中
142 / 163
输入访问共享时，输入的用户名和密码。
17.6 双击一根线点亮后，如何整体改线宽？
通过双击点亮线网后，属于同一线网的所有数据（线、孔、管脚）等一并添加到了选中列表
中。如果修改线宽步骤如下：
1、点击”ToolsReset DataReset Wire Width”弹出如下对话框
143 / 163
图 1 修改线宽
Fig Type:
Select Figs : 只修改选中的线
All Select&Visible Figs: 修改可见并且可选的线(通过 Layer 对话框控制)
Layer Type:
All Layer: 所有的层
Layer: 修改指定的层
New Width: 新的线宽
根据需要，如果想修改所有的选中的线宽，则勾选 All Layers, 如果想修改选中线的某层线
网，则勾选 Layer,并选中指定的层。
1、版本 V1.3.2 以上，可以通过属性中的 Apply Current Selected 修改。该功能修改了所
有选中的 wire 包括不同层的线。
修改线宽后，注意线头和线尾位置，防止修改后，造成短路
144 / 163
17.7 path 线较长时，出现此类线段 ，绘制有偏差时，
如何对局部进行拉伸、微调？
只选中那个 Path 线，将鼠标移动到需要修改的位置后，鼠标样式变成 后，点击鼠标左键
不放后移动到指定位置。
17.8 框单元时，将多根并联的器件框取为一个，后期需要
拆分，如何将 path 与单元打散，只删除单根 path 线
版本 V1.3.1 之前，软件支持解散和重组所有的器件，并更新对应的参数
145 / 163
重组器件：
根据器件的框选区域，查询包含的 M/L 标记的个数，以及和原始参数对比，
判断是否需要”W/L”值，以及电阻的串并联关系.
解散器件：
M/L 标记层从器件中脱离出来，达到删除器件后，M/L 标记不删除。
更新器件参数 ：
点击”Update W/L Mark Parameter”，可以将修改后的 M/L 信息重新映射到器件中。
146 / 163
V1.3.1 后版本支持修改选中的器件
17.9 相邻单元 PIN 脚距离较近时，无法区分所属单元，能
否在点亮单元时，单元的 PIN 脚也高亮显示？
V1.3.1 版本中支持，通过修改”Display Option”对话框
勾选 High Light FigGroup Figs 后，点击器件后，整个器件都亮显。不支持框选。
147 / 163
17.10 默认器件参数不足时，添加所需参数
可以通过 bunny 主对话框，打开器件对应的 layout 视图，
弹出单元属性对话框。如下图：
148 / 163
单元属性对话框
在 Cell Property 页中，点击 “Add”按钮，添加所需参数。
添加参数对话框
149 / 163
Attribute name: 属性名称
Value: 属性默认值
在标注器件后，选中该器件，在属性对话框中会显示该属性值。
17.11 电路图只显示 M=,或者 L=,W=时
打开对应的 symbol 视图，按”Shift+Q”,单元属性对话框，在 “Cell Property”中添加
m、l、w 默认值即可.
17.12 单元的 PIN 脚大小如何更改，连 PIN 时不够直观？
PIN 脚的大小是根据对应的孔大小决定的。如：M1 层的 PIN 大小为 Via1 中 cut 层的大小，
M2 层的 PIN 大小为 Via2 中 cut 层的大小等等。
修改已经绘制后器件 PIN 脚的大小.
150 / 163
弹出 Reset Device Pin Size 对话框
Size Value: 根据“The Value is scalar”是否勾选判断是否是值还是比例。
151 / 163
勾选：表示放大 1.5 倍。不勾选，表示设置大小为 1.5 微米
Device Pin Size : 修改器件 pin 的大小
Command Pin Size : 修改单元 Pin 的大小.
Hier :层次化修改
点击 “OK”后，Output 对话框会输出由于修改了 Pin 大小，造成短路的错误位置.
修改下次创建 PIN 的大小
请查询修改孔的大小
17.13 修改孔的大小
弹出 Via Setting 对话框
152 / 163
Name: 孔定义名称
Constact: 孔的 cut 层参数
Dimensions：cut 层的宽和高
Space: 孔矩阵的水平和垂直间距
Layer1 Enclosing CONT : layer1 外包 Cut 层的距离
Layer2 Enclosing CONT : layer2 外包 Cut 层的距离
17.14 连 PIN 时，MOS 管的 B 端默认层次为 DIFF、G 端默
认为 POLY，是否可以修改？
可以，在不同的工作区中，需要将 B，G 端修改成不同的层。操作如下：
153 / 163
弹出 Device Setting 对话框。
G Pin Layer：G PIN 的层
B PIN Layer: B Pin 的层
154 / 163
17.15 怎么添加新器件？
弹出 Device Setting 对话框。
双击 Module Names 对应的列，进入编辑该列，输入对应的器件名称即可，该名称应该
155 / 163
在 Default Symbol 库中存在。
17.16 三端电阻怎么办？
标注的管脚来源于符号图，如果符号图是三端管脚，则软件读取的就是 3 端管脚。
17.17 器件的某端连接不上怎么办？
1、确认器件对应的 layout 视图 Pin 的个数是否和 symbol 视图一致，如果不一致时，删除
该器件的 layout 视图，在别的工作区，随便重新标注个器件。产生新的管脚。
156 / 163
执行该菜单，修复该连接关系
17.18 标注了部分器件后，发现器件类型提取错误怎么办？
通过 Nativgate 导航栏，根据需要，显示 Intances 或者 Cells 或者通过 Shift+点选功能，
选中需要修改的器件，在属性对话框中，Cell Name 值为需要的器件类型，点击 “Apply All
157 / 163
Selected”。
注意：修改时，必须保证修改前的器件单元名跟修改后的器件单元名，管脚应该是一致的。
17.19 标注了部分器件后，发现器件管脚少了怎么办？
现阶段，只能是删除所有的器件实例，并删除对应器件的 layout 视图，在修改对应的器件
的 symbol 视图，然后重新标注器件，后续版本会添加修补器件的功能。
17.20 Windows 平台创建的大写单元名带%，怎么办？
V1.3.1 版本之前的数据，下载 libcase 软件，将”%”去除，并修改引用关系。新的项目请
下载最新的 Bunny 软件。
17.21 模拟器件的 W, L，M 值自动提取
提取模拟区时，通过绘制标示层，提取模拟器件时，自动提取所需参数,步骤如下：
点击工具栏的 W/L 标注，进入绘制 W/L 标注状态。按”F3”弹出参数设置界面，如图 1：
158 / 163
图1 参数设置对话框
Poly Mark Layer:标示层，最后设置没有填充样式的层。该配置在客户端存放，如果是多人
编辑，请重新设置，并设置为统一层。
Shape： 根据不同的类型，选择不同图元类型表示
L Value: 默认的L 值，
L Step: 通过”Ctrl+右方向键”每次增加的长度
W Min Value: 默认的W值。
W Step: W值的精度值。
2、鼠标位置会显示W/L值，根据图像，绘制到所需位置后，双击或者回车结束。如图2
159 / 163
图2 绘制W/L界面
同一尺寸时，通过复制操场，复制多个同尺寸的器件。如图3
图3 复制界面
160 / 163
勾选“Keep Copying”,进入多次复制状态。按“ESC”退出标注，根据工艺，点击不同的
器件。框选器件时，需要把标注的图元包含中。如图4
图4 标注器件
如果是倒比管的话，请勾选 “Swap W/L”
电阻有串并联之分，如图5，图6：
161 / 163
图5 并联电阻并交换W/L值
图6 并联电阻并交换W/L值
162 / 163
图7 串联电阻并交换W/L值
图8 串联电阻并交换W/L值
163 / 163
本说明书仅限于Bunny软件的购买、租赁和试用用户在单位内部使用。未得到苏州芯联成软
件有限公司的书面许可，不得为任何目的、以任何形式或手段复制和传播本说明书的任何部
分。
文档版本：Bunny Version 1.0
© Silintech Inc.