Chap. 1 Technologie de fabrication des circuits intgrs

1. Introduction

Les technologies de fabrication des composants lectroniques ont beaucoup volu depuisl'invention du premier transistor puisqu'on est pass d'un lment ayant la taille d'une pice de1 des dimensions submicroniques (0.13m en janvier 2002 et dj 65n m en fin 2005 chezIntel en production et enfin 45nm en avant premire chez IBM au printemps 2006, tandisqu'en dcembre 2007 le groupe TSMC chantillonnait des SRAMs en technologie 32nm).Nanmoins certains principes ont t conservs et bien entendu la technologie estsubordonne aux contraintes qui rsultent des proprits fondamentales des semi-conducteurstelles qu'elles apparaissent dans les chapitres sur la physique des composants. Notonscependant que 32 nanomtres a reprsente sensiblement une centaine d'atomes et que l'onapproche insensiblement d'une limite en dessous de laquelle on ne pourra plus descendre sauf changer compltement de principes.

L'objectif de ce chapitre n'est pas de faire le tour de la question mais de prsenter certainestechniques essentielles tant pour les composants lectroniques que pour les capteurs intgrs.

Nous dvelopperons plus particulirement le cas du transistor et des rsistances intgres enremarquant que tous les composants actifs ne sont, quelques dtails prs, que desassociations de ces lments de base.

Nous ajouterons quelques lments pour comprendre les procds de micro-usinageindispensables dans la conception des microcapteurs intgrs et d'une manire gnrale dansce qu'on appelle dornavant les nanotechnologies.

2. Les tapes de la fabrication d'un composant.

Dans les paragraphes et chapitres suivants nous dtaillerons les principales oprations, ici

nous allons simplement donner le listing des tapes successives de la conception lafabrication d'un composant lectronique en 2007.

La premire tape c'est videmment la dfinition de la fonction que devra remplir cecomposant, ce qui, aujourd'hui, passe par une modlisation informatique. Il sagit dimplanter

lensemble des composants lmentaires du circuit sur la tranche de silicium. La premiretape de ce processus consiste traduire le schma lectronique en un schmadimplantation c'est dire dfinir les emplacements respectifs des composants, leurgomtrie superficielle en tenant compte des contraintes lies au dopage, la dissipationthermique du composant en fonctionnement, aux connexions vers l'extrieur et l'ensembledes contraintes de voisinage en terme de champs lectriques variables. Ce type doprationsappuie aujourdhui sur des logiciels de conception assiste par ordinateur permettant des

simulations et une aide cruciale la rsolution des problmes de topologie complexe relatifs ce type de micro-urbanisme . De plus, ces outils informatiques sont dots de trs vastesbibliothques de composants lmentaires et de modules prdfinis permettant au fondeur desilicium une industrialisation aise par blocs fonctionnels. Cette tape qui tait compltementmanuelle il y a vingt ans est aujourd'hui tellement informatise et les circuits ralisstellement complexes qu'aucun humain n'est en mesure d'en prvoir tous les comportements.Ainsi la robotisation de cette conception assiste par ordinateur conduit quelquefois desdispositifs ayant, dans certaines conditions de fonctionnement, des comportements imprvuset que l'on ne dcouvrira peut-tre que plusieurs annes aprs le lancement de la fabrication.Un tel incident s'est produit sur un microprocesseur utilis dans nombre de PC et bien desutilisateurs ont, un jour ou l'autre, eu un programme qui a plant sans qu'ils ne comprennentpourquoi. Il est vraisemblable qu'ils auront accus le systme d'exploitation qui, pour une fois,n'tait pas responsable. C'est un ingnieur systme de haut niveau qui, victime de l'incident, acompris qu'il devait venir du processeur et qui a trouv la faille, alors que ce processeur taitcommercialis depuis plus de trois ans et qu'aucun des tests lors de la phase de modlisation,ni lors des essais sur les premires puces fabriques, n'avaient gnr la configuration quientrainait un fonctionnement erron.

Chaque motif gomtrique sera obtenu en utilisant un procd dit de lithogravure qui met enoeuvre des masques photographiques reprsentant les motifs raliser l'chelle convenable.Il y a donc une phase de dessin de masques au dbut de la conception. C'est le processusclassique pour la ralisation des microcapteurs que nous dvelopperons principalement ci-aprs. Pour les composants hyperminiaturiss les masques photographiques ont t remplacs

par des principes de gravure directe utilisant des pinceaux de RX soit des implantationsd'atome selon des procds "lectroniques" car la rsolution photographique traditionnelle estdevenue insuffisante. Par contre elle convient toujours pour les microcapteurs dont lesdimensions sont encore millimtriques.

Lors de cette tape prliminaire essentiellement graphique on va dfinir les diverses tapes dela fabrication en fonction des matriels de production dont on dispose et la plupart despremires tapes, chez un fondeur de silicium, vont comporter l'exploitation de ces masquesphotographiques dfinis de plus en plus par l'ordinateur.

Bien sr un composant bas sur le silicium ncessite d'abord du silicium monocristallin depuret contrle, nous verrons donc comment obtenir ce matriau, comment le doper etl'obtenir l'tat de monocristal qu'on tranchera en "wafers" sur lesquels on procdera auxoprations de diffusion contrle d'impurets slectionnes, puis de microgravure pourobtenir les motifs gomtriques reprsentant tout ou partie du composant. Ces oprations dediffusion/microgravure vont gnralement tre rptes plusieurs fois pour raliser l'ensembledes motifs avec videmment changement de masque chaque opration lmentaire et nousverrons les difficults lies au repositionnement relatif des masques avec une rptabilit deplus en plus prcise (aujourd'hui en terme de rptabilit on parle en nanomtres et prcisonspour illustrer ce problme qu'un cheveu humain fait entre 50 et 100 microns de diamtre : cequi veut dire qu'on a pu placer, chez INTEL en 2005, entre 105 et 106 transistors lmentairesdans une surface quivalente la section d'un cheveu, en pratique beaucoup moins car dansun dispositif rel une grande place est consomme par les liaisons entre composantslmentaires et les murs d'isolement entre composants).

Nous examinerons ensuite les oprations de finition aboutissant au montage du composantdans un botier.

3. Processus typiques d'obtention de monocristal de silicium et de couches actives.monocristal

Typiquement le silicium de qualit mtallurgique est obtenu partir du sable, et plusspcifiquement de sables trs purs du dsert australien, trs riches en silice et au contrairerelativement pauvres en composs nfastes tel le sodium, selon un processus de fonderie endeux temps: le matriau est d'abord attaqu chimiquement par HCl ce qui conduit unmlange de SiCl4 et SiHCl3. Ce produit est alors rduit par l'hydrogne vers 1000C.

Ce silicium pur 98-99% environ est impropre l'utilisation pour l'industrie lectronique quincessite du Si de type 6N au moins c'est dire >99.9999% de puret (et parfois mme pluspour certains composants). Cette purification est obtenue en exploitant le procd dit depurification physique par zone fondue figur ci-dessous.

Le barreau de silicium est introduit dans un four, en atmosphre neutre ou sous vide, etsoumis l'action limite d'un processus de chauffage, soit par induction, soit de plus en plussouvent par laser de puissance, qui provoque la fusion d'une trs faible tranche du barreau.Dans ces conditions les impurets de la zone solide proche diffusent, selon la loi de Fick, versla microzone liquide qui s'enrichit en impurets tandis que la phase solide se purifie. Il suffitde dplacer lentement cette zone fondue d'une extrmit du barreau l'autre (en dplaant labobine HF) pour transporter l'essentiel des impurets l'extrmit du barreau. En procdant plusieurs balayages successifs on aboutit progressivement l'obtention d'un barreau de puretconvenable. L'extrmit impure est videmment limine.

Le silicium dit intrinsque doit maintenant subir un double traitement la foisd'enrichissement en matriau dopant afin d'en faire du silicium extrinsque de type N ou Pcomportant une proportion connue d'une impuret connue et d'obtenir de plus un monocristalconvenablement orient. Cette opration est ralise dans un four de tirage selon la procdureimagine par Czochralski vers 1916.

Fig. Principe du tirage de monocristal et machine de tirage

Le silicium est fondu en atmosphre neutre, un germe monocristallin convenablement orientest amen au contact du liquide puis tir lentement vers le haut (1mm/mn) et simultanmentmis en rotation (30 tr/mn). Le liquide est entran par capillarit et se solidifie en continuant l'identique le rseau cristallin du germe (processus d'pitaxie). Le dopage s'obtientvidemment en introduisant dans le bain liquide l'additif en concentration prdfinie.

Notons que, puisque la concentration d'impuret passant dans la phase solide est lgrementplus faible que celle du liquide, il faudra que le liquide soit plus riche en additif que ne le serale solide souhait, ce qui imposera un contrle permanent de la phase liquide la fois enconcentration (et temprature) afin de maintenir une concentration constante, et conforme lavaleur souhaite, d'impuret dans le solide.

L'opration suivante consiste, aprs refroidissement, dcouper le lingot en tranches de 100 300m d'paisseur, appeles wafers, qui seront ensuite manipules pratiquementexclusivement par des robots et stockes dans des cassettes. A partir de cet instant il estindispensable d'oprer en atmosphre totalement dpoussire (salle blanche de classe 100,avec des zones critiques devant tre en classe 1, c'est dire ne comportant pas plus d'1particule de taille suprieure au micron par cm3).

Fig. machine de dcoupe et polissage de wafers et cassette porte wafers

4. laboration de couches actives :

L'laboration de couches actives s'effectue de diverses manires : la plus ancienne est ladiffusion thermique en four ouvert ou ferm.

4.1. Diffusion thermiqueEn tube ouvert les tranches sont dans un tube balay en permanence par un flux gazeux(Azote ou Argon) lequel va, dans une phase de diffusion, entrainer le compos gazeux del'lment dopant tel le BBr3 ou POCl3. Dans une phase d'oxydation, de l'oxygne est envoyavec une faible proportion de vapeur d'eau, tandis que dans une phase de recuit seul le gazneutre balaiera le tube. Dans tous les cas la temprature dans le four est critique et contrleavec une grande prcision. Chaque fabricant possde son propre tour de main, au secretjalousement gard, aussi nous indiquerons que les tempratures utilises sont situes dans laplage 900-1000C et sont videmment diffrentes selon la phase opratoire en cours.

Fig. principe de la diffusion thermique en tube ouvert et machine industrielle robotise

Le second procd de diffusion s'effectue en ampoule scelle, dans ce cas le dopant est placdans une coupelle chauffe une temprature suprieure celle des tranches de silicium; le

bore (ou l'arsenic) passe alors l'tat de vapeur et va venir se condenser la surface destranches de silicium, puis comme dans le cas prcdent diffuser l'intrieur du matriau enrespectant la loi de Fick. Le contrle de temprature et de dure de l'opration permetd'obtenir le rsultat souhait.

4.2. Implantation ioniqueLa principale difficult de la diffusion thermique est que la loi de diffusion conduit un profilde concentration en atomes dopants diminuant non linairement partir de la surface, et queles besoins de ralisation de jonction p-n supposent au contraire l'obtention d'une jonctionabrupte, c'est dire le passage brutal d'une zone p de concentration homogne en dopant detype p une zone n elle aussi homogne en concentration de dopant n. Pour tenterd'homogniser la zone diffuse on pratique, aprs arrt du processus de dpt en surface (ourduction contrle du dbit gazeux) un traitement thermique adapt des tranches desilicium. Ce n'est pas toujours suffisant pour obtenir une jonction trs abrupte et l'on procdeparfois l'implantation directe en profondeur d'atomes ioniss l'aide d'un implanteurionique.

Fig. schma de principe d'un implanteur ionique et machine industrielle d'implantation

En contrlant trs prcisment la tension d'acclration on dtermine la profondeur depntration des ions et, en contrlant le courant dans la source d'ions, on dfinit la densit,tandis que les lectrodes de balayage X et Y permettent de prciser l'endroit de l'implantation.Il est ainsi possible d'obtenir dans une tranche de silicium des zones parfaitement localiseso des jonctions sont abruptes, ainsi que des zones surdopes de proprits rsistivesparticulires. De plus en plus frquemment ce procd a tendance devenir le procdprivilgi de fabrication car le pilotage par ordinateur de l'implanteur permet de raliser desimplantations trs prcises sur des zones de quelques dizaines de nanomtres de largeur, avecune excellente reproductibilit.

4.3. Epitaxie

Le troisime procd pour raliser une couche active s'apparente la technologie couchemince. Il consiste dposer lentement, soit dans un environnement de vide par vaporationcontrle simultane de silicium et de dopant partir de deux sources indpendantes, soit enphase vapeur (CVD) partir de SiH4 et d'un compos ad hoc du dopant, une couche desilicium convenablement dope sur la tranche de type oppos. Celle-ci sera chauffe unetemprature suffisamment leve afin de permettre aux atomes se dposant de se placercorrectement c'est dire de continuer le monocristal sans introduction de dfauts l'interface(pitaxie), mais suffisamment basse pour viter le processus de diffusion thermique. Onobtient ainsi des jonctions abruptes relativement profondes car l'paisseur de la zone pitaxiepeut-tre relativement importante (plusieurs microns).On fera le plus souvent appel plusieurs de ces mthodes successivement au cours desdiverses tapes du processus conduisant la ralisation d'un composant complexe.La ralisation d'un composant n'implique pas seulement l'obtention de couches activesconvenablement dopes, mais aussi la dfinition gomtrique de ces lments. Dans ceparagraphe nous abordons les principes qui permettront d'obtenir une telle dfinition.

5. Dessin l'chelle

Une fois le schma lectronique du composant dfini, la premire tape de la conceptionpratique va consister implmenter thoriquement les composants lmentaires du circuitdans le silicium, c'est dire dfinir leurs emplacements respectifs, leur gomtriesuperficielle en tenant compte des contraintes lies au dopage, la dissipation thermique ducomposant en fonctionnement, des connexions vers l'extrieur et de l'ensemble desinterrelations possibles dues au voisinage de champs lectriques variables. Cette phase estgrandement facilite de nos jours par l'emploi de la CAO, c'est dire l'existence de nombreuxlogiciels de simulation et l'existence, chez chaque fondeur de silicium, de trs vastesbibliothques de composants lmentaires et de modules prdfinis. Cette opration vapermettre de dfinir non seulement la topologie, mais aussi d'identifier toutes les oprationsde production qui seront effectues simultanment. Ainsi par exemple on identifiera qu'il serapossible, et donc conomiquement indispensable, de raliser simultanment la fois endiffusant un dopant de type P tel le bore :

les bases des transistors NPN les metteurs des transistors PNP dits "substrat"

les metteurs et collecteurs des transistors PNP dits "latraux" les rsistances de type "base" et "base pince"

De ce constat on dduira alors la topologie de la couche P correspondante et on ralisera undessin trs grande chelle de cette couche pour un circuit lmentaire. Ce dessin noir etblanc sera trac l'aide de l'ordinateur par un coordinatographe. Il en sera ensuite ralis, surun film photographique, la fois une rduction et une multiplication, grce un systme deprise de vue dont l'optique peut-tre dplace vis--vis du film dans les 3 dimensions ce quipermet d'impressionner successivement le mme motif sur des parties juxtaposes du film. Cefilm dvelopp servira alors de nouvelle matrice par projection sur un cran et nouvellephotographie rductrice. Cette procdure de rduction photographique sera multiplie jusqu'obtenir une plaque photo dont les motifs ont la taille dsire.

le technicien contrle visuellement le masque avant de le mettre en place sur l'aligneur demasque

La plaque photo l'chelle 1 est trs fragile aussi on va souvent prfrer raliser une rplique

de cette plaque photo sous forme de masque au chrome. Il s'agit d'une couche de chromedpose sur une plaque de verre et sur laquelle par gravure (voir ci-dessous) on a recopi laplaque photo. Le chrome tant trs adhrent sur le verre le masque ainsi ralis peut tremanipul et servir de nombreuses fois.

6. MasquageLa tranche de silicium est pralablement oxyde en surface sur une profondeur de 1 m dansun four d'oxydation (semblable celui de diffusion) maintenu 900C pendant quelques

heures en prsence d'oxygne et de vapeur d'eau. Elle est ensuite enduite d'une coucheuniforme de rsine photosensible, d'environ 1m galement d'paisseur, l'aide d'unetournette (dispositif tournant trs grande vitesse >20000tr/mn et permettant l'talementuniforme de la rsine sans microbulles d'air incluses ).

Aprs schage contrl de la rsine, le wafer est plac dans un masqueur (stepper) tel celuifigur ci-dessous. C'est dire un instrument dans lequel le masque photographique va pouvoirtre align vis vis du wafer avec une extrme prcision (en x, y et z) d'une fraction demicron, puis on procdera l'insolation de la rsine via un flux trs intense d'U.V.parfaitement homogne et parfaitement perpendiculaire au plan du wafer. La qualit de cetteinsolation est garante de la qualit de reproduction du dessin du masque dans la rsine (c'est dire avec une rsolution d'une fraction de micron). Un solvant adquat permettra alors dedissoudre la zone non insole de la rsine.

...

Fig. gauche une autre vue de l'aligneur de masque et au dessousle systme informatique d'apprentissage, droite la phase de nettoyage aprs insolation

Aligner correctement un masque est une procdure dlicate qui ne peut tre rellementautomatise, le contrle est ralis via un microscope et c'est l'oprateur qui manipule les

commandes de micro-dplacement jusqu' obtenir l'exact positionnement. Un logicielreproduisant fidlement ces commandes et la vision de l'ensemble de l'aligneur a tdvelopp pour permettre aux oprateurs l'apprentissage sans risque de cette technique. C'est

l'cran (tactile) de l'ordinateur reproduisant fidlement le tableau de commande de l'aligneurque nous avons fait figurer ci-dessus.

Avec larrive des circuits intgrs trs haute densit, cest dire des puces qui intgrent

plusieurs centaines de millions de transistors (tel le Pentium 4 HT avec ses 167 millions detransistors, le HP PA-8800 qui en incorpore plus de 300 millions ou encore le nouvel Itaniumet sa puce double-coeur Montecinto qui en intgre 1,7 milliard) llaboration du masque etson positionnement prcis devient extrmement critique. Cest pourquoi on prfre souvent

un autre procd qui consiste graver directement le motif lchelle 1 sur la rsine au

moyen d'un faisceau lectronique pilot par ordinateur.

Fig. systme de gravure lectronique directe

L'intrt majeur d'une telle procdure, outre la suppression des oprations de fabrication demasque, rside dans la finesse du faisceau lectronique qui permet d'obtenir les rsolutionsinfrieures la dizaine de nanomtres quimpose la trs haute intgration de composants. Le

motif lmentaire est rpt sur le wafer aprs dplacement de celui-ci d'un pas puis ligne parligne jusqu couverture de la surface utile de la tranche. Cette opration est ralise sousvide.

7. LithogravureLe processus classique de lithogravure va se poursuivre par l'ouverture dans le silicium defentres reprsentant les zones non protges par la rsine. Plusieurs techniques sont

envisageables. La plus simple consiste dissoudre chimiquement la silice non protge l'aide d'une solution d'acide fluorhydrique, puis enlever la couche de rsine par un procddit de strippage mcanique et/ou chimique.

Le wafer est alors prt subir un processus de diffusion.

La figure ci-dessous rsume l'ensemble du principe lmentaire de masquage par oxyde

Fig. principes de base rsums du masquage par oxyde

Aprs les multiples oprations de cration de couches actives, une oxydation superficielle

protge l'ensemble du wafer, on rouvre alors des fentres aux endroits de contact, puis dposeune couche d'aluminium (2-3m d'paisseur), parfois d'or ou plus rcemment de cuivre qui estensuite grave selon une procdure semblable celle ci-dessus. Le wafer prsente alors unaspect tel celui vu ci-dessous.

Fig. wafer avant dcoupe

La photo ci-dessus ncessite plusieurs remarques:

la couche d'oxyde apparat de couleur bleute vers le bas et orange vers le haut, celasignifie qu'elle n'a pas une paisseur parfaitement uniforme mais qu'au contraire celle-

ci varie rgulirement selon un axe sensiblement vertical.. Cela est vraisemblablementdu au positionnement inclin du wafer dans le four d'oxydation, entre d'autres wafers.

chaque circuit est isol de ses voisins par une zone relativement large qui servira lasparation par sciage (la largeur de silicium perdu dpend de l'paisseur de la lame descie diamante)

certains circuits sont dfaillants, soit parce qu'ils sont sur un bord et donc incomplets,soit parce qu'une poussire a vraisemblablement perturb une opration de masquage.Ils sont reprs avant dcoupe par un test simple et identifis grce une goutted'encre magntique (point noir) qui permettra de les liminer aprs dcoupe par simplepassage d'un aimant.

dispositif pointes et jet d'encre magntique pour le test tout ou rien de chaque circuit

On remarque la prsence de 3 zones de test comportant des motifs diffrents et servant tester si globalement chaque opration successive de masquage s'est raliseconvenablement. Il n'est en effet pas possible de tester en cours de fabricationl'ensemble du composant (ici une mmoire) dont les lments basiques sont trop petitspour pouvoir tre atteints sans dommage avec une pointe de touche. Donc chacune des3 zones de test comporte des motifs de plus grande surface qui pourront tre testsaprs chaque opration de lithogravure et indiquer si l'opration semble globalementcorrecte pour ce wafer (et si a vaut le coup de continuer la suite de la fabrication pource wafer). Sur la photo ci-dessus on voit un dispositif de test avec ses pointes ultralgres et les tubes vhiculant l'encre magntique dpose en cas de non conformit ducircuit.

8. Oprations de montage

Aprs l'ensemble des oprations de cration de couches actives, un wafer comportant denombreux circuits identiques doit tre dcoup, puis chaque puce lmentaire sera monte sur

un support (grille multipatte) et enfin, aprs soudure des liaisons composant - pattes de sortie,le composant sera encapsul.

Fig. sciage du wafer et cran de contrle de la machine de sciage permettant lepositionnement sans erreur de la lame diamante

Fig. collage des puces et circuits colls sur la grille support avant soudure et encapsulation

Deux techniques sont utilises pour assurer les connexions vers l'extrieur, soit la procdureultrasonore, soit la procdure par thermocompression. La technique ultrasonore permet, via unfil d'aluminium, charg 4% de silicium, et de 25 50m de diamtre, de connecter lescouches d'aluminium aux pattes extrieures du composant. Notons qu'il ne s'agit pas d'unerelle soudure mais plutt d'un frittage : le fil appliqu l'aide d'un outil vibranttransversalement (entre 40 et 80KHz) pendant une dure calibre sur la zone connecter esteffectivement fritt sur celle-ci.

On emploie prfrentiellement la technique par thermocompression pour les liaisons internessur un circuit hybride entre couches d'or (ou de cuivre). Dans ce cas un microchalumeau fondl'extrmit du fil d'or qui est alors immdiatement appliqu avec une pression calibre surl'emplacement connecter. La photo ci-dessous montre un exemple de thermocompressionreliant une puce ( droite) dont les sorties sont ralises via une couche mince d'or, deslectrodes en couches paisses d'or dposes sur un substrat de cramique sur lequel sont

colls vraisemblablement plusieurs composants actifs et sans doute aussi des lments passifsminiatures tels des rsistances et condensateurs. La photo ne reprsente ici qu'une vuepartielle de l'ensemble du dispositif avant encapsulation.

Fig. ex de microsoudure par thermocompression sur couche paisse et circuit intgr