1. Koje su prednosti i nedostaci digitalnog signala u odnosu na analogni?

Prednosti digitalnih signala:

- imunost informacije na smetnje;- Laka realizacija kola za obradu i prenos digitalnih signala- Laka realizacija kola za čuvanje(memorisanje) informacija predstavljenih digitalnim signalima- Mogućnost regenerisanja digitalnih signala i informacija predstavljenih digitalnim signalima- Cena digitalnih komponenata je znatno niža od cene analognih- Digitalna obrada signala omogućuje memorisanje signala, kao i obradu memorisanih signala

Nedostaci obrade digitalnih signala :

- Za obradu digitalnih mreža je potrabno izvesno vreme i u slucaju obrade digitalnih signala visokihfrekvencija njihova primena je ogranicena- Postojanje šuma(ne može se izbeći jer nastaje kao posledica kvantizacije signala,zaokruživanjeproizvoda i zaokruživanje zbira pri numeričkim izračunavanjima) i niska dinamika signala. Smanjenješuma i povećanje dinamike signala se postiže povećanjem dužine digitalne reči kojom se predstavljajubrojevi. Međutim sa povećanje dužine digitalne reči smanjuje se brzina rada filtra. Zbog toga jeneophodno tražiti kompromis između brzine rada filtra i veličine šumova koje generiše digitalna mreža.

2. Kako se sve mogu predstaviti (kodirati) celobrojne numeričke vrednosti u nekom digitalnomsistemu (računaru)?

U opštem slučaju neki broj X se može predstaviti u obliku:

, gde je b osnova brojnog sisetma, ci šifre brojnog sistema, n broj cifara u celobrojnom i m broj cifara urazlomljenom delu broja X.U digitalnom sistemu se najčešće koristi brojni sistem sa osnovom b=2, poznat kaobinarni brojni sitem. Povremeno se koriste i oktalni sa osnovom b=8 i heksadecimalni sa osnovom b=16, kao ikodovi1)težinski:8421, 2421, 4221,2) Kodovi sa povoljnim osobinama: Grejov kod, Džonsonov, XS3

3. Kako se sve mogu kodirati negativni celobrojni binarni brojevi?

Mogu se kodirati na tri načina:

- kodiranjem apsolutne vrednosti i znaka - krajnje levi bit se koristi za kodiranje znaka.Uobicajeno je dase za znak plus koristi nula, a za znak minus jedinica.pr.(7)10=(0111)2; (-7)=(1111)2

- pomoću komplemnta jedinice(nepotpuni komplement) - dobija se kada se jedinice u apsolutnojvrednosti broja zamene nulama, a nule jedinicama, tj. kada se apsolutna vredmost broja oduzme odnajvećeg broja koji se može zapisati sa zadatim brojem bitovapr.(7)10=(0111)2; (-7)=(1000)2

- pomoću komplementa dvojke(potpuni komplement) – kada se komplementu jedinice doda 1pr. (-7)=(1000+1)2=(1001)2

4. Kojim kodiranjem negativnih binarnih brojeva se operacija oduzimanja može svesti naoperaciju sabiranja binarnih brojeva?

Kodiranjem pomoću komplementa dvojke (potpunog komplementa)

5. Decimalne brojeve N=173,25 i M=17,5 konvertovati u binarni oblik i izračunati njihovu razlikuN-M korišćenjem binarne operacije sabiranja. Rezultat dati i u heksadecimalnoj notaciji.

6. Čemu je jednaka potrošnje CMOS logičkog kola?

Postoje 4 uzroka za disipaciju (potrosnju) slozenih CMOS kola. To su:- struja curenja (staticka disipacija)- kapacitivnost opterećenja - srednja disipacija (dinamicka disipacija)- interna kapacitivnost (dinamicka disipacija)- prelazna stanja (dinamicka disipacija)- posto sva tri izraza za dinamicku disipaciju pokazuju linearnu zavisnost disipacije od ucestanosti f , upraksi je uobicajeno da se dinamicka disipacija prikazuje izrazom (gde je Cpdekvivalentna kapacitivnost kojom se aproksimiraju tesko merljivi uticaji disipacije usled parazitnihkapacitivnosti i promene stanja).

7. Od čega sve zavisi potrošnja CMOS logičkog kola?

Potrošnja CMOS kola zavisi od struje curenja(ovo je statička disipacija), kapacitivnosti opterećenja,interne kapacitivnosti i prelaznih stanja(ova zadnja 3 su dinamicka disipacija,javlja se samo prilikompromene stanja)

8. Zašto je za signal na ulazu CMOS logičkog kola ograničeno maksimalno trajanje prednje(usponske) i zadnje (silazne) ivice signala?

Signal na ulazu CMOS logičkog kola je ograničen u cilju ograničavanja disipacije, a samim tim i zaštiteCMOS logičkog kola od pregrejavanja i pregorevanja. Naime ako se pređe kritični napon dolazi donaglog povećanja struje pa tranzistor može da pregori. Svaki ulaz priključen na izlaz opterećuje izlazparazitivnom kapacitivnošću, što za posledicu ima da je prelazni proces veći.

9. Iz kog uslova se određuje Fan-out CMOS logičkog kola?

Fan-out CMOS log. kola se odre]uje iz uslova da vreme uspostavljanja prednje i zadnje ivice na izlazuCMOS logičkog kola, opterećenog sa n puta kapacitivnoscu Cv, sledećih logičkih kola bude kraće odmaksimalnog vremena uspostavljanja, koje je definisano zbog disipacije u prelaznom rezimu.Fan-out je broj ulaznih priključaka istih takvih kola koji se mogu priključiti na izlaz, a da se ne narušidozvoljena varijacija logičkog kola.

10. Napisati tabelu stanja za invertor sa ulazom za kontrolu stanja visoke impendanse (tristate) naizlazu - za trostatički invertor.

Imaju Enable ulaz(signal dozvole). Kada je E nula, izlaz kola je u stanju visoke impedanse, a kada jejedan kolo radi kao invertor.

Comment [NM1]:

11. Zašto su potrebna - gde se primenjuju kola sakontrolom stanja visoke impendanse na izlazu?

Trostatička kola su namenjena za primene gde se od paralelno vezanih kola jedno i samo jedno kolo,aktivira u određenom vremenskom intervalu. Najčešće se sreću kod baferskih kola integrisanog ineintegrisanog tipa, ali se koriste i kod kompleksnijih digitalnih kola kao što su flip-flopovi,multiplekseri, registri i memorije. Trostatička kola imaju tzv. enable ulaz (ulaz dozvole). Kada je E=0izlaz kola je u stanju visoke impendanse, a ako je E=1 kolo radi kao običan invertor.

Kola sa kontrolom stanja visoke impendanse na izlazu se primenjuju tamo gde postoji potreba da seviše izlaza veže na zajedničku liniju, da ne bi doslo do konflilkta. Primenjuju se u složenim digitalnim iračunarskim sistemima.

12. Kada za neko digitalno kolo - digitalnu mrežu kažemo da je kombinaciona, a kadasekvencijalno?

Digitalna kola se prema nacinu formiranja izlaznog signala dele na kombinaciona i sekvencijalna. Kodkombinacionih digitalnih kola stanje izlaza (signal na izlazu) zavisi samo od trenutnog stanja ulaza(ulaznih signala). Kombinacione mreze mogu da sadrze proizvoljan broj logickih kola, ali ne sadrzepovratnu spregu, odnosno izlazni signal bilo kog kola se ne dovodi na ulaz mreze. Kod sekvencijalnihkola stanje na izlazu zavisi od trenutnog stanja na ulazu i od predhodnog stanja na izlazu, tj. odsekvence (redosleda) ulaznih signala. Ova kola moraju sadrzati elemente koji imaju sposobnostpamcenja stanja.

13. Napisati tabelu istinitosti i logičku f-ju EXOR logickog kola i njegovu realizaciju na bazi NI kola

14. Nacrtati simbol i napisati kombinacionu tabelu za koder sa 10 ulaza (tastera decimalnih cifara) iBCD izlazom

A E Y

X 0 Stanje visokeimpedanse

0 1 1

1 1 0

Ai Y3 Y2 Y1 Y0

0 0 0 0 01 0 0 0 12 0 0 1 0

Y0=A1 + A3 + A5 + A7 + A9

Y1=A2 + A3 + A6 + A7

Y2=A4 + A5 + A6 + A7

Y3= A8 + A9

15. Koja je namena sinhronizacionog signala Data Valid kod kodera?Primena odredjenih kodera (npr. 8/3) u digitalnim sistemima moze da dovede do pogresnog kodovanja iz dvarazloga: ulazni signal A0 nije prikljucen na mrezu kodera, tako da kada je A0 u stanju logicke jedinice, ono se nerazlikuje od stanja kada ni jedan signal nije aktivan; u slucaju da se vreme propagacije koriscenih ILI kolarazlikuje, postojace vremenski interval u kome kod nece odgovarati ulaznom signalu. Onda se formira novikoder u kome je izlazni kod sigurno vazeci za vreme kada je sinhronizacioni signal DV=1.

16. U čemu se razlikuje prioritetni koder od neprioritetnog kodera?

Kod neprioritetnog kodera u slučaju da se istovremeno aktiviraju dva ili više ulaznih signala, javlja segreška, odnosno koder će generisati pogresan kod. Ako se očekuje ovakva situacija koristi se prioritetnikoder, jer će on u ovom slučaju generisati kod aktivnog ulaza sa najvišim prioritetom. Prioritetni koderse može sintezovati korišćenjem običnog kodera i prioritetne mreže. Prioritetna mreža treba daobezbedi, da kada je aktivan signal dozvole E,bez obzira na broj aktivnih signala , na izlazu postojisamo jedan aktivan signal.

3 0 0 1 14 0 1 0 05 0 1 0 16 0 1 1 07 0 1 1 18 1 0 0 09 1 0 0 1

17. Nacrtati simbol i napisati komb.tabelu za dekoder 3-8 sa sugnalom dozvole rada(Enable)

18. Nacrtati kolo za generisanje bita parnosti za jedan bajt, a koje je realizovano sa minimalnimkasnjenjem koriscenjem EXOR kola.

Bit parnosti je bit koji se dodaje podatku kako bi ukupan broj jedinica bio paran (parna parnost), odnosnoneparan (neparna parnost).

19. Nacrtati simbol, napisati tablicu istinitosti i napisati logičku funkciju za multiplekser 8 u 1.

E A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0

0 X X X 0 0 0 0 0 0 0 01 0 0 0 0 0 0 0 0 0 0 11 0 0 1 0 0 0 0 0 0 1 01 0 1 0 0 0 0 0 0 1 0 01 0 1 1 0 0 0 0 1 0 0 01 1 0 0 0 0 0 1 0 0 0 01 1 0 1 0 0 1 0 0 0 0 01 1 1 0 0 1 0 0 0 0 0 01 1 1 1 1 0 0 0 0 0 0 0

E S2 S1 S0 Y0 X X X 01 0 0 0 D0

1 0 0 1 D1

1 0 1 0 D2

suma ide u ovom slučaju do 7 jer je n=8

20. Nacrtati simbol, napisati tablicu istinitosti i napisati logičku funkciju za demultiplekser 1 u 8.

S2 S1 S0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0

0 0 0 0 0 0 0 0 0 0 X0 0 1 0 0 0 0 0 0 X 00 1 0 0 0 0 0 0 X 0 00 1 1 0 0 0 0 X 0 0 01 0 0 0 0 0 X 0 0 0 01 0 1 0 0 X 0 0 0 0 01 1 0 0 X 0 0 0 0 0 01 1 1 X 0 0 0 0 0 0 0

1 0 1 1 D3

1 1 0 0 D4

1 1 0 1 D5

1 1 1 0 D6

1 1 1 1 D7

m

21. Nacrati simbol, napisati tabelu stanja i dijagram stanja za SR (SC) leč kolo.

22. Napisati logičke funkcije SR (SC) leč kola i nacrati njegove logičke strukture kada jedominantan Set ulaz i kada je dominantan Reset ulaz.

Kada je SR leč realizovan NILI kolima on se setuje S=1,R=0, odnosno visokim nivoom, pa se kaže daje dominantan SET,

Kada je SR leč realizovan NI kolima on se setuje kombinacijom S=0,R=1,pa se kaže da je dominantanRESET

23. Nacrati simbol, napisati tabelu stanja i dijagram stanja za SR (SC) leč kolo sa signalom dozvole.

24. Nacrati simbol, napisati tabelu stanja za SR (SC) leč kolo sa signalom dozvole i ulazima zadirektno setovanje i resetovanje.

25. Nacrati simbol, napisati tabelu stanja, logičku funkciju i dijagram stanja za D leč kolo sasignalom dozvole.

;

26. Nacrati simbol, napisati tabelu stanja i dijagram stanja za SR (SC) flip-flop.

S R C Qn+1

X X ↓ Qn

0 0 ↑ Qn

0 1 ↑ 0 1

27. Nacrati simbol, napisati tabelu stanja i dijagram stanja za D flip-flop.

28. Nacrati simbol, napisati tabelu stanja i dijagram stanja za T flip-flop.

29. Nacrati simbol i napisati funkciju, tabelu stanja i dijagram stanja za JK flip-flop.

1 0 ↑ 1 0

1 1 ↑ N.S. N.S. S R C Qn+1

X X ↑ Qn

0 0 ↓ Qn

0 1 ↓ 0 1

1 0 ↓ 1 0

1 1 ↓ N.S. N.S.

T C Qn+1

0 ↑ Qn

1 ↑

J K C0 0 0 1 0 1

1 0 1 0

1 1 x x

30. Koje su namene stacionarnih registara?

Stacionarni registri su sekvencijalne mreže koje se koriste za privremeno memorisanje digitalnih informacija.Ako se stacionarni registar koristi da u određenom vremenskom trenutku zapamti promenljivu digitalnuinformaciju, uobičajeno je da se takav registar naziva Leč, bez obzira na način njegove realizacije. Ako se koristiza privremeno memorisanje digitalnih podataka prilikom asinhrone razmene informacija onda se naziva bafer.Bafer registar - jednim taktom se vrši upis podataka, dok se drugim taktom koji nije sinhron sa prvim, vršičitanje. OVO NA DALJE MISLIM DA NE TREBA, ALI GA NEKA ZA SVAKI SLUCAJ .Postavlja se fleg(SR leč kolo bez signala dozvole) koji se sa jedne strane setuje, a sa druge resetuje. Postoji mogućnost upisapodataka u registar, čitanje podataka i brisanje sadržaja registra. Standardni registri se koriste i za privremenomemorisanje digitalnih informacija prilikom njihove asinhrone razmene.

31. Nacrtati simbol i napisati tabelu stanja za osmobitni stacionarni registar sa bidirekcionimulazno/izlaznim pinovima (priključcima) i signalom za asinhroni Clear (Reset).

Kada je ulazni signal OE na aktivnom, niskom nivou, trostatička kola će bitiaktivna, tako da će na ulazno/izlaznim priključcima registra biti priključeni izlaziflipflopova, a takođe, na ulaz svakog flipflopa će biti priključen sopstveni izlaz.Generisanje takvog impulsa za vreme dok je registar u izlaznom režimu (OEaktivan) ne menja sadržaj registra pošto se tada ponovo upisuje postojeće stanje.Kada je OE neaktivan, trostatička kola su su stanju visoke impendanse, tako da sena ulazno/izlazne priključke može dovoditit nov sadržaj i generisanjem taktaupisati u registar.

32. U čemu je razlika između transparentnog i netransparentnog stacionarnog registra?

Transparentni registar kao memorijske elemente koriste transparentna leč kola. Njihova karakteristika je da dokje kontrolni ulaz na aktivnom, visokom nivou, izlaz registra prati promene ulaznih promenljivih D. Pamtizatečeno stanje na D ulazima kada kontrolni ulaz postane neaktivan. Kod transparentnog registra postoji problemlažnog upisa nule. Stanje netransparentnog registra se menja aktivnom ivicom kloka, dok se stanjetransparentnog registra menja samo kada je aktivan signal dozvole.

33. Koje su namene pomeračkih registara? Za šta se koriste?

Pomerački regisrti služe za privremeno smeštanje informacija, koje se taktnim impulsom pomeraju za jednomesto ulevo ili udesno. U pomeračkim registrima se mogu koristiti JK ili D flipflopovi ivičnog ili MS tipa.Pomerački registri se koriste za realizaciju brojača, generatora pseudoslučajnih brojeva, serijski prenos podataka,digitalni asinhroni prenos informacija, kod baferovanja memorije i pri realizaciji steka. Mogu se koristiti i zakonverziju informacija iz serijskog u paralelni oblik i obrnuto.

34. Nacrtati simbol i napisati tabelu stanja za osmobitni pomerački registar sa serijskim ulazom,paralelnim izlazom sa kontrolom stanja visoke impendanse i signalom za asinhroni Clear (Reset).

CLR CLK SI OE q7’ .......q0’1 x x x 0...... 0x x x 0 Nzx x x 1 q7....q0

0 D q7SI(D) qiqi+1 ,i=0,1..60 0,1, x qiqi bez promene

35. Nacrtati simbol i napisati tabelu stanja za osmobitni pomerački registar sa paralelnim ulazom,serijskim izlazom i signalom za asinhroni Clear (Reset).

36. Nacrtati simbol i napisati tabelu stanja za osmobitni bidirekcioni pomerački registar, saparalelnim ulazom, paralelnim izlazom i signalom za sinhroni Clear (Reset).

37. Koje su prednosti i nedostaci serijskih brojača u odnosu na paralelne.

Asinhroni (serijski, redni) brojaci imaju ogranicenu primenu upravo zbog asinhronog prebacivanjaflipflopova u lancu. Kada se ne zanemari vreme propagacije kroz flipflopove, s obzirom da se svakinaredni flipflop prebacuje tek nakon isteka vremena propagacije prethodnog, za vreme trajanjaprelaznih stanja brojac ce kodovati pogresan sadrzaj. Ovaj nedostatak jos i ogranicava ucestanost taktana kojoj brojac moze ispravno da radi.Kod sinhronih (paralelnih) brojaca se svi flipflopovi sinhrono prebacuju zajednickim taktnimimpulsom. Za razliku od asinhronih brojaca, maksimalan ucestanost na kojoj brojac moze da radi nezavisi od broja flipflopva. Sinhroni brojaci sa serijskim prenosom mogu da rade na visim ucestanostimanego redni (asinhroni ) brojaci, posto je kasnjenje kroz flipflop vece nego kroz logicko kolo istefamilije.

38. Nacrtati simbol i napisati tabelu stanja za četvorobitni dekadni BCD brojač sa mogućnošćuasinhronog postavljanja (paralelnog upisa) i asinhronog resetovanja.

39. Nacrtati simbol i napisati tabelu stanja za obostrani četvorobitni binarni brojač sa signalima zaulazni i izlazni prenos i asinhroni Clear (Reset).

40. Kako se principski na bazi četvorobitnog binarnog brojača može realizovati brojač osnovemanje od 16?

Na primer realizacija brojača osnove 12 vrši se ukidanjem nekih stanja

a) Ukoliko je ulaz za reset polaznog brojača sinhron, onda se vezuje tako da reč 1011 vraća brojač nanulu (ali na kraju ciklusa kada su na izlazima 1011 jer je za reset potreban taktni impuls)

b) Ukoliko je ulaz za reset polaznog brojača asinhron,onda se vezuje tako da reč 1100 vraća brojač nanulu (ali odmah na početku ciklusa kada su na izlazima 1100 jer je reset vezan za Rd kada se fliflopoviresetuju direktno i to nivoom a ne ivicom)

41. Da li je moguće realizovati brojač koji bi brojao u nekom proizvoljnom netežinskom kodu?

Da

42. Koji se problem može javiti pri čitanju (preuzimanju trenutnog stanja) nekog brojača izspoljašnjeg okruženja od strane mikroprocesora, i kako se on može rešiti?

S obzirom da su brojački impulsi iz okruženja koji su asinhroni u odnosu na procesor, treba realizovatiprelazni režim i valjano stanje. Da bi se pročitalo valjano stanje čitanje se vrši dva puta.Mikroprocerosr pročita stanje brojača i smesti ga u akumulator, a pri sledećem čitanju on poredi stanjebrojača sa sadržajem akumulatora. Signal je valjan ako je očitano stanje brojača dva puta uzastopnoisto. Trajanje polovine mora da bude jednako polovini kašnjenja kako bi se u drugoj polovini periodemoglo očitati valjano stanje.

43. Osnovne osobine Statičkog RAM-a?

Statički RAM predstavlja skup stacionarnih registara sa zajedničkim ulaznim i izlaznim priključcima. Selekcijaregistra u koji se upisuje ili iz koga se čita se vrši adresnim dekoderom. Realizacija samih registara se zasniva naflip - flopovima, u svaki od stacionarnih registara moze se upisati po jedna digitalna rec od m bita, za pamćenjejednog bita koristi se jedan flip-flop. U SRAM se mogu upisati podaci, ali i čitati iz njega. Pri nestankunapajanja sadržaj SRAM-a se gubi. U cilju smanjenja dekoderskih kola i u cilju formiranja kvadratne matricememorijskih ćelija, RAM memorija se izrađuje sa dvodimenzionalnim dekodovanjem. Takođe se, radi većegustine pakovanja, trazi da memorisjke ćelije imaju što je moguće manji broj tranzistora. Pošto se upis i čitanjeiz memorije nikad ne obavlja istovremeno, statičke RAM memorije se često izrađuju sa zajedničkim,bidirekcionim priključcima za podatke.Statičke memorije se u CMOS tehnologiji izrađuju sa jednim, 4 ili 8 bita podataka. Maksimalno seprave do kapaciteta 64Kx8 (64 kb) i zavisno od tipa, vreme pristupa se kreće u granicama od 12 ns do 150 ns.Bipolarne memorije su po pravilu brže, ali znatno manjeg kapaciteta, a najbrže se izrađuju u ECL

tehnologiji gde vreme pristupa može biti i manje od 10 ns.

44. Nacrtati simbol, označiti kapacitet i označiti i navesti f-ju priključaka (pinova) nekog statisčkogRAM integrisanog kola. (podlozno promeni)

Kapacitet – 8KB

A12 – A0 – Adresni pinovi ( koduju lokaciju odredjenog memorijskog registra )

WE (nadvuceno) – Write Enable – U slucaju da je dovedena jedinica omogucuje se citanje podatka, a ukoliko jedovedena nula moguce je upisati podatak

OE (nadvuceno) – kada je nula omogucava izlaz podatka, a kada je jedan onemogucava

CS1(nadvuceno), i CS2 su Chip Select – Ukoliko na njima nije doveden ispravan signal, u nasem slucaju 0 i 1Cip nije selektovan i na U/I pinovima je stanje visoke impedanse

45. Kako se korišććenjem RAM integrisanih kola kapaciteta 2 n*m može ostvariti memorijski modulkapaciteta 24n*2m? (podlozno promeni)

Nemam pojma kako se ovo radi.

46. U čemu se razlikuje asocijativna memorija (memorija adresirana sadržajem-CAM) od statičkogRAM-a?Nisam menjao ovo nema ga u knjizi niti na slajdovima(proverio sam na netu trebalo bi da jetacno sto je napisano)

Asocijativna memorija omogućava brzo pribavljanje podata, /*pa se koristi kod keš memorije.*/Asocijativna memorija radi tako što sadrži registre preko kojih se zadaju oblici koji se traže i postojilogika podudarnosti koja služi za poređenje. Pri pretraživanju ne trazi se podudarnost svih bitova,većsamo pojedinih što je unapred definisamo. Kod statičke memorije pribavljanje sadržaja se vrši naosnovu adrese memorijske lokacije. Asocijativna memorija je brža.

47. Osnovne osobine Dual port RAM-a?Ovo nisam naso u knjizi ima na slajdovima i tacno je samo neznam da li je dovoljno(trebalo bi).

Osnovna osobina Dual port RAM-a je njegovo vezivanje za dva procesora koji zajedno koriste istumemoriju. Da bi procesori znali koju instrukciju mogu da izvrše u određenom trenutku uvodi sespecijalna logička jedinica koja sprečava istovremeno upisivanje podataka oba procesora u istumemorijsku lokaciju.

48. Zašto se kod dinamicke memorije moraju periodično izvršavati ciklusi osvežavanja?Mislim da je bolje ovo tvoje

Svaka memorijska ćelija u statičkoj RAM memoriji se sastoji od najmanje četiri do šesttranzistora. Da bi se realizovala memorija sa većom gustinom pakovanja konstruisana je memorija sasamo jednim tranzistorom i jednim kondenzatorom po memorijskoj ćeliji. Ovakva memorija bazira pamćenjeinformacije na električnom punjenju kondenzatora.Da bi se postigla velika gustina pakovanja, kondenzator u memorijskim ćelijama je veoma malihdimenzija, pa je i kapacitivnost kondenzatora veoma mala (reda 10-13 F). Kad bi otpornost MOStranzistora, za vreme dok je neprovodan, bila beskonačno velika, napon na kondenzatoru bi ostaonepromenjen sve do ponovne selekcije reda. Zbog konačne otpornosti neprovodnog MOS tranzistora, a izbog male kapacitivnosti kondenzatora Cu, zapamćeni napon na kondenzatoru, kada je zapamćenalogička jedinica, eksponencijalno opada i nakon nekoliko ms zapamćena informacija bi se izgubila. Da seovo ne bi dogodilo, svakih 2 do 4 ms treba ponovo upisivati informaciju u memorijsku ćeliju. Ponovniupis se naziva osvežavanje sadržaja, a RAM memorija koja sadrži ćelije kojima je neophodno periodičnoosvežavanje se naziva dinamička RAM memorija, ili skraćeno DRAM. Dinamička memorija uvek koristidvodimenzionalno dekodovanje, a osvežavanje se obavlja istovremeno u svim ćelijama u jednom redu.

49. Da li je ciklus čitanja dinamičke memorije destruktivan (da li se ciklusom čitanja gubi sadržajmemorijske lokacije)?

Nije destruktivan, jer se nakon čitanja vrši osvežavanje memorije. Ciklus čitanja se sastoji iz dva dela:detekcija i osvežavanje. Detekcija je destruktivna, ali pošto se posle nje vrši osvežavanje sam ciklusčitanja nije destruktivan.

50. Da li je pristup dinamičkoj memorijskoj ćeliji radi detektovanja logičkog stanja u njojdestruktivan (da li se pri tome gubi pouzdana informacija o logičkom stanju u ćeliji)?

Jeste, prilikom detekcije se delimično prazni kondenzator, odnosno opada napon na njemu. Poštokondenzator predstavlja bit (odnosno čuva vrednost bita) na ovaj način se taj gubi.

51. U cemu se razlikuje SDRAM od klasičnog DRAM-a?

Ima na slajdovima mada nista konkretno(proverio sam na netu i tacno je sto je napisano alineznam da li je dovoljno)

SDRAM – sinhronizovana je sistemskim satom i mnogo je brža od DRAM-a,SDRAM-ova unutrašnjalogika stanja radi sa diskretnim komandama, za razliku od implementacije DRAM-a sa asinhroniminterfejsom.

52. Koje su prednosti dinamičkih memorija u odnosu na statičke?

Za realizaciju dinamičke memorije koristi se po jedan tranzistor za svaki bit.Znači potrebno je manje tranzistora,manje logičkih kola pa je samim tim potrebna manja površina silicijumske pločice za realizaciju dinamičkememorije. Brzina pristupa dinamičkoj memoriji je veca. Dinamička memorija je dotupna preko 93% vremena, a7% vremena se troši na periodično osvežavanje svih memorijskih celija (lokacija). Znači dinamicka memorijaima veću kapacitivnost po čipu, ali ima veću mogucnost pojave greške nego statička memorija. Zbog manjegbroja čipova i jednostavnije štampane ploče, cena DRAM memorije je niža od SRAM istog kapaciteta.

Potrosnja struje DRAM-a je veca nego potrosnja struje SRAM-a.

53. Koja je osnovna razlika između ROM-a i RAM-a?

U RAM memoriji je moguće upisati podatke kao i čitati podatke iz nje. Pri prestanku napajanja sadržajRAM memorije se gubi. ROM memorija ima samo mogućnost čitanja. Ona se programira u procesuproizvodnje, a pri nestanku napajanja njen sadržaj se ne gubi.

54. Nacrtati blok šemu memorijskog čipa 2D arhitekture. (Ovde je bilo pogresno pitanje)

.Dekoderi reda i kolone, memorijska matrica, kola za ulaz/izlaz, sense amplifiers ne znam sta je

bit line i bit word sluze za alociranje memorijske celije

55. Koja je osnovna razlika između UV EPROM-a i EEPROM-a?

Kod UVEPROM-a se brisanje vrši pomoću UV zraka. Brisanje se vrši tako što se briše ceo memorijskisadržaj, a kod upisa se vrši upisivanje celog memorijskog sadržaja. Ovo nije pogodno u slučaju kadatreba promeniti vrednost par bitova.

Kod EEPROM-a čitanje i upis se vrši elektricno. Brisanje, kao i upis se vrši bit po bit. Brisanje ičitanje sadržaja EEPROM-a je sporije nego kod UV EPROM-a ali je pogodnije u slučajevima kada semenja par bitova. Zbog postojanja dva tranzistora po memorijskoj ćeliji i zbog potrebe da se koriste trirazličita napajanja gustina pakovanja EEPROM memorija je više nego dvosrtuko manja od gustinepakovanja UV EPROM memorije.

56. Koja je osnovna razlika između EEPROM-a i FLASH-ROM-a?

FLASH je posebna vrsta EEPROM-a. FLASH ima veću brzinu upisa i veću gustinu pakovanja (dalekoveći kapacitet) u odnosu na EEPROM. Kod FLASH ROM-a ne programira se bit po bit vec red po redšto može da bude nedostatak kada je potrebno promeniti sadržaj par bitova. Kod FLASH-a se koristisamo jedan tranzistor sa izolovanim gejtom po memorijskoj ćeliji, za razliku od dva tranzistora, što jeslučaj sa EEPROM memorijom. Ciklus brisanja sektora FLASH memorije je relativno dugačak (redasekunde) jer se mora obezbediti da sadržaj ostalih sektora bude neoštećen. Brisanje EEPROM-a trajeoko 10ms po reči.

57. Koja je osnovna osobina NV RAM-a.

NV RAM (Non volatire RAM – postojana poluprovodnicka memorija) ima osobine RAM-a (vremepotrebno za čitanje ili upis je kratko), ali pri nestanku napajanja sadržaj ove memorije se ne gubi. NVRAM se sastoji iz statičke RAM ćelije i EEPROM ćelije. Dok ima napajanja pristupa se RAM ćelijibilo radi čitanja ili radi upisa, a pri nestanku napajanja sadržaj RAM-a se upisuje u EEPROM. Za

vreme dok nema napajanja sadržaj je sačuvan u EEPROM memoriji. Ponovnim uspostavljanjemnapona jednim impulsom se prepisuje ceo sadržaj EEPROM-a u RAM. NV RAM zahteva posebnokolo koje će detektovati nestanak spoljašnjeg napajanja. Kada se detektuje prekid napajanja ostajenekoliko milisekundi za koje se sadržaj RAM-a upisuje u EEPROM.

58. Nacrtati osnovnu arhitekturu PAL i PLA integrisane programirljive komponente i reći u čemuse razlikuju?

PAL

PLA

PAL ima fiksnu ILI memoriju, a programabilnu I memoriju, dok PLA ima obe memorijeprogramabilne.PLA (Programmable logic array) je kombinaciona programabilna mreža pomoću koje može da serealizuje bilo koja funkcija oblika sume logičkih proizvoda ulaznih promenljivih.

59. Nacrtati simbole i napisati kombinacione tabele za polusabirač i potpuni sabirač dva jednobitnabinarna broja.

Sabirac (full adder)z je ulazni prenos, s je suma, c je cout

Polusabirac

60. Koliko je kašnjenje kroz n-to bitni sabirač realizovanog potpunim sabiračima i serijskimprenosom (Ripple Carry)?

tadder=(N-1)tcarry+tsum

Kašnjenje je relativno veliko. Vreme potrebno za dobijanje rezultata je jednako zbiru (N-1)-ogvremena za prenos i vremena za dobijanje sume.

61. Koliko je kašnjenje kroz n-to bitni sabirač realizovanog potpunim sabiračima i kolom zagenerisanje prenosa unapred – carry lookahead kolom?

tadder=tsetup+Mtcarry+(N/M-1)tbypass+(M-1)tcarry+tsum

Smanjeno je kašnjenje u odnosu na n-to bitni sabirač realizovan potpunim sabiračima i serijskimprenosom.

62. Napisati izraz za izlazni prenos sabirača na bitskoj poziciji i na osnovu kog se realizuje kolo zagenerisanje prenosa unapred-lookahead (za realizaciju paralelnog sabirača sa paralelnimprenosom).

qi=ai*bi pi=ai + bi ci+1=pi*(qi+ci)

si= pi * qik sm2 ci

63. Nacrtati kolo za sabiranje/oduzimanje četvorobitnih neoznačenih brojeva realizovano na bazičetvorobitnog sabirača.

Treba umesto XNOR da bude XOR

K=0 sabira

K=1 oduzima

64. Nacrtati blokovsku strukturu osmobitnog akumulacionog sabirača i reći kako on funkcioniše.

Pre početka sabiranja treba signalom CLR u registar upisati sve nule, odnosno postaviti R0=00000000,zatim na ulaze at sabirača postavi prvi broj: A1=000a3(1) a2(1) a1(1) a0(1). Pošto se brojevi Ai sabiraju sasadržajem registra, na izlazima sabirača, odnosno na ulazima u registar će biti broj S1=R0+A1=A1.Generisanjem impulsa za upis u registar(CLK), broj A1 se upisuje u registar,tako da postaje R1=A1,odnosno na bt ulazima sabiraca je sada prisutan novi sadrzaj registra:R1=Q7Q6...Q0=0000a3(1)a2(1)a1(1)a0(1). Dovođenjem broja A2=a3(2)a2(2)a1(2)a0(2) na ai ulaze sabirača, naulaz u registar se postavlja S2=A2+A1, tako da je nakon ponovnog generisanja CLK, u registar upisansadržaj R2=A2+A1, Sada se na ai ulaze sabirača postavlja broj A3 koji se sabira sa prethodnim zbirom irezultat se upisuje u registar umesto prethodnog. Nakon 8 opisanih ciklusa u registru će biti upisanrezultat sabiranja 8 brojeva.

65. Nacrtati mnozač dva neoznačena četvorobitna binarna broja realizovanog nizom sabiračča ipolusabirača (arraz multiplier) i napisati koliko je kašnjenje kroy ovkav množač.

t1-vreme proporcije kroz I kolo

tf-kašnjenje koje unosi jedan potpuni sabirač

tsab-kašnjenje sabirača od n bita u poslednjem nivou

tuk=t1+(n-2)tf+tsab

66. Nacrtati blokovsku strukturu redno paralelnog množača i objasniti princip rada

Nije dovrseno objasnjenje(ogromno je pa me mrzi da pisem xD).

Množenje brojeva A i B počinje tako što se komandnim impulsom START.L u stacionarni registar Aupiše binarna vrednost množenika, u pomerački registar B sa paralelnim upisom i serijskim izlazomvrednost množioca, a pomerački registar P1 se resetuje. Pomerački registar P1 ima mogućnostparalelnog i serijskog ulaza i paralelnog serijskog izlaza. Pomerački registar P2 je sa serijskim ulazomi paralelenim izlazom. Nakon startovanja na serijskom izlazu B je logički nivo cifre najmanje težinemnožioca – b0,tako da se I kolima sve cifre broja A množe sa b0, a rezultat množenja je jedan odsabiraka n - bitnog sabirača.

67. Kod paralelnog množača koje je minimalno vreme do dobijanja valjanog rezultata množenjadva n-to bitna binarna broja?

Ne znam jel tacno

Za množenje 2 n-to bitna binarna broja, kod paralelnog množača minimalno vreme potrebno za dobijanjevaljanog rezultata je 2n taktnih intervala. Jedan takt kod sabiranja, 2 takta za pomeranje množioca za jednomesto (1+1)*n-bitova=2n

68. Kog kapaciteta mora da bude ROM memorija da bi se u nju mogla upisati tablica množenja dvaneoznačena 16-o btina binarna broja?

4Gx32

69. Opisati princip realizacije množača dva n-to bitna binarna broja na bazi tablica množenja uROM-u dva n/2 bitna neoznačena binarna broja.

Ne znam ni ja.

Sad znam :DProizvod se dovija sabiranjem parcijalnih proizvoda. P=Al*Bl + 2 na n pola * (Ah* Bl + Al*Bh)+ 2 na n (Ah*Bh)

70. Koja je funkcijaja A/D konvertora a koja funkcijaja D/A konvertora?

A/D konvertor ima funkcijuju da veličinu i polaritet napona (struje), konvertuje u odgovarajućudigitalnu formu, do D/A digitalno izraženu veličinu konvertuje u napon ili struju, kako bi seodgovarajućim naponom delovalo na sklopove sistema da obavljaju funkcije na način kako jedigitalnim sistemom, odnosno cifarski izraženom velicinom definisano.

Ovo je iz knjige i mislim da je najpotpunije:Da bi se, koriscenjem digitalnih sistema za obradu izvrsila efikasna obrada izmerenih fizickih

velicina, neophodno je fizicke velicine mernim pretvaracima transformisati u elektricne,napon ilistruju, a zatim napon ili struju, koja reprezentuje izmerenu velicinu u analognoj formi, transformistati udigitalno kodovan broj. Elektronsko kolo koje velicinu i polaritet napona(struje) konvertuje uodgovarajucu digitalnu formu naziva se analogno-digitalni konvertor, ili A/D konvertor.

Nakon digitalne obrade, potrebno je digitalno izrazenu velicinu konvertovati u napon ili struju,kako bi se odgovarajucim naponom(strujom) delovalo na sklopove sistema da obavljaju funkcije nanacin kako je digitalnim sistemom,odnosno,cifarskim izrazenom velicinom definisano. Elektronskakola koja obavljaju ovu konverziju se nazivaju digitalno-analogni konvertori, ili D/A konvertori.

71. Šta je rezolucija A/D i D/A konvertora i kojm jedinicama se ona obično izražava?

Ukupan broj diskretnih vrednosti koje izlazni napon D/A konvertora može da zauzme naziva serezolucija D/A konvertora. Rezolucija binarnih D/A konvertora se često izražava brojem cifara n,umesto brojem nivoa izlaznih napona.

Rezolucija, odnosno broj nivoa kvantizacije ulaznog signala se najčešće definiše brojem bita izlaznedigitalne informacije, ako je primenjen prirodni binarni kod, ili brojem decimalnih cifara, za A/Dkonvertore koji generišu izlaznu informaciju u BCD kodu.

72. Čemu je jednak kvant ili kako se često označava kao LSB kod A/D i D/A konvertora?

Razlika izlaznih napona koji odgovaraju susednim brojevima naziva se promena za jedan bit najmanjetežine ili skraćeno LSB(least significant bit).

73. Šta sve određuje tačnost A/D i D/A konverzije?Tačnost A/D i D/A konveryije određena je sa:

a) Rezolucijomb) Greškom konverzije koja može biti : statička i dinamička

74. Koje su prednosti D/A konvertora sa lestvicastom mrezom u odnosu na D/A konvertor satezinskom otpornom mrezom?

Prednosti su u tome što:

- više doprinosi brzini rada mreže jer najveća otpornost u lestvičastoj mreži je 2R, pa ako se uporediuslov iz nejednačine sa uslovom za otpornost u grani LSB težinske mreže datom

nejednačinom R> , vidi se da u lestvičastoj mreži najveća otpornost može biti 2n puta manja.- dinamičke karakteristike su daleko bolje od karakteristika D/A konvertora sa težinskom mrežom.Pored smanjenih parazitnih kapacitivnosti i manjih vrednosti otpornika u mreži, kraćem vremenupostavljanja doprinosi ujednačena brzina uključivanja i isključivanja prekidača, tako da su glicevismanjeni.

75. Koliko je taktnih impulsa potrebno za dobijanje rezultata A/D konverzije korišćenjem-paralelnog A/D kovertora-A/D konvertora sa sukcesivnom aproksimacijom-sigma-delta A/D konvertora

Nisam naso odgovor ni u knjizi ni na slajdovima(nadajmo se da je tacno ovo sto je napisano)

Kod paralelnog A/D konvertora je potreban 1 impulsA/D konvertora sa sukcesivnom aproksimacijom N impulsaA kod sigma-delta A/D konvertora 2N

76. Nacrtati blokovsku šemu FLASH A/D konvertora (konvertor sa paralelnim komparatorima)

77. Nacrtati blokovsku semu A/D konvertora sa sukcesivnom aproksimacijom i dijagram principarada konvertora.