circuitos aritmeticos 2

5/8/2018 Circuitos Aritmeticos 2

1/10

Conforme mostra a simplificacao, 0segmento g ira permanecera aceso emtodos os casos, pois g = 1. No cireuito, no caso de uma montagem pratica,essa ligacao devera ser feita atraves de urn resistor, eonvenientementecalculado conforme 0Vee, para na o danifiear 0display.

5.4 Circuitos AritmeticosDentro do eonjunto de circuitos eombinacionais aplicados para

finalidade especifica nos sistemas digitais, destacam-se as circuitos aritmeticos.Sao utilizados, principalmente, para construir a VIA (Unidade LoglcaAritmetica) dos microprocessadores e, ainda, encontrados disponiveis emcircuitos integrados comerciais. Neste t6pico, abordaremos os principaiscircuitos aritmeticos e seus subsistemas derivados.

5.4.1 Meio SomadorAntes de iniciarmos 0 assunto, vamos relembrar alguns t6picos

importantes da soma de 2 mimeros binaries:

+ ooo

o+ 1

1+ 0

11+ 1

1 1 10L_rans porteApos essa breve introducao, vamos montar uma tabela da verdade da

soma de 2 mimeros binaries de 1 algarismo:

Ts 4 transporte de saida0 0 0 0 (0 + 0 = 0 4 Ts = 0)0 1 1 0 (0 + 1 = 1 4 Ts = 0)1 0 1 0 (1 + 0 = 1 4 Ts =0)1 1 0 1 (1 + 1 = 0 4 Ts = 1)

Tabela 5.17

210 Elementos de Eletronica Digital

1Representando cada rnirnero por 1 bit, podemos, entao, montar urn

circuito que possui como entradas A e B, e como saida, a soma dos algarismos(S) e 0 respectivo transporte de saida (Ts). As express6es earacterfstieas doeircuito, extraidas da tabela, sao:

S=AEBBTs=ABo circuito a partir destas expressoes e visto na figura 5.31.

r~~----~--~-----------------'I M E lO S O M AD O R IA I

IIIII---+--TsI_ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ JB---r----;---~~Figura 5.31A representacao em bloco deste circuito e vista na figura 5.32.

S-+AM E lO

S O M A D O R--+ B TsFigura 5.32Este circuito Meio Somador e tambem conhecido como Half Adder,

sendo a safda de transporte denominada carry out, ambos os termos derivadosdo ingles,5.4.2 Somador Completo

o Melo Somador possibilita efetuar a soma de mimeros binaries com 1algarismo. Para se fazera soma de mimeros binaries de mais algarismos, essecircuito toma-se insuficiente, pois nao possibil ita a introducao do transporte deentrada proveniente da coluna anterior. Para melhor compreensao, vamosanalisar 0caso da soma: 11102 + 1102. Assim sendo, temos:

Circuitos Combinacionais - 2!! Parte 211


2/10

J - J = r _ = _ = _ = _ = ~ = : _ = ~ r111 I1 1 1 0 1o 1 1 0 I1 0 1 0 0 IU U u I

T5=1 T5=1 T5=1 II I 1 1L _ ~ _ : . . . _ : . . . - : . : : . . .: : . : : . . - : . : : . ._:JA coluna 1 tern como resuItado urn transporte de safda igual a 0..A

coluna 2 tern como resultado 0 e urn transporte de saida igual a 1. A coluna 3tern urn transporte de entrada igual a 1(Ts da coluna anterior), possui resultado1 e transporte de saida igual a 1. . A coluna 4 tern transporte de entrada igual a 1,resuItado 0 e transporte de saida 1 .. A coluna 5 possui apenas urn transporte deentrada (Ts da coluna 4) e, obviarnente, seu resultado sera igual a 1..

+

Para fazerrnos a soma de 2 mimeros binaries de mais algarismos, bastasomarrnos coluna a coluna, levando em eonta 0 t ransporte de entrada que nadamais e do que 0Ts da coluna anterior..

o Somador Completo e urn eircuito para efetuar a soma cornpleta de umacoluna, considerando 0 t ransporte de entrada ..Vamos, agora, montar a tabela daverdade deste circuito:

TE -+ transporte de entrada0 0 0 0 0 (0 + 0 + 0 = 0 --+ Ts = 0)0 0 1 1 0 (0 + 0 + 1 = 1 -+ Ts = 0)0 1 0 1 0 (0 + 1 + 0 = 1 -+ Ts = 0)0 1 1 0 1 (0 + 1 + 1 = 0 --+ Ts = 1)1 0 0 1 0 (1 + 0 + 0 = 1 --+ Ts = 0)1 0 1 0 1 (1+0+1=0-+Ts=l)1 1 0 0 1 (1 + 1 + 0 = 0 -+ Ts = 1)1 1 1 1 1 (1 + 1 + 1 = 1 --+ Ts = 1)

Tabela 5..18Vamos, entao, escrever as express6es caractensticas, sem simplificacao,de urn Somador Completo:S =A BTE + ABTE + ABTE + ABTETs = ABTE + ABTE + ABTE + ABTE


Transpondo para diagramas de Veitch-Karnaugh, temos:s :

B BA 0 ' ' ' 1 > 0 '1'\\ . . . . . .,/ \ J. . . . . . . . .A 1'1'\ 0 , - - , 0\. . . . . . . . .' \I,. . . . . . .

T E T E T EFigura 5..33Conforme ja estudado, podemos escrever:S = A E8 B E8 TETs:

B BA , . . - ,0 0 I 1 1 0I IA ,..-- @ -,0 I 1 1 \'--- ___I

T E T E T EFigura 5..34Vamos, atraves das expressoes, esquematizar 0 circuito Somador

Complete:AB-------+~~----~TE------~-+--r-~------~

s

)-f------ T5

Figura 535Da mesma forma, 0circuito apresentado em bloeo, e visto na figura 5. .36 ,

Circuitos Combinacionais - 2' 1 Parte 213


3/10

-----+- A 5SOMADOR-----+- B COMPLETO

Tsl-------+- TE-" ---IFigura 5.36

o circuito Somador Completo e tambem conhecido como Full Adder,sendo a entrada de transporte denominada carry in, ambos os termos derivadosdo ingles.

Vamos, para exemplo de aplicacao, montar urn sistema em blocos queefetua a soma de 2 mimeros de 4 bits, conforme a esquema a seguir:

Para efetuar a soma dos bits A n e Bo dos mimeros (1a coluna), vamosutilizar urn Meio Somador, pais nao existe transporte de entrada, mas para asoutras colunas utilizaremos Somadores Completos, pois necessitaremosconsiderar os transportes provenientes das colunas anteriores. 0 sistemamontado e visto na figura 5.37.

AaBJ At ~1 1 1 1A B A B TE

S O M A O O RCOMPLETO

S O M A D O RCOMPLETO

Figura 5.37

MElOS O M A D O R

A B TES O M A O O RCOMPI..ErO

A B

Generalizando para urn sistema que efetua a soma de 2 mirneros de mbits (m = n + 1), temos: ,


1An An.1 AI Ao

+ Bn Bn_1 Bl BoSn+1 5n Sn_l 5 1 5 0

A " Bn ~I B~ I Al BI A n S o1 1 1 1 -. 1 1 1 1\A B A B TE I A B A B\SO MAD C lR SO MAD O R \ S O M A D O R MElDCOMPlETO COMPLETO I C O MP L ET O SO MAD O R\II\\\1_-

5n +1 S . 5" .1 51 50Figura 5.38

5.4.3 Somador Completo a partir de Meio SomadoresPodernos construir urn Somador Cornpleto a partir de 2 Meio Somadores.

Para isso, vamos analisar as expressoes de ambos os blocos:Meio Somador:

x s.MEIO

SOMADORY Ts _..- . . - . .Figura 5.39

Sornador Completo:A S. . . . .

SOMADOR. . BCOMPLErO-.. TE Ts

S = A EElB $TET s = ABTE + ABTE + AB1'E + ABTE

Figura 5.40Circuitos Combinacionais - 29 Parte 215


4/10

Fatorando a expressao de Ts, temos:( 7-00 (,)

Ts = TE (AB + AB) + AB CrE + T E) :. Ts = TE (A E B B) + ABLigando A e B nas entradas do Meio Somador 1, temos:

AffiBA--+X SMB OS O M A D O RB-+Y (D TSIFigura 5.41Ligando a safda S do Meio Somador 1 a entrada X do outro Meio

omador e a entrada Y deste, a variavel TE' temos:A --+ AffiB ~X S A0BCtlTEX S

MEl0 MEl0S O M A D O R S O M A D O R- - - - + - IY TS1 AB .. .. Y T52 (A0B). TE(D e

TE - - - - - - - - - - - - - - - - - - - - _ _ jFigura 5.42Notamos que a safda S do Meio Sornador 2 apresenta a soma completa

e 2 mimeros.Analisando as safdas TSI e TS2' notarnos que sao os termos da expressao

,e Ts de urn Sornador Completo, logo se fizermos a soma dessas 2 saidasPorta OU), teremos na saida 0 Ts de urn Somador Completo. A figura 5.43nostra 0circuito completo com essa ligacao,

r - - - - - - - - - - - -- - - - - - - - - - - -- - - - - - - - - - - - -- - - - - - - - - - - -_ - _I A@B A@B@TE S5 X S~--~---+-+

(A@B) . TEMElO

SO MAO O R,...-----+IY ~ ~ I L - ~ = = = = ~ - - - - t : ~ - - - - - - - - - - ~ ~_~

I S O MA DO R C O MP LE T O 1~ _

B

Figura 5.43

16 .Elementos de Eletronica Digital

5.4.4 Meio SubtratorAntes de iniciarrnos 0 assunto, vamos relembrar alguns topicosimportantes da subtracao de mimeros binaries:o 0 = 0o1

= 10=1

e transporta 1 ("empresta" 1)

1 1 = 0Vamos montar a tabela da verdade de uma subtracao de 2 mimerosbinaries de 1 algarismo:

0 0 0 0 (0 - 0 = 0 - - - * Ts = 0)0 1 1 1 (0 - 1 = 1 - - - * Ts = 1)1 0 1 0 (1 - 0 = 1 - - - * Ts = 0)1 1 0 0 (1 - 1 = 0 - - - * Ts = 0)

Tabela 5.19Representando cada mimero par 1 bit , podemos montar urn circuito com

as entradas A e B, e como safda, a subtracao (S) e 0 transparte de saida (Ts).As expressoes caracteristicas do circuito, extrafdas da tabela, sao:S=AE8BTs = ABo circuito a partir destas, e vista na figura 5.44.r - - - - - - - - - - - - - - - - - - - - - - ~MElO SUBTRATOR I

>-----+--S

Figura 5.44



5/10

Em bloeo, 0cireuito reeebe a representacao da figura 5.45.

Figura 5.45Do ingles, 0eireuito reeebe a denominacao Half Subractor.

;.4.5 Subtrator Completoo Meio Subtrator possibilita-nos efetuar a subtracao de mimeros binaries

Ie 1 algarismo. Para se fazer uma subtracao com mirneros de mais algarisrnos,-ste circuito toma-se insuficiente, pois nao possibil ita a entrada do transporteTE ) , proveniente da eoluna anterior.

Para compreendermos melhor, vamos analisar a subtracao:11002 - 112, Assim sendo, ternos:

1 100o 0 . . , , ' 1 - - ' 1 - - - - ,11-"!"--, I1 0 0 1 I IJ J . J J . U J J . I ITs=OTs=OTs=lT s=l I II L_I IL ..1

Col. 4 Col. 3 Col. 2 Col. 1A coluna 1tern como resultado de safda 1e apresenta urn transporte de

.afda igual a 1. A coluna 2 tern urn transporte de entrada igual a 1 (Ts dazoluna anterior), urn resultado igual a 0 e urn Ts = 1. A coluna 3 tern: TE = 1,.esultado igual a 0 e Ts = 0 . A coluna 4 tern: TE= 0, resultado igual ale Ts = O.Para fazermos a subtracao de ruimeros binaries de mais algarismos, basta

btrairmos coluna a coluna, levando em eonta 0 transporte de entrada, queiada mais e do que 0Ts da coluna anterior.

o Subtrator Completo e urn circuito que efetua a subtracao completa dema coluna, ou seja, considera 0 t ransporte de entrada proveniente da colunaterior. Vamos, agora, montar a tabela da verdade deste circuito:


1"

0 0 0 0 00 0 1 1 10 1 0 1 10 1 1 0 11 0 0 1 01 0 1 0 01 1 0 0 01 1 1 1 1

Tabela 5.20As expressoes caracteristicas extrafdas da tabela sao:S = A BTE + ABTE + ABTE + ABTETs = A BTE + ABTE + ABTE + ABTEVamos simplificar estas expressoes:S: r;

B BA 0 ']'\ 0 '1',_1 \......A 11\ 0 '1 " 0'...... '.....1

T E T E IE

B BA ' - w . --,0 I 1 1 \'-- _ "A 0 0 I1I 0,_,

T E T E T E(a) S = A E E l B E E l TE /Figura 5.46

(b) T s = AB + ATE + BTE

o circuito derivado das expressoes e visto na figura 5.47.



6/10

Figura 5.47Em bloeo, reeebe a representacao da figura 5.48.~A S~ B S U B T R A T O RC O M P L E T O

1')H--S (subtraendo), porem podera ser utiIizada no easo contrario para sinalizar que?

resultado e negativo, estando, entao, na notacao do eomplemento de 2.5.4.6 Subtrator Completo a partir de Meio Subtratores

Podemos construir urn Subtrator Completo a partir de 2 MeioSubtratores. Para isso, vamos analisar as express6es de ambos os bloeos:

Meio Subtrator:______. X S

MElOS U B T R A T O R

______. T s

Figura 5.50Subtrator Completo:_ __ __ ,. . AFigura 5.48

A denominacao derivada do Ingles e Full Subtracter.Da mesma forma, podemos esquematizar urn sistema subtrator para 2

imeros de m bits (m = n + 1). A figura 5.49 mostra urn sistema subtrator~enerico para 2 mimeros de m bits.

_____ ,. . B S U B T R A T O RC O M P L E T O

A " B " A , , _ 1 B ",1 At Bl1 1 1 1 -., 1 1IIIA B TE A B T E \ AIS U B T R A T O R S U B T R A T O R \ S U B T R A T O RC O M P lET O C O M P LET O I C O MP L ET O\ITs \5 I\I\\._-

5" 5".1 51Figura 5.49

S

Figura 5.51

S=XEBYT = XY"

S = AEB B EB TETs = = A BTE + ABTE + ABTE + ABTE

Fatorando a expressao de Ts, temos:[ c o , "d (J )Ts:: TE (AB + AB) + AB(TE + TE)

Ligando A e B nas entradas X e Y do Meio Subtrator I, temos:5 A EElB X S __ ..

MEl0S U B T R A T O R

A B

A ----+ X MBO5 U B T R A T O RB ----+ Y C D TSl--_"AB

Neste sistema, a saida de transporte (Ts) do ultimo bloco toma-seesnecessaria se 0 mimero An.. .AO (minuendo) for maior ou igual a Bn.. .Bo

Figura 5.52


c.o' "C

MBOS U B T R A T O R-----+- y T52 1---.

Ligando a saida S na entrada X do 2 bloeo, e a entrada Y, a variavel TE'temos:



7/10

Ar - - - - - - - - - - - - - - s U B T R A T O R - C O M P L E T O l

IB ----t-----i

H--Ts

- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - ~Figura 5.47Em bloco, recebe a representacao da figura 5.48._ _ _ __ ,. . A s_ __ __ ,. . B S UB T RA TO R

C O M P l E T O

Figura 5.48A denorninacao derivada do ingles e Full Subtractor.Da mesma forma, podemos esquematizar urn sistema subtrator para 2

imeros de m bits (m = n + 1). A figura 5.49 mostra urn sistema subtrator~enerico para 2 mimeros de m bits.

~ Bn A , . , . 1 B " ' 1 Al a, A o E o1 1 1 1 - .. .\ 1 1 1 1\\A A B TE \ A A B\ISlJ H T R AT O R SlJ H T R AT O R

\S U B T R A T O R MEl0C O MP lEJ " O C O M P L E T O \ C O MP lEJ " O S U B T R A T O R\\r, 5 I 5\\\\._-

5. 5 . , . 1 51 S oFigura 5.49Neste sistema, a safda de transporte (Ts) do ultimo bIoeo torna-se

lesnecessaria se 0 mimero An ...AO (minuendo) for maior ou igual a Bn .. BO

20 Elementos de Eletrimica Digital

1 I(subtraendo), porern podera ser util izada no easo contrario para sinalizar que ~resultado e negativo, estando, entao, na notacao do complernento de 2.5.4.6 Subtrator Completo a partir de Meio Subtratores

Podemos eonstruir urn Subtrator Completo a partir de 2 MeioSubtratores. Para isso, vamos analisar as express5es de ambos os bloeos:

Meio Subtrator:_____.,.. X S

MEl0SUBTRATOR_____ .,. . Y T5

S=XEeYT =XYs

Figura 5.50Subtrator Completo:____,.. A s S = AEB B EB TE

Ts = A BTE + ABTE + ABTE + ABTE____,.. BS U B T R A T O R

C O M P L E T O_ __ __ ., .. T EL._ ....JFigura 5.51Fatorando a expressao de Ts, temos:( C C l 'l1 c ) ( . 3 . )Ts = TE (AB + AB) + AB(TE + TE)

.JO'C

T s = TE (A0 B ) + AB T s = TE (A EB B) + ABLigando A e B nas entradas X e Y do Meio Subtrator 1, temos:

S AE9B SI----II-

AB

.. XMElD

S U B T R A T D R----+ y TS 21--....

A~X MElDS U B T R A T O R

B _____.,.Y < D T511---'"Figura 5.52Ligando a safda S na entrada X do 2 bloeo, e a entrada Y, a variavel TE,

ternos:Circuitos Combinacionais - 2 1 1 . Parte 221


8/10

-----+ x S A@ B Af! )BE! IT EX SMEiO MEiOS U B T R A T O R A .B S U B T R A T O R (~B) . TE----+ V C D TSI i V TS2

A

B

Figura 5.53Notamos que a saida S do Meio Subtrator 2 apresenta a subtracaocompleta de 2 mimeros,Analisando as saidas T51 e T52' notamos que sao os termos da expressao

de Ts de urn Subtrator Completo. Se injetarmos T51 e T52 nas entradas de umaporta au, teremos na saida 0Ts de urn Subtrator Completo. 0 circuito comessa ligacao e visto na figura 5.54.

, - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 1I II A @ B , ~ " ' c . : . : @ : . . : O O : . . : + : . . : T " ' _ E--+1 -. SA I S X Sr-III SUBTRATOR-........L.....o T ABB~Y < D 51

MElO MElOS U B T R A T O R,---_+Y

I TsI I (Ts=(A(t)B). T. + AB )J

Figura 5.54

5.4.7 Somador/Subtrator CompletoPodemos esquematizar urn circuito que efetue as duas operacoes, Para

isso, vamos introduzir uma outra entrada que permanecendo em nivel 0, faz 0circuito efetuar uma soma completa, e perrnanecendo em nivel 1, faz efetuaruma subtracao completa.

Vamos, agora, montar a tabela da verdade do circuito, sendo M avariavel de contrale (M = 0 -+ soma e M = 1 -+ subtracao):

I

222 Elementos de Eletronica Digital- ,

0 0 0 0 0 00 0 0 1 1 00 0 1 0 1 00 0 1 1 0 1 Soma0 1 0 0 1 0 Completa0 1 0 1 0 1 (M = 0)0 1 1 0 0 10 I 1 1 1 1 1--+--------1 0 0 0 0 01 0 0 1 1 11 0 1 0 1 11 0 1 l' 0 1 Subtracao1 1 0 0 1 0 Completa1 1 0 1 0 0 (M = 1)1 1 1 0 0 01 1 1 1 1 1

Tabela 5.21Vamos simplificar as saidas SeTs, atraves dos diagramas de Veitch-

Karnaugh:s : I I I I-I I B I IB I I I

0 III 0 IIIIi:,_" ,_/M (11 0 .. .~, 01 II I I I AI I I . IM I 1I 0 I 1I 0\, ... _ " \. . . . -' "r , ,-, A .P 0 PI

TE I IT ITEI I I IFigura 5.55



9/10

-Do diagrama, obternos:S = ABTE + A BTE + ABTE + ABTEFatorando a expressao, temos:

S = A (B EBTE) + A (B 0 TE)S = A(B EBTE) + A(B EBTE):.S=AEBBEBTETs:

B B,-\ A0 f II 0[ IM 0 (I r r r r -,1 J'-- --' AI IM 0 0 I11 0I 1

0 (;r m -, AJ'-- --",T E T E T EFigura 5.56Do diagrama, obtemos: Ts = BTE + MAB + MATE + MAB + MATEFatorando a expressao, temos: ()r'lO"l) >


10/10

A , B , A o s,1 1 1 1 !+B A B TESOMADOR SOMADORCOMPlETO COMPlETO 3 -

5

Figura 5.59: - Desenvolva urn circuito com uma entrada de controle M, para fornecer a

safda 0 complemento de 1 de urn mimero binario de 1 bit. (M = 0 = >Saida = mimero de entrada e M = 1 => Safda = complemento de 1).Para solucionar, vamos Ievantar a tabela da verdade, considerando avariavel de controle M.

0 0 0 }1 1 Saida = mimero de entrada1 0 1 }1 0 Saida = complemento de 1

Tabela 5.22A partir da tabela, obtemos a expressao: S = MA + MA ou S = M EBA,sendo 0circuito derivado, visto na figura 5.60.

AM

SFigura 5.60

2 6 ,Elementos de Eletronica Digital.

Atraves do circuito, podemos constatar que M igual a 0 a said a e igual aobit A da entrada (A = 0 =? 0 EEl 0 = 0 e A = 1 =? 0 EEl1 = 1), e para Migual a 1 a saida e oposta (A = 0 =? 1 EB0 = 1 e A = 1 =? 1 EEl1 = 0).Esquernatize, em blocos, urn sistema subtrator para 2 mimeros com 2 bits.o sistema proposto ira realizar a subtracao do mimero Al A n com 0mimero B, Bo . Assim sendo, temos:

Para a 1~coluna da operacao, vamos utilizar urn Meio Subtrator, pois naoha transporte de entrada. Para a 2~coluna, porem, uti lizamos urn SubtratorCompleto, pois este possui entrada para 0 bit proveniente da colunaanterior. 0circuito, assim esquematizado, e visto na figura 5.61.A, B , A o B o1 1 1 1A B A BSUBTRATOR MEOCOMPlE fO SUBTRATORT s

SIFigura 5.61

Circuitos Combinacionais - 2l! Parte 227

circuitos aritmeticos 2

Documents

e urn transporte

e los o

o o rcompletos o

o o rcompi

t e t e t efigura

e como saida

saida ts

possui resultado1 e