確率動作に基づく脳型処理モデルと回路 学習機能付きスパイキン...
TRANSCRIPT
情報処理モデリング・システム化
ソフトウェア(プログラミング)
C, MATLAB
デジタルLSI設計(FPGA)
Verilog HDL,VHDL
アナログLSI設計(専用チップ設計)
SPICE, Layout tool
ナノデバイス設計C, SPICE,
プロセス技術
研究室で開発した集積回路チップ
1995 2000 2005 2010
領域分割用非線形振動子
ガボールフィルタ
畳込みネットワーク
スパイキングニューラルネット
任意カオス回路
結合カオス・ネットワーク
主観的輪郭生成用異方性拡散
マッチング・プロセッサ
スパイキング・領域ベースMRF
ISSCC2009ISSCC2012SRP
ECCTD2011
VLSI Cir. 2005ESSCIRC 2002
VLSI Cir. 2004
年
ISCAS2008NCSP2007 ICONIP2011
錯覚を再現する主観的輪郭生成システム
画素回路設計結果
チップ写真
研究室内で開発した専用LSIをFPGAで制御して,システムを開発します
Pixel circuit array
1.0 2.0 3.0 4.0
Neu
ron
#1
10
20
24
記憶パターン #1
time[µs]
PSP
in1
in24.72
mm
5.25mm
チップ写真
測定結果
学習機能付きスパイキングニューロンLSI
画像領域分割用デジタル回路(FPGA)
intensity
spikeφlabel
spikef
B
A
C
S
spikef _R
UPD
UPD
spikeφ(U,D,R,L)
4
4
spikef _D B_RB_DA_RA_D
B_UB_L
A_UA_L
4
4
2
22
3
3
2
Unit circuit network Unit circuit田向研と共同研究
制約付きボルツマンマシン(RBM)確率動作 ⇒ カオス動作カオスボルツマンマシン
6
20µs
S2
S3Vx3
S1
175µm
155µ
m
Unit 1
Unit 2
Unit 3
Synapses
試作チップの測定結果(カオス動作の観測)
3ニューロンネットワークの集積回路設計結果(0.25µm CMOS)
確率動作に基づく脳型処理モデルと回路
ひびきのチーム,ロボカップ@ホームに参戦.脳型人工知能に興味ある人を募集中!
1.脳型人工知能のためのアナログ/デジタル集積回路(FPGA)の設計・測定2.海馬・扁桃体・前頭前野機能に学んだ新しい脳型人工知能のモデル化3.脳型人工知能のための不揮発性アナログメモリ素子の測定・評価4.脳型人工知能ハードウェアの@ホームロボットへの応用
画素回路設計結果
ピクセル回路アレイ
4 pixel 8 pixel 10 pixel周期
実部
測定結果:インパルス応答
チップ写真
システムボード
脳型画像処理・ガボールフィルタLSI
『自作チップ・コンテスト in ひびきの』
ナノ構造を利用した脳型処理デバイス
研究室のデータ
設計した回路を,キャンパス内の
クリーンルームで自らチップ試作し,測定・評価までを経験できます.パルス結合振動子回路を設計し,動作確認に成功しました.
チップ写真測定結果
第3回コンテストで最優秀賞受賞
ロボカップ@ホーム用画像認識技術
RGB-D センサ
RGBイメージ 奥行きイメージ
物体検出 開発中の@ホームサービスロボット
脳型LSI用抵抗変化型アナログメモリ素子
0
0.1
0.2
0.3
0.4
0.5
0 0.2 0.4 0.6 0.8 1
a 3•x
3
x3
-17.8[6,2,2]
-1.15[2,6,6]
3.78[6,2,6]
1.03[2,2,6]
Error in slope (%)[Vin1
H,Vin2H,Vin3
H] (V)
-1.34[6,6,6]
input node
control node
substrate
nanodisk node
output node
C(40aF)
ナノ構造スパイキングニューロンデバイスのイメージ図
積和演算測定結果
ノイズを有効利用する電子素子:FinFETとナノディスクアレイ構造
(東北大・産総研・北大と共同研究)
単電子回路シミュレーション
■受入学生の出身校(国内のみ,累積)九工大,北九州市立大,長崎大,熊本大,琉球大,福岡大,広島大,東京理科大,東京電機大,広島工大,金沢工大,日大,芝浦工大,北九州高専,大分高専,有明高専,佐世保高専,熊本高専(熊本),鹿児島高専,宇部高専,香川(高松)高専,米子高専,奈良高専,大島商船高専■研究室修了生の主要就職先(累積,会社名は就職時)博士前期課程(修士): 東芝,ルネサステクノロジ(2名),ルネサスデザイン,東芝インフォメーションシステムズ,日立超LSIシステムズ,富士通デバイス,沖電気工業,DNP・LSIデザイン,サンディスク,旭化成エレクトロニクス,ザインエレクトロニクス,セイコーNPC,マツダ,アイシン精機,ジェイテクト,富士通テン(3名),デンソーテクノ,ヤマハ,NTTファネット,オムロン・ヘルスケア,アルパイン,PFU,日本システムウエア,日本電産,日鉄エレックス,アマダ博士・ポスドク: 東芝(3名),ソニーLSIデザイン,ホンダ,富士重工,東京エレクトロン,テムザック,北九州高専,宇部高専,東大
SETMoOX
Cu
Al
RESET
AlOX
上部電極
下部電極
Cu2+ Cu2+
Cu原子
20μm
FET
ReRAM
Vre
-0.4
-0.3
-0.2
-0.1
0
0.1
0.2
0.3
0.4
-100 -50 0 50 100Δt [μs]
Δw[V
]
Ppre生成回路 (マルチバイブレータ) Prst生成回路 ・ OR latch
抵抗変化型メモリ(ReRAM)の原理
脳型学習ルール(STDP)の実現(測定結果)Siチップ上のメモリ素子と制御回路
(北大と共同研究)