16 80msps/65msps adc · vih high level input voltage vdd = 3.3v l 2 v vil low level input voltage...
TRANSCRIPT
1
LTC2216/LTC2215
22165f
16ビット、80Msps/65Msps低ノイズADC
LTC2216:64kポイントのFFT、fIN = 4.9MHz、-1dBFS
–
+S/HAMP
CORRECTIONLOGIC AND
SHIFT REGISTER
OUTPUTDRIVERS
16-BITPIPELINEDADC CORE
INTERNAL ADCREFERENCEGENERATOR
1.575VCOMMON MODEBIAS VOLTAGE
CLOCK/DUTYCYCLE
CONTROL
D15•••
D0
SHDN DITH MODE LVDS RAND
VCM
ANALOGINPUT
22165 TA01
CMOSORLVDS
0.5V TO 3.6V
3.3V
3.3V
SENSE
OGND
OVDD
2.2µF 1µF
1µF 1µF 1µF
VDD
GND
ADC CONTROL INPUTS
AIN+
ENC +
AIN–
ENC –
OFCLKOUT
22165 TA01b
–130–120–110–100–90–80–70–60–50–40–30–20–10
0
0 10 20 30 40FREQUENCY (MHz)
AMPL
ITU
DE
(dBF
S)
特長■ サンプル・レート:80Msps/65Msps ■ ノイズフロア:81.5dBFS ■ SFDR:100dB ■ SFDR:70MHzで>95dB ■ ジッタ:85fsRMS ■ 2.75VP-Pの入力範囲 ■ 400MHzのフルパワー帯域幅S/H ■ オプションの内部ディザー ■ オプションのデータ出力ランダマイザ ■ LDVSまたはCMOS出力 ■ 単一3.3V電源 ■ 消費電力:970mW/700mW ■ クロック・デューティ・サイクル・スタビライザ ■ LTC2208、LTC2217とピン互換 ■ 64ピン (9mm × 9mm) QFNパッケージ
アプリケーション■ テレコム ■ 受信機 ■ 携帯電話基地局 ■ スペクトル解析 ■ イメージング・システム ■ ATE
概要LTC®2216/LTC2215は、入力周波数が最大400MHzという高周波で広いダイナミック・レンジの信号をデジタル化する80Msps/65Msps、サンプリング16ビットA/Dコンバータです。このADCの入力範囲は、2.75VP-Pに固定されています。 LTC2216/LTC2215はノイズフロアが81.5dBFS、SFDRが100dBという優れたAC特性を備えているため、要求の厳しい通信アプリケーションに最適です。また、85fsRMSという極めて低いジッタにより、優れたノイズ性能を維持しながら高い入力周波数をアンダーサンプリングできます。最大DC仕様では、±3.5LSBのINLと±1LSBのDNL
(ミッシング・コードなし)が規定されています。 デジタル出力は、差動LVDSまたはシングルエンドCMOS
のいずれかに設定可能です。CMOS出力フォーマットは、1本のバスがフル・データレートで動作する形式、デマルチプレクス・バスが半分のデータレートで動作する形式のいずれかを選択できます。また、個別の出力電源により、0.5V~3.6VのCMOS出力振幅が可能です。 ENC+およびENC–入力は、正弦波、PECL、LVDS、TTLまたはCMOS入力で差動またはシングルエンド・ドライブ可能です。また、オプションのクロック・デューティ・サイクル・スタビライザにより、広範なクロック・デューティ・サイクルに対してフルスピードで高性能を達成できます。
、LT、LTC、LTMはリニアテクノロジー社の登録商標です。他のすべての商標はそれぞれの所有者に所有権があります。
標準的応用例
LTC2216/LTC2215
222165f
TJMAX = 150°C, θJA = 20°C/W
EXPOSED PAD (PIN 65) IS GND, MUST BE SOLDERED TO PCB
鉛フリー仕様 テープアンドリール 製品マーキング パッケージ 温度範囲LTC2215CUP#PBF LTC2215CUP#TRPBF LTC2215UP 64-Lead (9mm × 9mm) Plastic QFN 0°C to 70°C
LTC2215IUP#PBF LTC2215IUP#TRPBF LTC2215UP 64-Lead (9mm × 9mm) Plastic QFN –40°C to 85°C
LTC2216CUP#PBF LTC2216CUP#TRPBF LTC2216UP 64-Lead (9mm × 9mm) Plastic QFN 0°C to 70°C
LTC2216IUP#PBF LTC2216IUP#TRPBF LTC2216UP 64-Lead (9mm × 9mm) Plastic QFN –40°C to 85°C
鉛ベース仕様 テープアンドリール 製品マーキング パッケージ 温度範囲LTC2215CUP LTC2215CUP#TR LTC2215UP 64-Lead (9mm × 9mm) Plastic QFN 0°C to 70°C
LTC2215IUP LTC2215IUP#TR LTC2215UP 64-Lead (9mm × 9mm) Plastic QFN –40°C to 85°C
LTC2216CUP LTC2216CUP#TR LTC2216UP 64-Lead (9mm × 9mm) Plastic QFN 0°C to 70°C
LTC2216IUP LTC2216IUP#TR LTC2216UP 64-Lead (9mm × 9mm) Plastic QFN –40°C to 85°Cさらに広い動作温度範囲で規定されるデバイスについては、弊社へお問い合わせください。鉛フリー仕様の製品マーキングの詳細については、http://www.linear-tech.co.jp/leadfree/ をご覧ください。テープアンドリールの仕様の詳細については、http://www.linear-tech.co.jp/tapeandreel/ をご覧ください。
絶対最大定格OVDD = VDD(Note 1、2)電源電圧(VDD) ......................................................−0.3V~4Vデジタル出力電源電圧(OVDD) ............................−0.3V~4Vデジタル出力のグランド電圧(OGND) ...............−0.3V~1Vアナログ入力電圧(Note 3) .................−0.3V~(VDD+0.3V)デジタル入力電圧................................−0.3V~(VDD+0.3V)デジタル出力電圧............................. −0.3V~(OVDD+0.3V)消費電力..................................................................... 2000mW動作温度範囲 LTC2215C/LTC2216C .............................................0°C~70°C LTC2215I/LTC2216I ..........................................−40°C~85°C保存温度範囲....................................................−65°C~150°C
TOP VIEW
65
SENSE 1GND 2VCM 3GND 4VDD 5VDD 6GND 7AIN+ 8AIN– 9
GND 10GND 11
ENC+ 12ENC– 13GND 14VDD 15VDD 16
48 D11+/DA6 47 D11–/DA5 46 D10+/DA4 45 D10–/DA344 D9+/DA2 43 D9–/DA142 D8+/DA041 D8–/CLKOUTA40 CLKOUT+/CLKOUTB 39 CLKOUT–/OFB38 D7+/DB1537 D7–/DB1436 D6+/DB1335 D6–/DB1234 D5+/DB1133 D5–/DB10
64 N
C63
RAN
D62
MOD
E61
LVD
S60
OF+ /O
FA59
OF– /D
A15
58 D
15+ /D
A14
57 D
15/D
A13
56 D
14+ /D
A12
55 D
14–– /D
A11
54 D
13+ /D
A10
53 D
13– –/D
A952
D12
+ /DA8
51 D
12/D
A750
OGN
D49
OV D
D
V DD
17GN
D 18
SHDN
19
DITH
20
D0– /D
B0 2
1DO
+ /DB1
22
D1– /D
B2 2
3D1
+ /DB3
24
D2– /D
B4 2
5D2
+ /DB5
26
D3– /D
B6 2
7D3
+ /DB7
28
D4– /D
B8 2
9 D
4+ /DB9
30
OGN
D 31
OV D
D 32
ピン配置
発注情報
3
LTC2216/LTC2215
22165f
PARAMETER CONDITIONS MIN TYP MAX UNITS
Integral Linearity Error Differential Analog Input (Note 5) l ±1.2 ±3.5 LSB
Differential Linearity Error Differential Analog Input l 0.16/–0.2 ±1 LSB
Offset Error (Note 6) l ±1.5 ±8 mV
Offset Drift ±4 µV/°C
Gain Error External Reference l ±0.3 ±1 %FS
Full-Scale Drift Internal Reference External Reference
–65 ±12
ppm/°C ppm/°C
Transition Noise External Reference 2 LSBRMS
SYMBOL PARAMETER CONDITIONS MIN TYP MAX UNITS
VIN Analog Input Range (AIN+ – AIN
–) 3.135V ≤ VDD ≤ 3.465V 2.75 VP-P
VIN, CM Analog Input Common Mode Differential Input (Note 7) l 1.2 1.575 1.8 V
IIN Analog Input Leakage Current 0V ≤ AIN+, AIN
– ≤ VDD l –1 1 µA
ISENSE SENSE Input Leakage Current 0V ≤ SENSE ≤ VDD l –3 3 µA
IMODE MODE Pin Pull-Down Current to GND 10 µA
ILVDS LVDS Pin Pull-Down Current to GND 10 µA
CIN Analog Input Capacitance Sample Mode ENC+ < ENC–
Hold Mode ENC+ > ENC–9.1 1.8
pF pF
tAP Sample-and-Hold Acquisition Delay Time
0.35 ns
tJITTER Sample-and-Hold Aperture Jitter
85 fs RMS
CMRR Analog Input Common Mode Rejection Ratio
1.2V < (AIN+ = AIN
–) <1.8V 80 dB
BW-3dB Full Power Bandwidth RS < 25Ω 400 MHz
コンバータ特性lは全動作温度範囲の規格値を意味する。それ以外はTA = 25°Cでの値。(Note 4)
アナログ入力lは全動作温度範囲の規格値を意味する。それ以外はTA = 25°Cでの値。(Note 4)
LTC2216/LTC2215
422165f
SYMBOL PARAMETER CONDITIONS
LTC2215 LTC2216
UNITSMIN TYP MAX MIN TYP MAX
SNR Signal-to-Noise Ratio 5MHz Input 81.5 81.3 dBFS
15MHz Input, TA = 25°C 15MHz Input
l
80.8 80.5
81.4 81
80.6 80.2
81.2 80.8
dBFS dBFS
30MHz Input, TA = 25°C 81.2 81.1 dBFS
70MHz Input, TA = 25°C 70MHz Input
l
80 79.7
80.6 80.2
80 79.7
80.5 80.2
dBFS dBFS
140MHz Input 79 79 dBFS
SFDR Spurious Free Dynamic Range 2nd or 3rd Harmonic
5MHz Input 100 100 dBc
15MHz Input, TA = 25°C 15MHz Input
l
88 88
100 96
88 88
100 99
dBc dBc
30MHz Input 91 95 dBc
70MHz Input, TA = 25°C 70MHz Input
l
85 84
96 95
85 84
97 97
dBc dBc
140MHz Input 89 91 dBc
SFDR Spurious Free Dynamic Range 4th Harmonic or Higher
5MHz Input 105 105 dBc
15MHz Input l 95 105 94 105 dBc
30MHz Input 105 105 dBc
70MHz Input l 94 104 93 103 dBc
140MHz Input 100 100 dBc
S/(N+D) Signal-to-Noise Plus Distortion Ratio
5MHz Input 81.5 81.3 dBc
15MHz Input, TA = 25°C 15MHz Input
l
80.3 80.2
81.2 80.8
80.2 80
81.1 80.7
dBFS dBFS
30MHz Input 80.9 80.8 dBFS
70MHz Input, TA = 25°C 70MHz Input
l
79.3 79.2
80.3 80
79.6 79.4
80.4 80.1
dBFS dBFS
140MHz Input 78.8 78.8 dBFS
SFDR Spurious Free Dynamic Range at –25dBFS Dither “OFF”
5MHz Input 105 105 dBFS
15MHz Input 105 105 dBFS
30MHz Input 105 105 dBFS
70MHz Input 105 105 dBFS
140MHz Input 100 100 dBFS
SFDR Spurious Free Dynamic Range at –25dBFS Dither “ON”
5MHz Input 115 115 dBFS
15MHz Input l 100 115 100 115 dBFS
30MHz Input 115 115 dBFS
70MHz Input 115 115 dBFS
140MHz Input 110 110 dBFS
IMD Intermodulation Distortion fIN1 = 14MHz, fIN2 = 21MHz, –7dBFS fIN1 = 67MHz, fIN2 = 74MHz, –7dBFS
100 96
100 97
dBc dBc
ダイナミック精度lは全動作温度範囲の規格値を意味する。それ以外はTA = 25°Cでの値。注記がない限り、2.75Vの範囲でAIN = -1dBFS。(Note 4)
5
LTC2216/LTC2215
22165f
SYMBOL PARAMETER CONDITIONS MIN TYP MAX UNITS
Encode Inputs (ENC+, ENC–)
VID Differential Input Voltage (Note 7) l 0.2 V
VICM Common Mode Input Voltage Internally Set Externally Set (Note 7)
1.2
1.6 3
V V
RIN Input Resistance (See Figure 2) 6 kΩ
CIN Input Capacitance (Note 7) 3 pF
Logic Inputs
VIH High Level Input Voltage VDD = 3.3V l 2 V
VIL Low Level Input Voltage VDD = 3.3V l 0.8 V
IIN Digital Input Current VIN = 0V to VDD l ±10 µA
CIN Digital Input Capacitance (Note 7) 1.5 pF
LOGIC OUTPUTS (CMOS MODE)
OVDD = 3.3V
VOH High Level Output Voltage VDD = 3.3V IO = –10µA IO = –200µA
l
3.1
3.299 3.29
V V
VOL Low Level Output Voltage VDD = 3.3V IO = 160µA IO = 1.6mA
l
0.01 0.10
0.4
V V
ISOURCE Output Source Current VOUT = 0V –50 mA
ISINK Output Sink Current VOUT = 3.3V 50 mA
OVDD = 2.5V
VOH High Level Output Voltage VDD = 3.3V IO = –200µA 2.49 V
VOL Low Level Output Voltage VDD = 3.3V IO = 1.60mA 0.1 V
OVDD = 1.8V
VOH High Level Output Voltage VDD = 3.3V IO = –200µA 1.79 V
VOL Low Level Output Voltage VDD = 3.3V IO = 1.60mA 0.1 V
LOGIC OUTPUTS (LVDS MODE)
STANDARD LVDS
VOD Differential Output Voltage 100Ω Differential Load l 247 350 454 mV
VOS Output Common Mode Voltage 100Ω Differential Load l 1.125 1.2 1.375 V
Low Power LVDS
VOD Differential Output Voltage 100Ω Differential Load l 125 175 250 mV
VOS Output Common Mode Voltage 100Ω Differential Load l 1.125 1.2 1.375 V
PARAMETER CONDITIONS MIN TYP MAX UNITS
VCM Output Voltage IOUT = 0 l 1.475 1.575 1.675 V
VCM Output Tempco IOUT = 0 ±60 ppm/°C
VCM Line Regulation 3.135V ≤ VDD ≤ 3.465V 2.4 mV/ V
VCM Output Resistance | IOUT | ≤ 0.8mA 1.1 Ω
同相バイアス特性lは全動作温度範囲の規格値を意味する。それ以外はTA = 25°Cでの値。(Note 4)
デジタル入力とデジタル出力lは全動作温度範囲の規格値を意味する。それ以外はTA = 25°Cでの値。(Note 4)
LTC2216/LTC2215
622165f
SYMBOL PARAMETER CONDITIONS
LTC2215 LTC2216
UNITSMIN TYP MAX MIN TYP MAX
VDD Analog Supply Voltage (Note 8) l 3.135 3.3 3.465 3.135 3.3 3.465 V
PSHDN Shutdown Power SHDN = VDD 17 17 mW
Standard LVDS Output Mode
OVDD Output Supply Voltage (Note 8) l 3 3.3 3.6 3 3.3 3.6 V
IVDD Analog Supply Current l 217 290 300 370 mA
IOVDD Output Supply Current l 75 90 75 90 mA
PDIS Power Dissipation l 964 1254 1240 1518 mW
Low Power LVDS Output Mode
OVDD Output Supply Voltage (Note 8) l 3 3.3 3.6 3 3.3 3.6 V
IVDD Analog Supply Current l 215 290 298 370 mA
IOVDD Output Supply Current l 42 50 42 50 mA
PDIS Power Dissipation l 848 1122 1120 1386 mW
CMOS Output Mode
OVDD Output Supply Voltage (Note 8) l 0.5 3.6 0.5 3.6 V
IVDD Analog Supply Current l 212 290 295 370 mA
PDIS Power Dissipation l 700 957 970 1220 mW
SYMBOL PARAMETER CONDITIONS
LTC2215 LTC2216
UNITSMIN TYP MAX MIN TYP MAX
fS Sampling Frequency (Note 8) l 1 65 1 80 MHz
tL ENC Low Time Duty Cycle Stabilizer Off (Note 7) Duty Cycle Stabilizer On (Note 7)
l l
7.31 5
7.692 7.692
500 500
5.94 4.06
6.25 6.25
500 500
ns ns
tH ENC High Time Duty Cycle Stabilizer Off (Note 7) Duty Cycle Stabilizer On (Note 7)
l l
7.31 5
7.692 7.692
500 500
5.94 4.06
6.25 6.25
500 500
ns ns
LVDS Output Mode (Standard and Low Power)
tD ENC to DATA Delay (Note 7) l 1.3 2.5 3.8 1.3 2.5 3.8 ns
tC ENC to CLKOUT Delay (Note 7) l 1.3 2.5 3.8 1.3 2.5 3.8 ns
tSKEW DATA to CLKOUT Skew (tC-tD) (Note 7) l –0.6 0 0.6 –0.6 0 0.6 ns
tRISE Output Rise Time 0.5 0.5 ns
tFALL Output Fall Time 0.5 0.5 ns
Data Latency Data Latency 7 7 Cycles
CMOS Output Mode
tD ENC to DATA Delay (Note 7) l 1.3 2.7 4 1.3 2.7 4 ns
tC ENC to CLKOUT Delay (Note 7) l 1.3 2.7 4 1.3 2.7 4 ns
tSKEW DATA to CLKOUT Skew (tC-tD) (Note 7) l –0.6 0 0.6 –0.6 0 0.6 ns
Data Latency Data Latency Full Rate CMOS Demuxed
7 7
7 7
Cycles Cycles
電源要件lは全動作温度範囲の規格値を意味する。それ以外はTA = 25°Cでの値。注記がない限り、AIN = -1dBFS。(Note 4)
タイミング特性lは全動作温度範囲の規格値を意味する。それ以外はTA = 25°Cでの値。(Note 4)
7
LTC2216/LTC2215
22165f
LVDS出力モードのタイミングすべての出力は差動でLVDSレベル
tH
tD
tC
tL
N – 7 N – 6 N – 5 N – 4 N – 3
ANALOGINPUT
ENC–
ENC+
CLKOUT–
CLKOUT+
D0-D15, OF
22165 TD01
tAPN + 1
N + 2
N + 4
N + 3N
電気的特性Note 1: 絶対最大定格はそれを超えるとデバイスに永続的な損傷を与える可能性がある値。また、絶対最大定格状態が長時間続くと、デバイスの信頼性と寿命に悪影響を与える恐れがある。
Note 2: すべての電圧値は(注記がない限り)GNDとOGNDを短絡した状態のGNDを基準にしている。
Note 3: これらのピンの電圧をGNDより低くするかVDDより高くすると、内部のダイオードによってクランプされる。この製品はGNDより低い、またはVDDより高い電圧で、ラッチアップを起こさずに100mA以上の入力電流を処理することができる。
Note 4: 注記がない限り、VDD = 3.3V、fSAMPLE = 65MHz(LTC2215)または80MHz(LTC2216)、LVDS出力、差動ENC+/ENC− = 2VP-Pの正弦波(1.6Vの同相電圧)、入力範囲 = 差動ドライブで2.75VP-P。
Note 5: 積分非直線性は、伝達曲線に「最も適合する直線」からのコードの偏差として定義されている。偏差は量子化帯域の中心から測定される。
Note 6: オフセット誤差は、2の補数出力モードで出力コードが0000 0000 0000 0000と1111 1111 1111 1111の間で変化するときに、−1/2LSBから測定したオフセット電圧である。
Note 7: 設計によって保証されているが、テストは行われない。
Note 8: 推奨動作条件。
タイミング図
LTC2216/LTC2215
822165f
tH
tD
tD
tC
tL
N – 8 N – 6 N – 4
N – 7 N – 5 N – 3
ENC–
ENC+
CLKOUTA
CLKOUTB
DA0-DA15, OFA
DB0-DB15, OFB
22165 TD03
tAP
ANALOGINPUT
N + 1
N + 2
N + 4
N + 3N
tAP
ANALOGINPUT
tH
tD
tC
tL
N – 7 N – 6 N – 5 N – 4 N – 3
ENC–
ENC+
CLKOUTA
CLKOUTB
DA0-DA15, OFA
DB0-DB15, OFB22165 TD02
HIGH IMPEDANCE
N + 1
N + 2
N + 4
N + 3N
デマルチプレクスCMOS出力モードのタイミングすべての出力はシングルエンドでCMOSレベル
フルレートCMOS出力モードのタイミングすべての出力はシングルエンドでCMOSレベル
タイミング図
9
LTC2216/LTC2215
22165f
LTC2216の積分非直線性(INL)と出力コード、ディザーは「オフ」
LTC2216の積分非直線性(INL)と出力コード、ディザーは「オン」
LTC2216の64kポイントのFFT、fIN = 15.1MHz、-1dBFS
LTC2216の64kポイントのFFT、fIN = 4.9MHz、-1dBFS
LTC2216の64kポイントのFFT、fIN = 15.1MHz、-20dBFS、ディザーは「オフ」
LTC2216のAC接地された入力のヒストグラム
LTC2216の64kポイントの2トーンFFT、fIN = 14.25MHzおよび21.5MHz、-7dBFS
LTC2216の64kポイントのFFT、fIN = 15.1MHz、-20dBFS、ディザーは「オン」
LTC2216の微分非直線性(DNL)と出力コード
–2.0
–1.5
–1.0
–0.5
0.0
0.5
1.0
1.5
2.0
0 16384 32768 49152 65536OUTPUT CODE
INL
ERRO
R (L
SB)
22165 G01
–2.0
–1.5
–1.0
–0.5
0.0
0.5
1.0
1.5
2.0
0 16384 32768 49152 65536OUTPUT CODE
INL
ERRO
R (L
SB)
22165 G02
–1.0
–0.8
–0.6
–0.4
–0.2
0.0
0.2
0.4
0.6
0.8
1.0
0 16384 32768 49152 65536OUTPUT CODE
DNL
ERRO
R (L
SB)
22165 G03
22165 G04
0
2000
4000
6000
8000
10000
12000
14000
OUTPUT CODE
COU
NT
32762 32771 32780
22165 G05
–130–120–110–100–90–80–70–60–50–40–30–20–10
0
0 10 20 30 40FREQUENCY (MHz)
AMPL
ITU
DE
(dBF
S)
22165 G06
–130–120–110–100–90–80–70–60–50–40–30–20–10
0
0 10 20 30 40FREQUENCY (MHz)
AMPL
ITU
DE
(dBF
S)
22165 G07
–130–120–110–100–90–80–70–60–50–40–30–20–10
0
0 10 20 30 40FREQUENCY (MHz)
AMPL
ITU
DE
(dBF
S)
22165 G08
–130–120–110–100–90–80–70–60–50–40–30–20–10
0
0 10 20 30 40FREQUENCY (MHz)
AMPL
ITU
DE
(dBF
S)
0
0 10 20 30 40FREQUENCY (MHz)
AMPL
ITU
DE
(dBF
S)
22165 G09
–130–120–110–100–90–80–70–60–50–40–30–20–10
0
0 10 20 30 40FREQUENCY (MHz)
AMPL
ITU
DE
(dBF
S)
標準的性能特性
LTC2216/LTC2215
1022165f
LTC2216のSNRと入力レベル、fIN = 15.2MHz
LTC2216の64kポイントのFFT、fIN = 28.7MHz、-1dBFS
LTC2216の64kポイントのFFT、fIN = 70.2MHz、-1dBFS
LTC2216の64kポイントのFFT、fIN = 70.1MHz、-20dBFS、ディザーは「オフ」
LTC2216のSFDRと入力レベル、fIN = 70.5MHz、ディザーは「オフ」
LTC2216のSFDRと入力レベル、fIN = 15.2MHz、ディザーは「オン」
LTC2216の64kポイントのFFT、fIN = 70.1MHz、-20dBFS、ディザーは「オン」
LTC2216のSFDRと入力レベル、fIN = 15.2MHz、ディザーは「オフ」
LTC2216の64kポイントの2トーンFFT、fIN = 14.25MHzおよび21.5MHz、-25dBFS、ディザーは「オン」
22165 G10
–130–120–110–100
–90–80–70–60–50–40–30–20–10
0
0 10 20 30 40FREQUENCY (MHz)
AMPL
ITU
DE
(dBF
S)
30
40
50
60
70
80
90
100
110
120
130
140
INPUT LEVEL (dBFS)
SFDR
(dBc
AND
dBF
S)
0 10 20 30 40
22165 G11 22165 G12
30
40
50
60
70
80
90
100
110
120
130
140
INPUT LEVEL (dBFS)
SFDR
(dBc
AND
dBF
S)
–80 –70 –60 –50 –40 –20–30 –10 0
22165 G13
78
79
80
81
82
INPUT LEVEL (dBFS)
SNR
(dBF
S)
–80 –70 –60 –50 –40 –20–30 –10 0
22165 G14
–130–120–110–100
–90–80–70–60–50–40–30–20–10
0
FREQUENCY (MHz)
AMPL
ITU
DE
(dBF
S)
0 10 20 30 40
22165 G15
–130–120–110–100
–90–80–70–60–50–40–30–20–10
0
FREQUENCY (MHz)
AMPL
ITU
DE
(dBF
S)
0 10 20 30 40
22165 G16
–130–120–110–100
–90–80–70–60–50–40–30–20–10
0
FREQUENCY (MHz)
AMPL
ITU
DE
(dBF
S)
0 10 20 30 40
22165 G17
–130–120–110–100
–90–80–70–60–50–40–30–20–10
0
FREQUENCY (MHz)
AMPL
ITU
DE
(dBF
S)
0 10 20 30 40
22165 G18
30
40
50
60
70
80
90
100
110
120
130
140
INPUT LEVEL (dBFS)
SFDR
(dBc
AND
dBF
S)
–80 –70 –60 –50 –40 –20–30 –10 0
標準的性能特性
11
LTC2216/LTC2215
22165f
LTC2216の64kポイントの2トーンFFT、fIN = 67.2MHzおよび74.4MHz、-25dBFS、ディザーは「オン」
LTC2216の64kポイントのFFT、fIN = 140.5MHz、-1dBFS
LTC2216の64kポイントのFFT、fIN = 140.1MHz、-20dBFS、ディザーは「オン」
LTC2216のSFDRと入力レベル、fIN = 70.5MHz、ディザーは「オン」
LTC2216のSNRと入力レベル、fIN = 70.5MHz
LTC2216の64kポイントの2トーンFFT、fIN = 67.2MHzおよび74.4MHz、-7dBFS
LTC2216のSNRと入力レベル、fIN = 140.5MHz
LTC2216のSFDRと入力レベル、fIN = 140.5MHz、ディザーは「オフ」
LTC2216のSFDRと入力レベル、fIN = 140.5MHz、ディザーは「オン」
22165 G19
30
40
50
60
70
80
90
100
110
120
130
140
INPUT LEVEL (dBFS)
SFDR
(dBc
AND
dBF
S)
–80 –70 –60 –50 –40 –20–30 –10 0
22165 G20
78
79
80
81
82
INPUT LEVEL (dBFS)
SNR
(dBF
S)
–80 –70 –60 –50 –40 –20–30 –10 0
22165 G21
–130–120–110–100
–90–80–70–60–50–40–30–20–10
0
FREQUENCY (MHz)
AMPL
ITU
DE
(dBF
S)
0 10 20 30 40
22165 G22
–130–120–110–100
–90–80–70–60–50–40–30–20–10
0
FREQUENCY (MHz)
AMPL
ITU
DE
(dBF
S)
0 10 20 30 40
22165 G23
–130–120–110–100
–90–80–70–60–50–40–30–20–10
0
FREQUENCY (MHz)
AMPL
ITU
DE
(dBF
S)
0 10 20 30 40
22165 G24
–130–120–110–100
–90–80–70–60–50–40–30–20–10
0
FREQUENCY (MHz)
AMPL
ITU
DE
(dBF
S)
0 10 20 30 40
22165 G25
30
40
50
60
70
80
90
100
110
120
130
140
INPUT LEVEL (dBFS)
SFDR
(dBc
AND
dBF
S)
–80 –70 –60 –50 –40 –20–30 –10 0
22165 G26
30
40
50
60
70
80
90
100
110
120
130
140
INPUT LEVEL (dBFS)
SFDR
(dBc
AND
dBF
S)
–80 –70 –60 –50 –40 –20–30 –10 0
22165 G27
78
79
80
81
82
INPUT LEVEL (dBFS)
SNR
(dBF
S)
–80 –70 –60 –50 –40 –20–30 –10 0
標準的性能特性
LTC2216/LTC2215
1222165f
LTC2216のIVDDとサンプリング・レートおよび電源電圧、fIN = 5MHz、-1dBFS
LTC2216のSNRおよびSFDRとクロック・デューティ・サイクル、fIN = 5.2MHz
LTC2216のSNRおよびSFDRとサンプリング・レート、fIN = 5.2MHz
LTC2216のSFDRとアナログ入力同相電圧、5MHzおよび70MHz、-1dBFS
LTC2216の SNRと入力周波数
LTC2216のSFDR(HD2およびHD3)と入力周波数
LTC2216のSNRおよびSFDRと電源電圧(VDD)、fIN = 5.1MHz
22165 G28
70
75
80
85
90
95
100
105
110
0 50 100 150 200 250INPUT FREQUENCY (MHz)
SFDR
(dBc
)
HD2
SFDR
HD3
22165 G29
76
77
78
79
80
81
82
0 50 100 150 200 250INPUT FREQUENCY (MHz)
SNR
(dBF
S)
22165 G30SAMPLE RATE (Msps)
SNR
(dBF
S) A
ND S
FDR
(dBc
)
SNR
SFDR
LIMIT
70
75
80
85
90
95
100
105
110
0 40 80 120
22165 G31
70
75
80
85
90
95
100
105
110
2.8 3.0 3.2 3.4 3.6SUPPLY VOLTAGE (V)
SNR
(dBF
S) A
ND S
FDR
(dBc
)
SFDR
SNR
LOWER LIMIT
UPPER LIMIT
22165 G32SAMPLE RATE (Msps)
I VD
D (m
A)
VDD = 3.465V
VDD = 3.135V
275
225
325
375
0 40 80 120 160
VDD = 3.3V
22165 G33
60
70
80
90
100
110
30 40 50 60 70DUTY CYCLE (%)
SNR
(dBF
S)AN
DSF
DR
(dBc
)
SFDR DCS ON
SFDR DCS OFF
SNR DCS ON
SNR DCS OFF
22165 G34
60
65
70
75
80
85
90
95
100
105
110
0.5 0.75 1 1.25 1.5 1.75 2ANALOG INPUT COMMON MODE VOLTAGE (V)
SFDR
(dBc
)
70MHz
5MHz
標準的性能特性
13
LTC2216/LTC2215
22165f
LTC2215の64kポイントのFFT、fIN = 4.9MHz、-1dBFS
LTC2215の64kポイントのFFT、fIN = 15.1MHz、-1dBFS
LTC2215の64kポイントのFFT、fIN = 15.1MHz、-20dBFS、ディザーは「オフ」
LTC2215の64kポイントの2トーンFFT、fIN = 14.25MHzおよび21.5MHz、-7dBFS
LTC2215の微分非直線性(DNL)と出力コード
LTC2215の64kポイントのFFT、fIN = 15.1MHz、-20dBFS、ディザーは「オン」
LTC2215の積分非直線性(INL)と出力コード、ディザーは「オン」
LTC2215の積分非直線性(INL)と出力コード、ディザーは「オフ」
LTC2215のAC接地された入力のヒストグラム
–2.0
–1.5
–1.0
–0.5
0.0
0.5
1.0
1.5
2.0
0 16384 32768 49152 65536OUTPUT CODE
INL
ERRO
R (L
SB)
22165 G42
–2.0
–1.5
–1.0
–0.5
0.0
0.5
1.0
1.5
2.0
0 16384 32768 49152 65536OUTPUT CODE
INL
ERRO
R (L
SB)
22165 G43
–1.0
–0.8
–0.6
–0.4
–0.2
0.0
0.2
0.4
0.6
0.8
1.0
0 16384 32768 49152 65536OUTPUT CODE
DNL
ERRO
R (L
SB)
22165 G44
22165 G45
0
2000
4000
6000
8000
10000
12000
14000
OUTPUT CODE
COU
NT
3275 32768 32777
22165 G50
–130–120–110–100
–90–80–70–60–50–40–30–20–10
0
FREQUENCY (MHz)
AMPL
ITU
DE
(dBF
S)
0 10 20 30
22165 G46
–130–120–110–100
–90–80–70–60–50–40–30–20–10
0
FREQUENCY (MHz)
AMPL
ITU
DE
(dBF
S)
0 10 20 30
22165 G47
–130–120–110–100
–90–80–70–60–50–40–30–20–10
0
FREQUENCY (MHz)
AMPL
ITU
DE
(dBF
S)
0 10 20 30
22165 G48
–130–120–110–100
–90–80–70–60–50–40–30–20–10
0
FREQUENCY (MHz)
AMPL
ITU
DE
(dBF
S)
0 10 20 30
22165 G49
–130–120–110–100
–90–80–70–60–50–40–30–20–10
0
FREQUENCY (MHz)
AMPL
ITU
DE
(dBF
S)
0 10 20 30
標準的性能特性
LTC2216/LTC2215
1422165f
LTC2215の64kポイントのFFT、fIN = 28.7MHz、-1dBFS
LTC2215の64kポイントの2トーンFFT、fIN = 14.25MHzおよび21.5MHz、-25dBFS、ディザーは「オン」
LTC2215のSFDRと入力レベル、fIN = 15.2MHz、ディザーは「オフ」
LTC2215のSFDRと入力レベル、fIN = 15.2MHz、ディザーは「オン」
LTC2215のSFDRと入力レベル、fIN = 70.5MHz、ディザーは「オフ」
LTC2215の64kポイントのFFT、fIN = 70.1MHz、-20dBFS、ディザーは「オン」
LTC2215の64kポイントのFFT、fIN = 70.1MHz、-20dBFS、ディザーは「オフ」
LTC2215のSNRと入力レベル、fIN = 15.2MHz
LTC2215の64kポイントのFFT、fIN = 70.2MHz、-1dBFS
22165 G51
–130–120–110–100
–90–80–70–60–50–40–30–20–10
0
FREQUENCY (MHz)
AMPL
ITU
DE
(dBF
S)
0 10 20 30
22165 G52
30
40
50
60
70
80
90
100
110
120
130
140
INPUT LEVEL (dBFS)
SFDR
(dBc
AND
dBF
S)
–80 –70 –60 –50 –40 –20–30 –10 0
22165 G53
30
40
50
60
70
80
90
100
110
120
130
140
INPUT LEVEL (dBFS)
SFDR
(dBc
AND
dBF
S)
–80 –70 –60 –50 –40 –20–30 –10 0
22165 G54
78
79
80
81
82
INPUT LEVEL (dBFS)
SNR
(dBF
S)
–80 –70 –60 –50 –40 –20–30 –10 0
22165 G55
–130–120–110–100
–90–80–70–60–50–40–30–20–10
0
FREQUENCY (MHz)
AMPL
ITU
DE
(dBF
S)
0 10 20 30
22165 G56
–130–120–110–100
–90–80–70–60–50–40–30–20–10
0
FREQUENCY (MHz)
AMPL
ITU
DE
(dBF
S)AM
PLIT
UD
E (d
BFS)
0 10 20 30
22165 G57
–130–120–110–100
–90–80–70–60–50–40–30–20–10
0
FREQUENCY (MHz)
AMPL
ITU
DE
(dBF
S)
0 10 20 30
22165 G58
–130–120–110–100
–90–80–70–60–50–40–30–20–10
0
FREQUENCY (MHz)
AMPL
ITU
DE
(dBF
S)
0 10 20 30
22165 G59
30
40
50
60
70
80
90
100
110
120
130
140
INPUT LEVEL (dBFS)
SFDR
(dBc
AND
dBF
S)
–80 –70 –60 –50 –40 –20–30 –10 0
標準的性能特性
15
LTC2216/LTC2215
22165f
LTC2215の64kポイントのFFT、fIN = 140.5MHz、-1dBFS
LTC2215の64kポイントのFFT、fIN = 140.1MHz、-20dBFS、ディザーは「オン」
LTC2215のSFDRと入力レベル、fIN = 140.5MHz、ディザーは「オフ」
LTC2215のSNRと入力レベル、fIN = 140.5MHz
LTC2215の64kポイントの2トーンFFT、fIN = 67.2MHzおよび74.4MHz、–7dBFS
LTC2215のSFDRと入力レベル、fIN = 140.5MHz、ディザーは「オン」
LTC2215のSNRと入力レベル、fIN = 70.5MHz
LTC2215のSFDRと入力レベル、fIN = 70.5MHz、ディザーは「オン」
LTC2215の64kポイントの2トーンFFT、fIN = 67.2MHzおよび74.4MHz、-25dBFS、ディザーは「オン」
22165 G60
30
40
50
60
70
80
90
100
110
120
130
140
INPUT LEVEL (dBFS)
SFDR
(dBc
AND
dBF
S)
–80 –70 –60 –50 –40 –20–30 –10 0
22165 G61
78
79
80
81
82
INPUT LEVEL (dBFS)
SNR
(dBF
S)
–80 –70 –60 –50 –40 –20–30 –10 0
22165 G62
–130–120–110–100
–90–80–70–60–50–40–30–20–10
0
FREQUENCY (MHz)
AMPL
ITU
DE
(dBF
S)
0 10 20 30
22165 G63
–130–120–110–100
–90–80–70–60–50–40–30–20–10
0
FREQUENCY (MHz)
AMPL
ITU
DE
(dBF
S)
0 10 20 30
22165 G64
–130–120–110–100
–90–80–70–60–50–40–30–20–10
0
FREQUENCY (MHz)
AMPL
ITU
DE
(dBF
S)
0 10 20 30
22165 G65
–130–120–110–100
–90–80–70–60–50–40–30–20–10
0
FREQUENCY (MHz)
AMPL
ITU
DE
(dBF
S)
0 10 20 30
22165 G66
30
40
50
60
70
80
90
100
110
120
130
140
INPUT LEVEL (dBFS)
SFDR
(dBc
AND
dBF
S)
–80 –70 –60 –50 –40 –20–30 –10 0
22165 G67
30
40
50
60
70
80
90
100
110
120
130
140
INPUT LEVEL (dBFS)
SFDR
(dBc
AND
dBF
S)
–80 –70 –60 –50 –40 –20–30 –10 0
22165 G68
78
79
80
81
82
INPUT LEVEL (dBFS)
SNR
(dBF
S)
–80 –70 –60 –50 –40 –20–30 –10 0
標準的性能特性
LTC2216/LTC2215
1622165f
LTC2215のIVDDとサンプリング・レートおよび電源電圧、fIN = 5MHz、-1dBFS
LTC2215のSFDR(HD2およびHD3)と入力周波数
LTC2215の SNRと入力周波数
LTC2215のSNRおよびSFDRとサンプリング・レート、fIN = 5.2MHz
LTC2215のSFDRとアナログ入力同相電圧、5MHzおよび70MHz、-1dBFS
LTC2215のSNRおよびSFDRとクロック・デューティ・サイクル、fIN = 5.2MHz
LTC2215のSNRおよびSFDRと電源電圧(VDD)、fIN = 5.1MHz
22165 G69
70
75
80
85
90
95
100
105
110
INPUT FREQUENCY (MHz)
SFDR
(dBc
)
0 50 100 150 200 250
SFDR
HD2
HD3
22165 G70
76
77
78
79
80
81
82
0 50 100 150 200 250INPUT FREQUENCY (MHz)
SNR
(dBF
S)
22165 G71SAMPLE RATE (Msps)
SNR
(dBF
S) A
ND S
FDR
(dBc
)
LIMIT
70
75
80
85
90
95
100
105
110
0 40 80 120
SNR
SFDR
22165 G72
70
75
80
85
90
95
100
105
110
2.8 3.0 3.2 3.4 3.6SUPPLY VOLTAGE (V)
SNR
(dBF
S) A
ND S
FDR
(dBc
)
SFDR
SNR
LOWER LIMIT
UPPER LIMIT
22165 G73SAMPLE RATE (Msps)
I VD
D (m
A)
VDD = 3.465V
VDD = 3.135V
VDD = 3.3V
125
175
225
275
150
200
250
0 40 80 120 160
22165 G74
60
70
80
90
100
110
DUTY CYCLE (%)
SNR
(dBF
S)AN
DSF
DR
(dBc
)
30 40 50 60 70
SFDR DCS ON
SFDR DCS OFF
SNR DCS ON
SNR DCS OFF
60
65
70
75
80
85
90
95
100
105
110
0.5 0.75 1 1.25 1.5 1.75 2ANALOG INPUT COMMON MODE VOLTAGE (V)
SFDR
(dBc
)
70MHz
5MHz
22165 G75
標準的性能特性
17
LTC2216/LTC2215
22165f
LTC2216/LTC2215のシャットダウンからのウェイクアップまたはエンコード・クロック開始後のミッドスケールの設定
LTC2216/LTC2215のシャットダウンからのウェイクアップまたはエンコード・クロック開始後のフルスケールの設定
LTC2216/LTC2215の正規化されたフルスケールと温度、外部リファレンス、5個
LTC2216/LTC2215の入力オフセット電圧と温度、内部リファレンス、5個
LTC2216/LTC2215の正規化されたフルスケールと温度、内部リファレンス、5個
LTC2216/LTC2215の入力オフセット電圧と温度、外部リファレンス、5個
22165 G76
0.995
0.996
0.997
0.998
0.999
1
1.001
1.002
1.003
1.004
1.005
NO
RM
ALIZ
ED F
ULL
SCA
LE
–40 –20 0 20 40 60 80TEMPERATURE (°C)
22165 G77
–5
–4
–3
–2
–1
0
1
2
3
4
5
OFF
SET
VOLT
AGE
(mV)
–40 –20 0 20 40 60 80TEMPERATURE (°C) 22165 G78
0.995
0.996
0.997
0.998
0.999
1
1.001
1.002
1.003
1.004
1.005
NO
RM
ALIZ
ED F
ULL
SCA
LE
–40 –20 0 20 40 60 80TEMPERATURE (°C)
22165 G79
–5
–4
–3
–2
–1
0
1
2
3
4
5
OFF
SET
VOLT
AGE
(mV)
–40 –20 0 20 40 60 80TEMPERATURE (°C)
22165 G80
–0.5
–0.4
–0.3
–0.2
–0.1
0.0
0.1
0.2
0.3
0.4
0.5
FULL
–SCA
LE E
RR
OR
(%)
0 300 600 900 1200 1500TIME AFTER WAKE-UP OR CLOCK START (µs)
CLOCK START
WAKE-UP
22165 G81
–0.5
–0.4
–0.3
–0.2
–0.1
0.0
0.1
0.2
0.3
0.4
0.5
FULL
–SCA
LE E
RR
OR
(%)
CLOCK START
WAKE-UP
TIME AFTER WAKE-UP OR CLOCK START (µs) 0 400 800 1200 1600 2000
標準的性能特性
LTC2216/LTC2215
1822165f
ピン機能
フルレートまたはデマルチプレクスCMOSモードSENSE(ピン1):リファレンス・モードの選択および外部リファレンス入力。内蔵の2.5Vバンドギャップ・リファレンスを選択するには、SENSEをVDDに接続します。2.5Vまたは1.25Vの外部リファレンスを使用することができ、どちらのリファレンス値でも2.75VのフルスケールADCレンジが設定されます。GND(ピン2、4、7、10、11、14、18):ADCの電源グランド。VCM(ピン3):1.575V出力。入力が同相の場合の最適電圧。 少なくとも2.2µFのコンデンサでグランドにバイパスする必要があります。セラミック・チップ・コンデンサを推奨します。VDD(ピン5、6、15、16、17):3.3Vアナログ電源ピン。1µFのセラミック・チップ・コンデンサでGNDにバイパスします。AIN+(ピン8):正の差動アナログ入力。
AIN-(ピン9):負の差動アナログ入力。
ENC+(ピン12):正の差動エンコード入力。サンプリングされたアナログ入力はENC+の立ち上がりエッジで保持されます。6.2kΩの抵抗を介して内部で1.6Vにバイアスされています。出力データはENC+の立ち上がりエッジでラッチすることができます。ENC-(ピン13):負の差動エンコード入力。サンプリングされたアナログ入力はENC-の立ち下がりエッジで保持されます。6.2kΩの抵抗を介して内部で1.6Vにバイアスされています。シングルエンドのエンコード信号の場合は、0.1µFのコンデンサでグランドにバイパスします。SHDN(ピン19):電源シャットダウン・ピン。SHDN = “L”の場合は通常動作になります。SHDN = “H”の場合には、アナログ回路がパワーダウン状態になり、デジタル出力がハイ・インピーダンス状態になります。DITH(ピン20):内部ディザー・イネーブル・ピン。DITH = “L”の場合は、内部ディザーがディスエーブルされます。DITH = “H”の場合には、内部ディザーがイネーブルされます。ディザー動作の詳細については、このデータシートの「内部ディザー」を参照してください。DB0~DB15(ピン21~30、33~38):デジタル出力、Bバス。DB15がMSBです。デマルチプレクス・モードでアクティブになります。フルレートCMOSモードでは、Bバスはハイ・インピーダンス状態になります。OGND(ピン31、50):出力ドライバのグランド。OVDD(ピン32、49):出力ドライバの正電源。1µFのコンデンサでGNDにバイパスしてください。OFB(ピン39):Bバスのオーバーフロー/アンダーフロー・デジタル出力。Bバス上でオーバーフローまたはアンダーフローが生じると、OFBが“H”になります。フルレートCMOSモードではハイ・インピーダンスになります。
CLKOUTB(ピン40):データ有効出力。CLKOUTBは、フルレートCMOSモードではサンプリング・レートで、デマルチプレクス・モードではサンプリング・レートの1/2で切り替わります。CLKOUTBの立ち下がりエッジでデータをラッチします。CLKOUTA(ピン41):反転データ有効出力。CLKOUTAは、フルレートCMOSモードではサンプリング・レートで、デマルチプレクス・モードではサンプリング・レートの1/2で切り替わります。CLKOUTAの立ち上がりエッジでデータをラッチします。DA0~DA15(ピン42~48、51~59):デジタル出力、Aバス。DA15がMSBです。フルレートCMOSモードおよびデマルチプレクス・モードの出力バス。OFA(ピン60):Aバスのオーバーフロー/アンダーフロー・デジタル出力。Aバス上でオーバーフローまたはアンダーフローが生じると、OFAが“H”になります。LVDS(ピン61):データ出力モードの選択ピン。LVDSを0Vに接続すると、フルレートCMOSモードが選択されます。LVDSを1/3VDDに接続すると、デマルチプレクスCMOSモードが選択されます。LVDSを2/3VDDに接続すると、低消費電力LVDSモードが選択されます。LVDSをVDDに接続すると、標準LVDSモードが選択されます。MODE(ピン62):出力のフォーマットとクロック・デューティ・サイクル・スタビライザの選択ピン。MODEを0Vに接続すると、オフセット・バイナリの出力フォーマットが選択され、クロック・デューティ・サイクル・スタビライザがディスエーブルされます。MODEを1/3 VDDに接続すると、オフセット・バイナリの出力フォーマットが選択され、クロック・デューティ・サイクル・スタビライザがイネーブルされます。MODEを2/3VDDに接続すると、2の補数の出力フォーマットが選択され、クロック・デューティ・サイクル・スタビライザがイネーブルされます。MODEをVDDに接続すると、2の補数の出力フォーマットが選択され、クロック・デューティ・サイクル・スタビライザがディスエーブルされます。RAND(ピン63):デジタル出力ランダム化の選択ピン。RANDを“L”にすると通常動作になります。RANDを“H”にすると、D1~D15を選択してD0(LSB)との排他的OR(XOR)演算を行います。出力は、LSBとその他すべてのビットの間で再度XOR演算を行うことによってデコードすることができます。このモードの動作ではデジタル出力の干渉の影響が小さくなります。NC(ピン64):内部で接続されていません。LTC2208とピン互換にするには、このピンは必要に応じてGNDまたはVDDに接続します。それ以外は接続不要です。GND(露出パッド):ADCの電源グランド。パッケージの底面の露出パッドはグランドに半田付けする必要があります。
19
LTC2216/LTC2215
22165f
ピン機能標準または低消費電力LVDSモード
SENSE(ピン1):リファレンス・モードの選択および外部リファレンス入力。内蔵の2.5Vバンドギャップ・リファレンスを選択するには、SENSEをVDDに接続します。2.5Vまたは1.25Vの外部リファレンスを使用することができ、どちらのリファレンス値でも2.75VのフルスケールADCレンジが設定されます。
GND(ピン2、4、7、10、11、14、18):ADCの電源グランド。
VCM(ピン3):1.575V出力。入力が同相の場合の最適電圧。少なくとも2.2µFのコンデンサでグランドにバイパスする必要があります。セラミック・チップ・コンデンサを推奨します。
VDD(ピン5、6、15、16、17):3.3Vアナログ電源ピン。1µFのセラミック・チップ・コンデンサでGNDにバイパスします。
AIN+(ピン8):正の差動アナログ入力。
AIN-(ピン9):負の差動アナログ入力。
ENC+(ピン12):正の差動エンコード入力。サンプリングされたアナログ入力はENC+の立ち上がりエッジで保持されます。6.2kΩの抵抗を介して内部で1.6Vにバイアスされています。出力データはENC+の立ち上がりエッジでラッチすることができます。
ENC-(ピン13):負の差動エンコード入力。サンプリングされたアナログ入力はENC-の立ち下がりエッジで保持されます。6.2kΩの抵抗を介して内部で1.6Vにバイアスされています。シングルエンドのエンコード信号の場合は、0.1µFのコンデンサでグランドにバイパスします。
SHDN(ピン19):電源シャットダウン・ピン。SHDN = “L”の場合は通常動作になります。SHDN = “H”の場合には、アナログ回路がパワーダウン状態になり、デジタル出力がハイ・インピーダンス状態に設定されます。
DITH(ピン20):内部ディザー・イネーブル・ピン。DITH =
“L”の場合は、内部ディザーがディスエーブルされます。DITH = “H”の場合には、内部ディザーがイネーブルされます。ディザー動作の詳細については、このデータシートの「内部ディザー」を参照してください。
D0-/D0+~D15-/D15+(ピン21~30、33~38、41~48、51~58):LVDSデジタル出力。すべてのLVDS出力にはLVDS
レシーバに差動100Ω終端抵抗が必要です。D15+/D15-がMSBです。
OGND(ピン31、50):出力ドライバのグランド。
OVDD(ピン32、49):出力ドライバの正電源。0.1µFのコンデンサでGNDにバイパスしてください。
CLKOUT-/CLKOUT+(ピン39、40):LVDSデータ有効出力。CLKOUT+の立ち上りエッジ(CLKOUT-の立ち下りエッジ)でデータをラッチします。
OF-/OF+(ピン59、60):オーバーフローまたはアンダーフローが生じると、オーバーフロー/アンダーフロー・デジタル出力OFが“H”になります。
LVDS(ピン61):データ出力モードの選択ピン。LVDSを0V
に接続すると、フルレートCMOSモードが選択されます。LVDSを1/3VDDに接続すると、デマルチプレクスCMOS
モードが選択されます。LVDSを2/3VDDに接続すると、低消費電力LVDSモードが選択されます。LVDSをVDDに接続すると、標準LVDSモードが選択されます。
MODE(ピン62):出力のフォーマットとクロック・デューティ・サイクル・スタビライザの選択ピン。MODEを0Vに接続すると、オフセット・バイナリの出力フォーマットが選択され、クロック・デューティ・サイクル・スタビライザがディスエーブルされます。MODEを1/3 VDDに接続すると、オフセット・バイナリの出力フォーマットが選択され、クロック・デューティ・サイクル・スタビライザがイネーブルされます。MODEを2/3VDDに接続すると、2の補数の出力フォーマットが選択され、クロック・デューティ・サイクル・スタビライザがイネーブルされます。MODEをVDDに接続すると、2の補数の出力フォーマットが選択され、クロック・デューティ・サイクル・スタビライザがディスエーブルされます。
RAND(ピン63):デジタル出力ランダム化の選択ピン。RANDを“L”にすると通常動作になります。RANDを“H”にすると、D1~D15を選択してD0(LSB)との排他的OR
(XOR)演算を行います。出力は、LSBとその他すべてのビットの間で再度XOR演算を行うことによってデコードすることができます。このモードの動作ではデジタル出力の干渉の影響が小さくなります。
NC(ピン64):内部で接続されていません。LTC2208とピン互換にするには、このピンは必要に応じてGNDまたはVDDに接続します。それ以外は接続不要です。
GND(露出パッド、ピン65):ADCの電源グランド。パッケージの底面の露出パッドはグランドに半田付けする必要があります。
LTC2216/LTC2215
2022165f
ADC CLOCKS
DIFFERENTIALINPUT
LOW JITTERCLOCKDRIVER
DITHERSIGNAL
GENERATOR
FIRST PIPELINEDADC STAGE
FIFTH PIPELINEDADC STAGE
FOURTH PIPELINEDADC STAGE
SECOND PIPELINEDADC STAGE
ENC+ ENC–
CORRECTION LOGICAND
SHIFT REGISTER
DITHM0DEOGND
CLKOUT+CLKOUT–OF+
OF–
D15+
D15–
OVDD
D0+
D0–
22165 F01
INPUTS/HAIN
–
AIN+
THIRD PIPELINEDADC STAGE
OUTPUTDRIVERS
CONTROLLOGIC
SHDN RAND LVDS
•••
VDD
GND
PGA
SENSE
VCMBUFFER
ADCREFERENCE
VOLTAGEREFERENCE
RANGESELECT
図1. 機能ブロック図
ブロック図
21
LTC2216/LTC2215
22165f
動作
ダイナミック特性
SN+歪みの比SN+歪みの比[S/(N+D)]は、ADC出力での基本入力周波数のRMS振幅と他のすべての周波数成分のRMS振幅の比です。出力は、DCからサンプリング周波数の1/2(ナイキスト周波数)までの周波数に帯域制限されます。
SN比SN比(SNR)は基本入力周波数のRMS振幅と、最初の5つの高調波を除く他のすべての周波数成分のRMS振幅の比です。
全高調波歪み全高調波歪みは、入力信号のすべての高調波のRMS値の合計と基本波のRMS値の比です。帯域外高調波は、DCからサンプリング周波数の1/2(ナイキスト周波数)までの周波数帯域に制限されます。THDは次式で表されます。
THD Log V V V V VN20 22
32
42 2
1... /
ここで、V1は基本周波数のRMS振幅であり、V2からVNは2
次高調波からN次高調波までの振幅です。
混変調歪みADCの入力信号が複数のスペクトル成分から構成される場合、ADCの伝達関数の非直線性によって、THDに加えて混変調歪み(IMD)が生じる可能性があります。IMDは、周波数が異なる別の正弦波入力が現れたときに、ある正弦波入力に生じる変化です。
周波数がfaとfbの2つの純粋な正弦波がADCの入力に供給されると、ADCの伝達関数の非直線性によってmfa ±
nfbの和と差の周波数で歪み積を生じる可能性があります。ここで、mとnは0、1、2、3などです。たとえば、3次のIMD項には(2fa+fb)、(fa+2fb)、(2fa-fb)、(fa-2fb)が含まれます。3次のIMDは、最大の3次IMD積のRMS値に対する、いずれかの入力トーンのRMS値の比として定義されます。
スプリアスフリー・ダイナミックレンジ(SFDR)ピーク・スプリアス・スペクトル成分のRMS値に対するRMS入力信号振幅の比率をdBcで表した値です。SFDRはフルスケールに対する相対値として計算することも可能で、この場合にはdBFSで表されます。
フルパワー帯域幅フルパワー帯域幅は、再構成された基本波の振幅がフルスケール入力信号から3dBだけ減少する入力周波数です。
アパーチャ遅延時間ENC+が立ち上がってENC-に等しくなった時点から、入力信号がサンプル・ホールド回路によって保持される瞬間までの時間です。
アパーチャ遅延ジッタ変換ごとのアパーチャ遅延時間の変動。このランダムな変動によって、AC入力のサンプリング時にノイズが生じます。ジッタのみによるSNRは次のようになります。
SNRJITTER = –20log (2π • fIN • tJITTER)
この式は、任意の振幅でのジッタのみによるSNRをdBcで表したものです。
LTC2216/LTC2215
2222165f
図2. 等価入力回路
VDD
LTC2216/LTC2215
AIN+
22165 F02
VDD
AIN–
ENC–
ENC+
1.6V
6k
VDD
1.6V
6k
RPARASITIC3Ω
CSAMPLE7.3pF
CSAMPLE7.3pF
CPARASITIC1.8pF
CPARASITIC1.8pF
RPARASITIC3Ω
RON20Ω
RON20Ω
アプリケーション情報
コンバータの動作LTC2216/LTC2215は、低ノイズのフロントエンドをもつCMOSのパイプライン多段コンバータです。図1に示すように、このコンバータはパイプライン構成の5個のADC段を備えており、サンプリングされたアナログ入力は7サイクル後にデジタル化されます(「タイミング図」を参照)。同相ノイズ耐性を改善して入力範囲を最大限にするため、アナログ入力は差動です。さらに、差動入力ドライブによってサンプル・ホールド回路の偶数次高調波が減少します。同相ノイズ耐性を改善するため、エンコード入力も差動です。
LTC2216/LTC2215は差動のENC+/ENC-入力ピンの状態で決定される2つのフェーズで動作します。簡略のため、ここの説明では、ENC+がENC-より大きいときENCが“H”であるとし、ENC+がENC-より小さいときENCが“L”であるとします。
図1に示すパイプライン構成の各段は、ADC、再構成DAC、段間アンプなどを備えています。動作時、ADCは段への入力を量子化し、量子化された値はDACによって入力から差し引かれ、差分を生じます。この差分は、差分アンプによって増幅されて出力されます。奇数段が差分を出力しているとき偶数段がその差分を取得するように、またその逆になるように、後に続く段は位相がずれて動作します。
ENCが“L”のとき、アナログ入力は、ブロック図に示す「入力S/H」内部の入力サンプル・ホールド・コンデンサに差動で直接サンプリングされます。ENCが“L”から“H”に遷移する瞬間、サンプル・コンデンサの電圧が保持されます。ENCが“H”の間、保持された入力電圧はS/Hアンプによってバッファされます。このS/Hアンプによってパイプライン構成の最初のADC段がドライブされます。最初の段はENCの“H”フェーズの間にS/Hアンプの出力を取得します。ENCが“L”に戻ると、最初の段はその差分を出力し、この差分が2番目の段によって取得されます。同時に、入力のS/Hは再度アナログ入力を取得します。ENCが“H”になると、2番目の段はその差分を出力し、この差分が3番目の段によって取得されます。同様の過程が3番目と4番目の段で繰り返され、4番目の段の差分は最終評価のために5
番目の段に送られます。
最初の段に続く各ADC段には、フラッシュ誤差とアンプのオフセット誤差を調整するための追加範囲がありま
す。ADCの全段からの結果は、出力バッファに送る前にそれらの結果を補正ロジックで適切に結合できるように、デジタル動作で遅延させます。
サンプル/ホールド動作と入力ドライブ
サンプル/ホールド動作LTC2216/LTC2215のCMOS差動サンプル・ホールドの等価回路を図2に示します。差動アナログ入力は、NMOSトランジスタを介してサンプリング・コンデンサ(CSAMPLE)に直接サンプリングされます。各入力に接続されているコンデンサ(CPARASITIC)は、各入力に関係する他のすべての容量の和です。
ENCが“L”のとき、サンプル・フェーズの間にNMOSトランジスタはアナログ入力をサンプリング・コンデンサに接続して差動入力電圧まで充電し、さらにこの電圧を追尾します。ENCが“L”から“H”に遷移するとき、サンプリングされた入力電圧はサンプリング・コンデンサに保持されます。ENCが“H”のとき、ホールド・フェーズの間にサンプリング・コンデンサは入力から切り離され、保持された電圧はADCコアに渡されて処理されます。ENCが“H”から“L”に遷移すると、入力はサンプリング・コンデンサに再度接続され、新しいサンプルを収集します。
23
LTC2216/LTC2215
22165f
図3. トランスを使用したシングルエンドから差動への変換。5MHz~100MHzの入力周波数に対して推奨
35Ω
5Ω
35Ω
10Ω
10Ω
5Ω
5Ω
0.1µF
AIN+
AIN–
8.2pF
2.2µF
8.2pF
8.2pF
VCM
T1
T1 = MA/COM ETC1-1TRESISTORS, CAPACITORSARE 0402 PACKAGE SIZEEXCEPT 2.2µF
22165 F03
LTC2216/LTC2215
アプリケーション情報サンプリング・コンデンサには直前のサンプルがまだ保持されているので、サンプル間の電圧変化に比例した充電グリッチがこのときに見られます。直前のサンプルと新しいサンプル間の変化が小さいと、入力に見られる充電グリッチは小さくなります。ナイキスト周波数の近くの入力周波数で見られる変化のように入力の変化が大きければ、さらに大きな充電グリッチが見られます。
同相バイアス規定性能を実現するには、ADCのサンプル・ホールド回路を差動ドライブにする必要があります。2.75Vレンジでは、各入力には1.575Vの同相電圧を中心とした±0.6875V
の振幅が必要です。VCM出力ピン(ピン3)は、同相バイアス・レベルが得られるように設計されています。VCMは、トランスのセンタータップに直接接続してDC入力レベルを設定するか、またはオペアンプの差動ドライバ回路へのリファレンス・レベルとして設定することができます。VCMピンは、2.2µF以上のコンデンサを使用してADC
の近くのグランドにバイパスする必要があります。
入力ドライブ・インピーダンスすべての高性能高速A D Cの場合と同様、LT C 2 2 1 6 /
LTC2215のダイナミック性能は入力ドライブ回路の(特に2次と3次の高調波の)影響を受けることがあります。ソース・インピーダンスと入力リアクタンスはSFDRに影響を与えることがあります。サンプル・ホールド回路は、ENCの立ち下がりエッジでサンプリング・コンデンサを入力ピンに接続してサンプリング期間を開始します。サンプリング期間はENCの立ち上がり時に終了し、サンプリングされた入力をサンプリング・コンデンサに保持します。入力回路は、理想的にはサンプリング期間1/(2 •
fENCODE)の間、サンプリング・コンデンサを完全に充電するのに十分なだけ高速である必要があります。ただし、これが常に可能だとは限らず、不完全なセトリングのためにSFDRが低下することがあります。不完全なセトリングの影響を最小限に抑えるため、サンプリング・グリッチができるだけリニアになるように設計されています。
最高の性能を得るためには、各入力のソース・インピーダンスを100Ω以下にすることを推奨します。差動入力では、ソース・インピーダンスが整合している必要があります。よく整合していないと、偶数次高調波(特に2次高調波)が大きくなります。
入力ドライブ回路
入力フィルタリングADCの入力の1次RCローパス・フィルタは、入力回路からのノイズを制限し、ADCのS/Hのスイッチングから絶縁するという、2つの機能を果たすことができます。LTC2216/LTC2215は、DCから400MHzまでの非常に広い帯域のS/H回路を備えています。このデバイスは広範囲のアプリケーションに使用することができるので、1つのRCフィルタだけを推奨することはできません。
図3と図4に、入力周波数の2つの範囲の入力RCフィルタリングの2つの例を示します。一般に、許容できるだけコンデンサの容量を大きくするのが望ましいと言えます。これは、デジタル回路から結合されるノイズとともに、ランダム・ノイズを抑えるのに役立ちます。LTC2216/
LTC2215はデータシートの仕様を実現するのに入力フィルタを必要とはしませんが、フィルタリングが無いと、入力ドライブ回路に対するノイズ要件が厳しくなります。
トランス結合回路2次側にセンタータップを備えたRFトランスによってドライブされるLTC2216/LTC2215を図3に示します。2次側センタータップはVCMでDCバイアスされており、ADCの入力信号を最適DCレベルに設定します。図3は巻数比が1:1のトランスを示します。他の巻数比を使用することもできますが、巻数比が増加するに従って、ADCから見たインピーダンスも増加します。ソース・インピーダンスが50Ωを超えると、入力帯域幅が減少し、高周波数の歪みが増加することがあります。
LTC2216/LTC2215
2422165f
図5. 差動アンプを使用したDC結合入力
0.1µF
AIN+
AIN–
4.7pF
2.2µF
4.7pF
4.7pF
VCM
ANALOGINPUT
0.1µF
0.1µF5Ω
25Ω
5Ω
25Ω 5Ω
10Ω
10Ω
T11:1
T1 = MA/COM ETC1-1-13RESISTORS, CAPACITORS ARE 0402 PACKAGE SIZEEXCEPT 2.2µF
22165 F04
LTC2216/LTC2215
図4. 伝送ライン・バラン・トランスの使用。100MHz~250MHzの入力周波数に対して推奨
– –
+ +
AIN+
AIN–
2.2µF
12pF
12pF
VCM
ANALOGINPUT
22165 F05
CM
AMPLIFIER = LTC6600-20, LTC1993, ETC.
HIGH SPEEDDIFFERENTIAL
AMPLIFIER 25Ω
25Ω
LTC2216/LTC2215
PGA
1.575V
SENSE
VCMBUFFER
INTERNALADC
REFERENCE
RANGESELECT
AND GAINCONTROL
2.5VBANDGAP
REFERENCE
2.2µF
TIE TO VDD TO USE INTERNAL 2.5V
REFERENCE OR INPUT AN
EXTERNAL 2.5V REFERENCE
OR INPUT ANEXTERNAL 1.25V
REFERENCE
22165 F06
図6. リファレンス回路
アプリケーション情報トランスを使用する場合の不利な点は低周波数応答の低下です。ほとんどの小型RFトランスは、1MHzより低い周波数での性能が良くありません。
センタータップ付きトランスは2次側のDCバイアスの手段として便利ですが、高い入力周波数ではバランスが悪くなることが多く、大きな2次高調波を生じます。
伝送ライン・バラン・トランスを使用したトランス結合を図4に示します。このタイプのトランスの高周波応答とバランスは、センタータップ付き磁束結合型トランスよりもはるかに優れています。カップリング・コンデンサをグランドと入力の1次側端子に追加することによって、2次側端子を1.575Vにバイアスすることができます。
直接結合回路差動アンプを使用してシングルエンド入力信号を差動入力信号に変換する例を図5に示します。この方法の利点は低い周波数の入力応答が確保できることです。ただし、どのようなオペアンプや閉ループ・アンプであっても利得帯域幅が制限されているので、高い入力周波数ではADC
のSFDRが低下します。さらに、広帯域のオペアンプや差動アンプはノイズが大きくなる傾向があります。その結果、ADCの入力の前でノイズ帯域幅を制限しない限り、SNRが低下します。
リファレンスの動作2.5Vのバンドギャップ・リファレンス、利得をプログラマブル・ゲイン・アンプ(PGA)および制御回路で構成されるLTC2216/LTC2215のリファレンス回路を図6に示します。LTC2216/LTC2215のリファレンス動作には、内部リファレンス、1.25Vの外部リファレンス、2.5Vの外部リファレンスの3つのモードがあります。内部リファレンスを使用するには、SENSEピンをVDDに接続します。外部リファレンスを使用するには、1.25Vまたは2.5Vのリファレンス電圧をSENSE入力ピンに印加するだけです。SENSEに1.25V
または2.5Vを印加すると、どちらの場合も2.75VP-Pのフルスケール・レンジになります。1.575Vの出力VCMが入力ドライブ回路の同相バイアス用に生成されます。VCM出力には外付けのバイパス・コンデンサが必要です。このコンデンサは、内部回路と外部回路のための、グランドへの高周波で低インピーダンスの経路として機能します。これはリファレンスの補償コンデンサとしても機能します。このコンデンサがないとリファレンスは安定しません。安定させるために必要な最小値は2.2µFです。
25
LTC2216/LTC2215
22165f
図7. 2.5Vの外部リファレンスを使用した2.75VレンジのADC
VCM
SENSE
1.575V
3.3V
2.2µF
2.2µF1µF
22165 F07
LTC1461-2.52 6
4
LTC2216/LTC2215
図8. エンコード入力の等価回路
LTC2216/LTC2215
22165 F08
ENC–
ENC+
1.6V
1.6V
6k
6k
TO INTERNALADC CLOCK
DRIVERS
VDD
VDD
VDD
図9. バランでドライブされるエンコード
50Ω100Ω
8.2pF
0.1µF
0.1µF
0.1µF
T1
T1 = MA/COM ETC1-1-13RESISTORS AND CAPACITORSARE 0402 PACKAGE SIZE
50Ω
22165 F09
ENC–
ENC+
LTC2216/LTC2215
アプリケーション情報内蔵の利得をプログラマブル・ゲイン・アンプ(PGA)は、ADCの内部リファレンス電圧を生成します。このアンプのセトリング要件は非常に厳しく、外部での用途に使用することはできません。
SENSEピンは、公称2.5Vまたは1.25Vの外部リファレンス入力の±5%でドライブすることができます。この調整範囲を使用して、ADCの利得誤差や他のシステム利得誤差を調整することができます。内部リファレンスを選択する場合には、SENSEピンをできるだけコンバータの近くでVDDに接続します。SENSEピンを外部からドライブする場合、1µFのセラミック・コンデンサを使用してデバイスのできるだけ近くでグランドにバイパスする必要があります。
エンコード入力のドライブLTC2216/LTC2215のノイズ特性は、アナログ入力に左右されるのと同程度にエンコード信号の質に左右される可能性があります。エンコード入力は、主に同相ノイズ源に対して耐性を持たせることを目的として、差動でドライブするようにしています。各入力は6kの抵抗を介して1.6Vにバイアスされています。このバイアス抵抗はトランス結合のドライブ回路のDC動作点を設定し、シングルエンドのドライブ回路のロジック・スレッショルドを設定することができます。
エンコード信号に含まれるあらゆるノイズは新たなアパーチャ・ジッタを生じ、このジッタは本来のADCアパーチャ・ジッタにRMSとして加算されます。
ジッタが重要な問題となる(高入力周波数)アプリケーションでは、以下の事項を考慮する必要があります。
1. 差動ドライブを使用します。
2. できるだけ大きな振幅を使用します。トランス結合を使用する場合には、巻数比を大きくして振幅を大きくします。
3. 固定周波数の正弦波信号でADCをクロック駆動する場合、エンコード信号にフィルタをかけて広帯域ノイズを減らします。
4. 両方のエンコード入力で容量と直列抵抗値のバランスをとり、どの結合ノイズも同相ノイズとして両方の入力に現われるようにします。
エンコード入力の同相範囲は1.2V~VDDです。シングルエンドのドライブの場合、各入力はグランド~VDDの範囲でドライブすることができます。
LTC2216/LTC2215
2622165f
22165 F11
ENC–
ENC+
3.3V
3.3V
D0
Q0
Q0
MC100LVELT22 130Ω 130Ω
83Ω 83Ω
LTC2216/LTC2215
図11. CMOSからPECLへの変換器を使用したENCドライブ
図10. シングルエンドのENCドライブ(低ジッタには推奨できない)
22165 F10
ENC–1.6V
VTHRESHOLD = 1.6VENC+
0.1µF
LTC2216/LTC2215
アプリケーション情報
最大エンコード・レートと最小エンコード・レートLTC2216の最大エンコード・レートは80Mspsであり、LTC2215の最大エンコード・レートは65Mspsです。ADC
を適正に動作させるには、エンコード信号のデューティ・サイクルが50%(±5%)である必要があります。LTC2216
の内部回路に十分なセトリング時間を確保して適正に動作させるには、各半サイクルは少なくとも5.94ns必要です。LTC2215では、各半サイクルは少なくとも7.31ns必要です。正確な50%のデューティ・サイクルを容易に実現するには、トランスを使用した、あるいはPECLやLVDSなどの対称型差動ロジックを使用した差動正弦波ドライブを使用します。立ち上がり時間と立ち下がり時間が非対称なシングルエンドのENCODE信号を使用する場合には、50%から大きく外れたデューティ・サイクルになることがあります。
入力クロックのデューティ・サイクルが50%でない場合、オプションのクロック・デューティ・サイクル・スタビライザ回路を使用することができます。この回路はENCピンの立ち上がりエッジを使用して、アナログ入力をサンプリングします。ENCの立ち下がりエッジは無視され、フェーズロック・ループによって内部で立ち下がりエッジが生成されます。入力クロックのデューティ・サイクルは30%~70%の範囲で変動することがありますが、クロック・デューティ・サイクル・スタビライザは内部デューティ・サイクルを50%に保ちます。クロックが長時間オフすると、デューティ・サイクル・スタビライザ回路のPLL
が入力クロックにロックするのに100クロック・サイクルを必要とします。クロック・デューティ・サイクル・スタビライザを使用するには、外付け抵抗を使用してMODEピンを1/3VDDまたは2/3VDDに接続する必要があります。
LTC2216/LTC2215のサンプリング・レートの下限は、サンプル・ホールド回路に影響する垂下によって決まります。このADCのパイプライン構成のアーキテクチャでは、アナログ信号を小さな値のコンデンサに保存することが基本です。接合部のリーク電流によってコンデンサを放電します。LTC2215とLTC2216の規定最小動作周波数はどちらも1Mspsです。
デジタル出力
デジタル出力モードLTC2216/LTC2215は、標準LVDS、低消費電力LVDS、フルレートCMOS、デマルチプレクスCMOSの4種類のデジタル出力モードで動作することができます。LVDSピンによって動作モードが選択されます。このピンには、0、1/3VDD、2/3VDD、VDDを基準値とする4つのロジック入力レベルがあります。1/3VDDおよび2/3VDDのロジック・レベルは、外付け抵抗分割器を使用して設定することができます。LVDSピンのロジック状態を表1に示します。
表1. LVDSピンの機能LVDS DIGITAL OUTPUT MODE
0V(GND) Full-Rate CMOS
1/3VDD Demultiplexed CMOS
2/3VDD Low Power LVDS
VDD LVDS
デジタル出力バッファ(CMOSモード)フルレートまたはデマルチプレクスCMOSモードでの1
個の出力バッファの等価回路を図11に示します。各バッファはOVDDとOGNDから電力供給され、ADCの電源とグランドから絶縁されています。出力ドライバにNチャネル・トランジスタが追加されているので、低い電圧まで動作可能です。出力に直列接続された内部抵抗により、外部回路から見た出力が50Ωになるので、外付けの減衰抵抗は不要になります。
すべての高速/高分解能コンバータの場合と同様、デジタル出力負荷が性能に影響を与えることがあります。デジタル出力と敏感な入力回路の間に生じる恐れのある相互反応を抑えるため、LTC2216/LTC2215のデジタル出力は最小限の容量性負荷をドライブするようにします。
27
LTC2216/LTC2215
22165f
22165 F12
OVDD
VDD VDD
0.1µF
TYPICALDATAOUTPUT
OGND
OVDD 0.5V TO 3.6V
PREDRIVERLOGIC
DATAFROM
LATCH
43Ω
LTC2216/LTC2215
図12. デジタル出力バッファの等価回路
22165 F13
3.5mA
1.20V
LVDSRECEIVER
OGND
10k 10k
VDDVDD
0.1µF
OVDD3.3V
PREDRIVERLOGIC
DATAFROM
LATCH
+–
OVDD
OVDD
43Ω
43Ω
100Ω
LTC2216/LTC2215
図13. LVDSモードの等価出力バッファ
アプリケーション情報出力は、ALVCH16373 CMOSラッチなどのデバイスを使用してバッファする必要があります。全速動作では、容量性負荷を10pF未満に保つ必要があります。出力に直列に抵抗を接続することができますが、ADCには43Ωの直列抵抗が内蔵されているのでその必要はありません。
OVDD電圧を低くすることも、デジタル出力からの干渉を減らすのに役立ちます。
デジタル出力バッファ(LVDSモード)LVDS出力ペアの等価回路を図13に示します。3.5mAの電流がOUT+からOUT-へ、またはその逆方向へ流れ、LVDS
レシーバの100Ω終端抵抗の両端に±350mVの差動電圧が生成されます。帰還ループが同相出力電圧を1.20Vに調整します。適正に動作させるには、たとえ(OF+/OF-やCLKOUT+/CLKOUT-などの)信号が使用されていなく
ても、LVDSの各出力ペアを外付けの100Ω終端抵抗で終端する必要があります。ノイズを最小限に抑えるため、各LVDS出力ペアのPCボードのトレースは互いに近づけて配線します。クロックのスキューを最小限に抑えるため、すべてのLVDSのPCボードのトレースをほぼ同じ長さにします。
低消費電力LVDSモードでは差動出力間に1.75mAの電流が流れることにより、LVDSレシーバの100Ω終端抵抗に±175mVの電圧が生じます。出力同相電圧は1.20Vで、標準LVDSモードと同じです。
データ・フォーマットLTC2216/LTC2215のパラレル・デジタル出力は、オフセット・バイナリ形式または2の補数形式を選択できます。フォーマットはMODEピンを使用して選択します。このピンには、0、1/3VDD、2/3VDD、VDDを基準値とする4つのロジック入力レベルがあります。1/3VDDおよび2/3VDDのロジック・レベルは、外付け抵抗分割器を使用して設定することができます。MODEピンのロジック状態を表2に示します。
表 2. MODEピンの機能 MODE
OUTPUT FORMAT
CLOCK DUTY CYCLE STABILIZER
0V(GND) Offset Binary Off
1/3VDD Offset Binary On
2/3VDD 2’s Complement On
VDD 2’s Complement Off
LTC2216/LTC2215
2822165f
図14. デジタル出力ランダマイザの等価機能回路
•••
CLKOUT
OF
D15 D0
D14 D0
D2 D0
D1 D0
D0D0
D1
RAND = HIGH,SCRAMBLE
ENABLED
D2
D14
D15
OF
CLKOUT
RAND
22165 F14
LTC2216/LTC2215
アプリケーション情報
オーバーフロー・ビットオーバーフロー出力ビット(OF)は、コンバータがオーバーレンジまたはアンダーレンジになっていることを示します。CMOSモードでは、OFAピンがロジック“H”になると、Aデータ・バスがオーバーフローまたはアンダーフローになっていることを示し、OFBピンがロジック“H”になると、Bデータ・バスがオーバーフローになっていることを示します。LVDSモードでは、OF+/OF-ピンが差動ロジック“H”になると、オーバーフローまたはアンダーフローになっていることを示します。
出力クロックADCには、エンコード入力を遅延させた信号が備わっており、デジタル出力CLKOUTとして使用可能です。このCLKOUTピンを使用して、コンバータのデータをデジタル・システムに同期させることができます。これは正弦波のエンコードを使用しているときに必要です。どちらのCMOSモードでも、CLKOUTAの立ち下がり時とCLKOUTBの立ち上がり時にAバスのデータが更新されます。デマルチプレクスCMOSモードでは、CLKOUTA
の立ち下がり時とCLKOUTBの立ち上がり時にBバスのデータが更新されます。
フルレートCMOSモードではAデータ・バスだけがアクティブで、CLKOUTAの立ち上がりエッジまたはCLKOUTBの立ち下がりエッジでデータをラッチすることができます。
デマルチプレクスCMOSモードでは、エンコード信号の1/2の周波数でCLKOUTAとCLKOUTBが切り替わります。AバスとBバスのどちらも、CLKOUTAの立ち上がりエッジまたはCLKOUTBの立ち下がりエッジでラッチすることができます。
デジタル出力ランダマイザADCのデジタル出力からの干渉は避けられないことがあります。デジタル出力からの干渉は、容量性や誘導性の結合またはグランド・プレーンを介した結合から生じる可能性があります。結合要素がわずかであっても、ADCの出力スペクトルに識別可能な不要トーンが生じることがあります。デジタル出力がデバイスから送出される前にデジタル出力をランダム化することにより、これらの不要トーンをランダム化し、ノイズフロアのわずかな増加と引き換えに不要トーンの振幅を大幅に減少させることができます。
デジタル出力は、排他的ORロジック演算をLSBと他の全てのデータ出力ビットとの間で行うことによって「ランダム化」されます。デコードするには逆の操作を行います。つまり、排他的OR演算をLSBと他の全てのビットとの間で行います。LSB、OF、CLKOUTの各出力は影響を受けません。出力ランダマイザ機能は、RANDピンが“H”になるとアクティブになります。
出力ドライバの電源出力専用の電源ピンとグランド・ピンが備わっているので、出力ドライバをアナログ回路から絶縁することができます。デジタル出力バッファの電源OVDDは、ドライブされるロジックと同じ電源に接続する必要があります。たとえば、1.8V電源から電力供給されるDSPをコンバータがドライブしている場合、OVDDは同じ1.8V電源に接続します。CMOS出力モードでは、OVDDに3.6Vまでの任意のロジック電圧で電力供給することができます。OGNDにはグランドから1Vまでの任意の電圧で電力供給することができますが、OVDDより低くなければなりません。ロジック出力はOGNDとOVDDの間で振幅します。LVDSモードでは、OVDDは3.3V電源に接続し、OGNDはGNDに接続します。
29
LTC2216/LTC2215
22165f
図15. スクランブルされたデジタル出力のデスクランブル
•••
D1
D0
D2
D14
D15
PC BOARD
FPGACLKOUT
OF
D15 D0
D14 D0
D2 D0
D1 D0
D0
22165 F15
LTC2216/LTC2215
図16. 内部ディザー回路の等価機能ブロック図
+ –
AIN–
AIN+
S/HAMP
DIGITALSUMMATION
OUTPUTDRIVERS
MULTIBIT DEEP PSEUDO-RANDOM
NUMBERGENERATOR
16-BITPIPELINEDADC CORE
PRECISIONDAC
CLOCK/DUTYCYCLE
CONTROL
CLKOUTOF
D15•••
D0
ENC
DITHER ENABLEHIGH = DITHER ONLOW = DITHER OFF
DITHENC
ANALOGINPUT
22165 F16
LTC2216/LTC2215
アプリケーション情報
内部ディザーLTC2216/LTC2215は伝達関数が非常にリニアな16ビットADCですが、低い入力レベルでは、伝達関数がわずかに不完全になっても不要なトーンが生じます。伝達関数の小さな誤差は通常、ADCの素子の不整合によって生じます。オプションの内部ディザー・モードをイネーブルし、ADC
の伝達曲線の入力位置をランダム化することができるので、低信号レベルでのSFDRが改善されます。
図16に示すように、サンプル・ホールド・アンプの出力はディザーDACの出力に加算されます。ディザーDACは長いシーケンスの擬似乱数発生器によってドライブされ、ディザーDACに供給される乱数はADCの結果からも差し引かれます。ディザーDACがADCに対して精密に調整されていると、ディザー信号が出力に現れることはほとんどありません。漏れ出るディザー信号は白色ノイズとして現れます。ディザーDACは、入力が適正に終端されている場合にディザーをオフしたときのノイズフロアに比べて、ADCのノイズフロアの増加が0.5dBより小さくなるように調整されています(デモ・ボードの回路のDC996B
を参照)。
LTC2216/LTC2215
3022165f
アプリケーション情報
接地とバイパスLTC2216/LTC2215にはクリーンな切れ目のないグランド・プレーンを備えたPCボードが必要です。内部グランド・プレーンを備えた多層基板を推奨します。LTC2216/
LTC2215のピン配置はフロースルー・レイアウトに最適化されているので、入力とデジタル出力の間の干渉が最小限に抑えられています。PCボードのレイアウトでは、デジタル信号ラインとアナログ信号ラインをできるだけ離すようにします。特に、アナログ信号トラックの横やADCの下にデジタル・トラックを通さないように注意する必要があります。
VDD、VCM、OVDDの各ピンには、高品質のセラミック・バイパス・コンデンサを使用します。バイパス・コンデンサは、できるだけピンの近くに配置する必要があります。ピンとバイパス・コンデンサを接続するトレースは短くし、できるだけ幅を広くする必要があります。
LTC2216/LTC2215の差動入力は互いに並行にし、できるだけ近づけて配置します。入力トレースはできるだけ短くして容量を最小限に抑え、ノイズを拾わないようにします。
熱伝達LTC2216/LTC2215が発生する熱の大部分は、ダイから底面の露出パッドを通って伝わります。優れた電気的特性と熱特性を得るためには、露出パッドをPCボードの大きな接地されたパッドに半田付けする必要があります。露出パッドと全てのグランド・ピンを面積が十分大きなグランド・プレーンにできるだけ多くのビアを使用して接続することが重要です。
31
LTC2216/LTC2215
22165f
第1層、部品面 第2層、GNDプレーン
アプリケーション情報
LTC2216/LTC2215
3222165f
第3層、GND 第4層、GND
アプリケーション情報
33
LTC2216/LTC2215
22165f
第5層、GND 第6層、底面
アプリケーション情報
LTC2216/LTC2215
3422165f
1225264748
12
233637
VC1VC2VC3VC4VC5
VE1VE2VE3VE4VE5
U3FI
N110
8
3.3V
EN12
EN34
EN58
EN78
EN I1N
I1P
I2N
I2P
I3N
I3P
I4N
I4P
I5N
I5P
I6N
I6P
I7N
I7P
I8N
I8P
O1N
O1P
O2N
O2P
O3N
O3P
O4N
O4P
O5N
O5P
O6N
O6P
O7N
O7P
O8N
O8P
3 22 27 46 13 4 5 6 7 8 9 10 11 14 15 16 17 18 19 20 21
2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 32 34 36 38 40 42 44 46 48 50 52 54
1 3 5 7 9 11 13 15 17 19 21 23 25 27 29 31 33 35 37 39 41 43 45 47 49 51 53
56 58 60 62 64 66 68 70 72 74 76 78 80 82 84 86 88 90 92 94 96 98 100
55 57 59 61 63 65 67 69 71 73 75 77 79 81 83 85 87 89 91 93 95 97 99
3 22 27 46 13 4 5 6 7 8 9 10 11 14 15 16 17 18 19 20 21
U2LT
C221
6IUP
/LTC
2215
IUP
SENS
E
GND2
VCM
GND
VDD5
VDD6
GND7
AINP
AINN
GND1
0
GND1
1
ENCP
ENCN
GND1
4
VDD1
5
VDD1
6
D11+
D11–
D10+
D10– D9
+
D9–
D8+
D8–
CLKC
OUT+
CLKO
UT–
D7+
D7–
D8+
D8–
D5+
D5–
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16
48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33
NC
RAND
MODE
LVDS
OF+
OF–
D15+
D15–
D14+
D14–
D13+
D13–
D12+
D12–
OGND50
OVDD49
17
18
19
20
21
22
23
24
25
26
27
27
29
30
31
32
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
VDD17
GND18
SHDN
DITH
D0–
D0+
D1–
D1+
D2–
D2+
D3–
D3+
D4–
D4+
OGND31
OVDD32
1 2 3 4
8 7 6 5
U5FI
N110
1K8X
C15
0.1µ
F
R41
100Ω
RIN–
GND
EN GND
RIN+ VC
C
DOUT
+
DOUT
–
2216
5 F1
7
C5 0.01
µF
C7 0.01
µF
C12
0.1µ
F
C60.
01µF
C4 8.2p
F
C30.
01µF
C13
2.2µ
F
R14
1000
Ω
R15
5Ω
C26
0.1µ
FC2
50.
1µF
C16
0.1µ
FC1
8OP
TC1
9OP
T
R44
86.6
Ω
R11
33.2
Ω
R12
33.2
Ω
R13
100Ω
R28
10Ω
R16
100Ω
R17
100Ω
R9 10Ω
R10
10Ω
R27
10Ω
C17
2.2µ
F
V CC
R37
100Ω
C8 4.7p
F
R5 5.1Ω R4 5.1Ω
R42
FERR
ITE
BEAD
R43
FERR
ITE
BEAD
L1 56nH
••
• •
••
C10
8.2p
F
R36
86.6
Ω
R2 49.9
Ω
R1 49.9
Ω
C88.
2pF C2
0.01
µF
C10.
01µF
T1M
ABA-
0071
59-
0000
00
TP1
EXT
REF
T2
T3ET
C1-1
-13
J5 AIN
R810
00Ω
R6 1
000Ω
J3
R7 1000
Ω
3.3V
J7EN
CODE
CLOC
K
2 4 6
1 3 5
DITH
ER ON OFF
V CC
V CC
V CC
SHDN
RUN
2 4 6
1 3 5VD
D
GND
2 4 6
1 3 5
R24
100k
R26
4990
Ω
TP5
3.3V TP
2PW
RGN
D
C35
0.1µ
FC3
60.
1µF
C28
0.1µ
FC2
90.
1µF
C30
0.1µ
F
C20
0.1µ
F
C22
0.1µ
F
C34
0.1µ
F
C31
0.1µ
FC3
20.
1µF
C38
4.7µ
FC2
44.
7µF
C14
4.7µ
F
1225264748
12
233637
VC1VC2VC3VC4VC5
VE1VE2VE3VE4VE5
U4FI
N110
8
3.3V
EN12
EN34
EN58
EN78
EN I1N
I1P
I2N
I2P
I3N
I3P
I4N
I4P
I5N
I5P
I6N
I6P
I7N
I7P
I8N
I8P
O1N
O1P
O2N
O2P
O3N
O3P
O4N
O4P
O5N
O5P
O6N
O6P
O7N
O7P
O8N
O8P
5 44 43 42 41 40 39 38 35 34 33 32 31 30 29 28 45 44 43 42 41 40 39 38 35 34 33 32 31 30 29 28
R30
100Ω
R23
100Ω
R22
100Ω
R21
100Ω
R20
100Ω
R19
100Ω
R18
100Ω
R31
100Ω
R40
100Ω
R39
100Ω
R38
100Ω
R35
100Ω
R34
100Ω
R33
100Ω
R32
100Ω
R29
4990
Ω
R25
4990
ΩU1
24LC
02ST
V CC
GND
6CL
6DA
WP A2 A1 A0
6 5 7 3 2 1
48
3.3V
C27
0.1µ
F
ARRA
YEE
PROM
R3 DNP
2 4 6
1 3 5VD
D
GND
ON OFF
J4
65
J1E
J1O
MEC
8-15
0-02
-L-D
-EDG
E_CO
NNRE
-DIM
J2 M
ODE
J9AU
X PW
RCO
NNEC
TOR
R45
86.6
Ω
ASSE
MBL
Y
* VE
RSIO
N TA
BLE
U2BI
TSC8
R45
DC99
6B-E
LTC2
217I
UP16
4.7p
F86
.6
DC99
6B-F
LTC2
217I
UP16
1.8p
F18
2
DC99
6B-G
LTC2
216I
UP16
4.7p
F86
.6
DC99
6B-H
LTC2
216I
UP16
1.8p
F
C9-1
0
8.2p
F
3.9p
F
8.2p
F
3.9p
F
L1 56nH
18nH
56nH
18nH
182
R36,
44
86.6
43.2
86.6
43.2
T2
MAB
AES0
060
WBC
1-1L
B
MAB
AES0
060
WBC
1-1L
B
DC99
6B-I
LTC2
215I
UP16
4.7p
F86
.6
DC99
6B-J
LTC2
215I
UP16
4.7p
F
8.2p
F
7.9p
F
56nH
18nH
182
86.6
43.2
MAB
AES0
060
WBC
1-1L
B
1MHz
TO
70M
Hz
1MHz
TO
70M
Hz
INPU
T FR
EQUE
NCY
70M
Hz T
O 14
0MHz
70M
Hz T
O 14
0MHz
1MHz
TO
70M
Hz
70M
Hz T
O 14
0MHz
アプリケーション情報
35
LTC2216/LTC2215
22165f
UPパッケージ64ピン・プラスチックQFN(9mm × 9mm)
(Reference LTC DWG # 05-08-1705)
9 .00 0.10(4 SIDES)
NOTE:1. 図はJEDECのパッケージ外形MO-220のバリエーションWNJR-5に適合2.すべての寸法はミリメートル3. パッケージ底面の露出パッドの寸法にはモールドのバリを含まない。 モールドのバリは(もしあれば)各サイドで0.20mmを超えないこと4. 露出パッドは半田メッキとする5. 網掛けの部分はパッケージの上面と底面のピン1の位置の参考に過ぎない6. 図は実寸とは異なる
ピン1トップマーク(NOTE 5を参照)
0.40 0.10
6463
12
底面図̶露出パッド
7.15 0.10
7.15 0.10
7.50 REF(4-SIDES)
0.75 0.05R = 0.10
TYP
R = 0.115TYP
0.25 0.05
0.50 BSC
0.200 REF
0.00 “ 0.05
(UP64) QFN 0406 REV C
推奨する半田パッドのピッチと寸法半田付けしない部分には半田マスクが必要
0.70 0.05
7.50 REF(4 SIDES)
7.15 0.05
7.15 0.05
8.10 0.05 9.50 0.05
0.25 0.050.50 BSC
パッケージの外形
ピン1の面取り
C = 0.35
リニアテクノロジー・コーポレーションがここで提供する情報は正確かつ信頼できるものと考えておりますが、その使用に関する責務は一切負いません。また、ここに記載された回路結線と既存特許とのいかなる関連についても一切関知いたしません。なお、日本語の資料はあくまでも参考資料です。訂正、変更、改版に追従していない場合があります。最終的な確認は必ず最新の英語版データシートでお願いいたします。
パッケージ
LTC2216/LTC2215
3622165f
LINEAR TECHNOLOGY CORPORATION 2008
0208 • PRINTED IN JAPAN
リニアテクノロジー株式会社〒102-0094 東京都千代田区紀尾井町3-6紀尾井町パークビル8FTEL 03-5226-7291● FAX 03-5226-0268 ● www.linear-tech.co.jp
関連製品
製品番号 説明 注釈LTC1993 高速差動オペアンプ BW:600MHz、歪み:75dBc(70MHz)LTC2202 16ビット、10Msps ADC 150mW、SNR:81.6dB、SFDR:100dB
LTC2203 16ビット、25Msps ADC 230mW、SNR:81.6dB、SFDR:100dB
LTC2204 16ビット、40Msps ADC 470mW、SNR:79.1dB、SFDR:100dB
LTC2205 16ビット、65Msps ADC 530mW、SNR:79dB、SFDR:100dB
LTC2206 16ビット、80Msps ADC 725mW、SNR:77.9dB、SFDR:100dB
LTC2207 16ビット、105Msps ADC 900mW、SNR:77.9dB、SFDR:100dB
LTC2208 16ビット、130Msps ADC 1250mW、SNR:77.7dB、SFDR:100dB
LTC2209 16ビット、160Msps ADC 1450mW、SNR:77.1dB、SFDR:100dB
LTC2217 16ビット、105Msps ADC 低ノイズ1190mW、SNR:81.2dB、SFDR:100dB
LTC2220 12ビット、170Msps ADC 890mW、SNR:67.5dB、9mm×9mm QFNパッケージ
LTC2220-1 12ビット、185Msps ADC 910mW、SNR:67.5dB、9mm×9mm QFNパッケージLTC2249 14ビット、65Msps ADC 230mW、SNR:73dB、5mm×5mm QFNパッケージ
LTC2250 10ビット、105Msps ADC 320mW、SNR:61.6dB、5mm×5mm QFNパッケージ
LTC2251 10ビット、125Msps ADC 395mW、SNR:61.6dB、5mm×5mm QFNパッケージ
LTC2252 12ビット、105Msps ADC 320mW、SNR:70.2dB、5mm×5mm QFNパッケージ
LTC2253 12ビット、125Msps ADC 395mW、SNR:70.2dB、5mm×5mm QFNパッケージ
LTC2254 14ビット、105Msps ADC 320mW、SNR:72.5dB、5mm×5mm QFNパッケージ
LTC2255 14ビット、125Msps ADC 395mW、SNR:72.4dB、5mm×5mm QFNパッケージLTC2299 デュアル14ビット、80Msps ADC 445mW、SNR:73dB、9mm×9mm QFNパッケージ
LT5522 400MHz~2.7GHz高直線性ダウンコンバーティング・ミキサ 4.5V~5.25Vの電源、IIP3:900MHzで25dBm、NF = 12.5dB、 50ΩシングルエンドのRFポートとLOポートLT5527 400MHz~3.7GHz高直線性ダウンコンバーティング・ミキサ 高いIIP3:1.9GHzで23.5dBm、変換利得:1.9GHzで2.3dB、 NF = 12.5dB
LT5557 400MHz~3.7GHz高信号レベル・ダウンコンバーティング・ミキサ 高いIIP3:3.5GHzで23.5dBm、変換利得:3.5GHzで1.7dB