07 familias logicas ttl - cmos

Familias Lógicas de

Circuitos Integrados

Circuitos integrados digitales

La electrónica digital ha sido una de las revoluciones tecnológicas más importantes y decisivas de las últimas décadas. Su evolución vertiginosa ha cambiado el ritmo de nuestro tiempo y representa el liderazgo tecnológico de la vida moderna. En gran parte, todo este desarrollo ha sido posible gracias al milagro de la microelectrónica, tecnología que le ha permitido al hombre fabricar sobre diminutas pastillas de silicio llamadas chips o circuitos integrados, sistemas completos que contienen miles de componentes electrónicos. La introducción de los circuitos integrados hizo posible la miniaturización de los sistemas digitales, diversificó sus aplicaciones y masificó la producción de aparatos con tecnología digital. Hoy en día los modernos sistemas digitales utilizan circuitos integrados casi exclusivamente en su diseño debido a su reducido tamaño, alta fiabilidad, bajo costo y bajo consumo de potencia.


http://www.seed-solutions.com/gregordy/Amateur Radio/Experimentation/N2PKVNA/SolderSmall.JPG


La mayoría de los circuitos integrados digitales vienen en presentación tipo DIP (Dual In-line Package) o de doble hilera, este encapsulado utiliza la tecnología de inserción. El pin No 1 se identifica mediante una muesca o un punto grabado en la parte superior de la cápsula. La numeración de lo pines se realiza en sentido inverso al horario .

Circuitos integrados digitales Otra técnica de encapsulado de circuitos integrados es la tecnología de montaje superficial SMT (Surface-Mount Technology). El montaje superficial es un método más moderno, que permite ahorrar espacio, alternativo al montaje de inserción. Los agujeros taladrados en las tarjetas de circuito impreso son innecesarios en la tecnología SMT. Las pines de los circuitos integrados SMT se sueldan directamente a las pistas de una cara de la tarjeta, dejando la otra cara libre para añadir circuitos adicionales. Además, para un circuito con el mismo número de pines un encapsulado SMT es mucho más pequeño que un encapsulado DIP, ya que los pines se sitúan más cercanos entre sí. Los tipos más comunes de encapsulados SMT son: el SOIC (Small-Outline IC) con terminales en forma de alas de gaviota, el PLCC (Plastic Leaded Chip Carrier) con terminales en forma de J, el LCCC (Leadless Ceramic Chip Carrier) los terminales forman parte de la caja, y los flat-pack cuyos terminales se extienden en línea recta hacia el exterior del encapsulado.

Inmunidad al ruido

Margen de ruido AC Los márgenes de ruido AC son, por lo general, sustancialmente mayores que sus márgenes de ruido DC

Lógica de suministro de corriente y de consumo de corriente.

tpLHtpHL

tr tf90 %

50 %

10 %

t1 t2 t3

t4 t8

t5 t6 t7

Flanco desubida

10 %

90 %

Flanco debajada

10 %

90 %

90 %

10 %

50 %E

S 50 %50 %

t

t

V 74LS04

E S

tpLH = 9.0 ns

tpHL = 10 ns

Propagación de Tiempo en compuertas

Tiempo de subida (tr): Tiempo que tarda la transición (la “rampa”) de la onda cuadrada cuando pasa desde el 10% de la rampa hasta el 90% de la misma.

Tiempo de bajada (tf): Tiempo que tarda la transición (la “rampa”) de la onda cuadrada cuando pasa desde el 90% de la rampa hasta el 10% de la misma.

Tphl: Tiempo de respuesta en el cual la onda cuadrada de salida pasa de nivel alto a nivel bajo; este tiempo se toma con respecto al 50% de las rampas de entrada y salida

Tplh: Tiempo de respuesta en el cual la onda cuadrada de salida pasa de nivel bajo a nivel alto; este tiempo se toma con respecto al 50% de las rampas de entrada y salida.

Flanco de bajada, TSN, flanco negativo

Flanco de subida, TSP, flanco positivo

Familias lógicas

Los circuitos integrados digitales se pueden clasificar en dos grandes grupos (bipolares y MOS) de acuerdo al tipo de transistores utilizados para implementar sus funciones internas de conmutación CMOS: Complementary Metal-Oxide-Semiconductor Semiconductor complementario de óxido TTL: Transistor-Transistor Logic Lógica transistor transistor

Familias lógicas

CARACTERÍSTICAS DE LA FAMILIA TTL.

COMPARACIÓN DE FAMILIAS

(*) O lo que permita el tiempo de propagación admisible tiempo de propagación Tphl = tiempo de paso de nivel alto a bajo. Tplh = tiempo de paso de nivel bajo a alto. frecuencia máxima de funcionamiento : Fmáx = 1 / (4 * Tpd) potencia disipada :Es la media de potencia disipada a nivel alto y bajo. Se traduce en la . potencia media que la puerta va a consumir. Margen de ruido: VMH (margen de ruido a nivel alto) = VOH mín - VIH mín VML (margen de ruido a nivel bajo) = VIL máx - VOL máx fan out : máximo número de puertas que podemos excitar sin salirnos de los márgenes . . garantizados por el fabricante

TTL NAND Se puede comprobar fácilmente que la puerta de la figura ejecuta la función NAND .La salida será alta si una ( o ambas ) entradas es ( o son ) bajas la salida será baja cuando ambas entradas sean altas .La ampliación a mas de dos entradas se logra difundiendo mas regiones de emisor

COMPUERTAS • COMPUERTA AND Símbolo y diagrama de pines del 7408 integrado de 4 compuertas AND de

2 entradas en la tecnología TTL. En CMOS es el 4081 pero tiene una distribución de pines diferente.

• COMPUERTA OR DE 2 ENTRADAS Símbolo y diagrama de pines del 7432 integrado de 4 compuertas OR de 2 entradas en la tecnología TTL.

Descripción del inversor TTL

Q3

Q2

D1

Q4

RC=1,6k RS=130 Ω

VCC = 5 v

RE=1k

RB =4k

Q1

VI

VO

Inversor TTL: análisis para VI = VOL

Q3 en OFF

Q2 en OFF

D1

Q4

RC=1,6k RS=130 Ω

VCC = 5 v

RE=1k

RB =4k

VI =0,2v

VO =3,6v

DBE DBC

IB1

Inversor TTL: análisis para VI = VOH

Q3 en SAT

Q2 en SAT

D1

Q4 en OFF

RC=1,6k RS=130 Ω

VCC = 5 v

RE=1k

RB =4k

VI =5v

VO =0,2v

DBE DBC

IB1

VC3=1v

RB =4k

DBE

VCC = 5 v

I C2

Puerta NAND TTL

Q3

Q2

D1

Q4

RC=1,6k RS=130 Ω

VCC = 5 v

RE=1k

RB =4k

VO

AB

La salida Totem-pole • No permite la conexión directa de las

salidas de dos puertas TTL diferentes. Cuando las dos salidas tienen niveles lógicos distintos, se establecen caminos de corriente (I1 ó I2) elevada (unos 30mA), que superan ampliamente la IOLMAX(16mA) y que pueden dañar los transistores.

Configuración tipo Tótem

La salida en colector abierto • Permite el cableado lógico directo,

eliminando Q4 y D1 (AND cableada). • Se requiere una resistencia externa,

denominada de “Pull-up”, para obtener el nivel alto. – El valor de Rpull-up es un

compromiso entre velocidad, disipación y fanout.

– Valor típico: unos pocos Kohms.

Q3

Q2

RC=1,6k

VCC = 5 v

RE=1k

RB =4k

Q1V

I

VO

Pullup

VCC = 5 v

La salida triestado

Q3

Q2

D1

Q4

RC=1,6k RS=130 Ω

VCC = 5 v

RE=1k

RB =4k

VO

HAB

D

VI

HAB.

Q1

Si HAB=0vVB4=0,7v

La salida triestado • La salida triestado admite la conexión directa de varias salidas entre sí, en configuración

de bus, activando sólo una de las puertas e inhabilitando las restantes. – Varios dispositivos (A, B, C, D) pueden acceder a un bus bidireccional (S) en un

sistema computador. – Sólo la información de un dispositivo debe aparecer en la salida, mediante la correcta

selección (a, b, c, d)

Familia Lógica CMOS

Compatibilidad entre CMOS y TTL

-Hay una diferencia apreciable entre los niveles lógicos de ambos tipos de dispositivos.

-Cuando cargamos una puerta CMOS con una TTL estamos exigiendo mayor corriente y por lo tanto los niveles lógicos de salida disminuyen

-Las características que ofrecen los fabricantes, tanto para IOLmax y IOHmax

como para VOLmax y VOHmin dependen del tipo de puerta con que estemos cargando.

Ejemplo: Familia HC con VDD=5.0V Carga CMOS Carga TTL

IOLmaxC 0.02 mA VOLmaxC 0.1 V IOHmaxC -0.02 mA VOHminC 4.9 V

IOLmaxT 4 mA VOLmaxT 0.33 V IOHmaxT -4 mA VOHminT 4.3 V

Compatibilidad entre CMOS y TTL

Nivel alto

Nivel bajo

Salidas

V OHmin

OLmax V

HC, HCT 3.98 AC, ACT 3.94

LS, S , ALS, AS 2.7

LS, S , ALS, AS 0.5

AC, ACT 0.37 HC, HCT 0.33

5.0V Entradas

V IHmin

ILmax V

3.15 HC, AC

Margen de ruido a nivel alto

2.0 LS, S, ALS, AS, HCT, ACT

0.8 LS, S, ALS, AS, HCT, ACT

Margen de ruido a nivel bajo

1.35 HC, AC Zona no válida

Familias lógicas: Generalidades Modelo de caja negra: Los parámetros descritos anteriormente van a ser útiles para cualquier familia lógica, no necesitamos saber como está estructurado internamente un dispositivo sino cuales son sus parámetros de funcionamiento.

. . .

Entradas Salidas

Alimentación

Alimentación

VIHmin VILmax

IIHmax

IILmax

VOHmin VOLmax

tPLH

tPHL

IOLmax

IOHmax

Fanout

CINtyp

Futuro de las Familias Lógicas

07 familias logicas ttl - cmos

Documents