wl-csp ·...

半導体事業譲渡に伴うお知らせ

パナソニック株式会社の半導体事業は、2020年9月1日にNuvoton Technology Corporation（以下、Nuvoton）へ譲渡され、パナソニックセミコンダクターソリューションズ株式会社は、ヌヴォトンテクノロジージャパン株式会社（以下、NTCJ）としてNuvotonグループの会社となりました。

これに伴い、2020年9月1日以降、半導体商品はNTCJ製となりますが、引き続き、パナソニック株式会社を通じた販売を継続いたします。

本ドキュメントにつきましては、製造元であるNTCJが発行しています。本文中にパナソニック/パナソニックセミコンダクターソリューションズの記述がございましたら、NTCJに読み替えてご使用ください。

※ “本書に記載の技術情報および半導体のご使用にあたってのお願いと注意事項”を除く

ヌヴォトンテクノロジージャパン株式会社

of 23

WL-CSP Application Notes

WL-CSP （Wafer Level Chip Size Package）

Application Notes

of 23


目次本アプリケーションノートの対象製品について .................................................................................................... 3 第 1 項序論 ..................................................................................................................................................... 3

第 2 項 Panasonic WL-CSP のパッケージサイズとパッドデザイン一覧............................................................ 4

第 3 項プリント回路基板、ソルダーステンシルについて ................................................................................... 5 3.1 ソルダーレジストの種類について ............................................................................................................ 5 3.2 プリント回路基板のランドパターンの設計例 ............................................................................................ 6 3.3 ソルダーステンシルの設計例 .................................................................................................................. 7

第 4 項実装条件について .............................................................................................................................. 10 4.1 はんだペーストについて ....................................................................................................................... 10 4.2 熱処理工程(リフロー工程)について ...................................................................................................... 11

4.2.1 リフロー工程の方式 ...................................................................................................................... 11 4.2.2 リフロー処理の限界温度と限界処理回数について ......................................................................... 12 4.2.3 リフロー処理の温度プロファイル .................................................................................................... 12

第 5 項はんだ接合の出来映えについて......................................................................................................... 15 5.1 良品見本と異常見本 ............................................................................................................................ 15 5.2 典型的な異常の詳細説明 .................................................................................................................... 17

5.2.1 はんだボイド .................................................................................................................................. 17 5.2.2 はんだボール ................................................................................................................................ 18 5.2.3 はんだ不濡れ ................................................................................................................................ 20

第 6 項推奨条件一覧 .................................................................................................................................... 21

of 23


■本アプリケーションノートの対象製品について

本アプリケーションノートの対象となる製品は以下に示す通りです。また、本アプリケーションノー

トは個別の製品毎ではなく、パッケージコード毎で推奨される実装条件を示しておりますので、下記

の一覧にて製品名とパッケージコードをご確認の上、本章へとお進みください。

パッケージコード対象製品

ALGA004-W-0606-RA01 FK4B01110L, FJ4B01110L XLGA004-W-0808-RA01 FK4B01100L, FJ4B01100L ULGA004-W-1010-RA01 FK4B01120L, FJ4B01120L ULGA004-W-1212 FC4B21080L MLGA006-W-1726-RA FC6B22090L, FC6B22100L MLGA006-W-1727-RA FC6B21100L, FC6B21230L

■第1項序論

近年、スマートフォンやタブレットPCに代表さ

れるように、モバイル電子機器は多機能化、高

性能化、小型化、軽量化が推し進められ、各種

セットを構成するディスクリート部品に対しても同

様のニーズが高まっています。 Panasonicはこのようなニーズにお応えする

ために、2011年からLiイオン2次電池の保護回

路向けのDualタイプにてWafer Level Chip Size Package(以下、WL-CSP)を採用したMOSFETの量産を開始しました。

Ball Grid Array(以下、BGA)での実装形態に

対応した1.67mm×1.67mmサイズのWL-CSPを皮切りに、Land Grid Array(以下、LGA)での実装形態に対応した1.11mm×1.11mmサイズ～

1.67mm×2.67mmサイズのWL-CSPを商品化し、その過程の中でPanasonicはWL-CSPの技術

を培ってきました。この技術はLoad Switch回路向けのSingleタイプのMOSFETに展開され、

0.6mm×0.6mmサイズ、0.8mm×0.8mmサイズ、1.0mm×1.0mmサイズのWL-CSPを商品化し

ました。これら多種多様なWL-CSPソリューションによって、お客様の様々なアプリケーシ

ョンの多機能化、高性能化、小型化、軽量化に貢献していきます。一般論としてデバイスサイズの小型化および、小型化に伴う実装パッドの狭ピッチ化が進むと、

従来の実装技術の延長では、所望の実装接合品質を得ることは難しくなります。そこで Panasonicはこれまでに培ってきた技術を用いてLGAタイプの実装形態に対応したWL-CSPの実装に関する

0603 サイズ

0402 サイズ 1006

サイズ

WL-CSP Single タイプ MOSFET シリーズ

0808 サイズ 0606 サイズ

1010 サイズ

of 23


留意事項やソルダーステンシル、ランドパターンの設計例等を本アプリケーションノートにまとめまし

た。実装条件の最適化、はんだ接合の信頼性の向上にお役立て頂ければ幸いです。

※本アプリケーションノートに記載の設計例や推奨条件は場合によっては特定の製造環境に合わせ込む必要があります。

■第2項 Panasonic WL-CSPのパッケージサイズとパッドデザイン一覧 Table1にPanasonic WL-CSPのラインナップとそれぞれのパッドレイアウトを提示します。

パッケージコード Pin

数電極

外形サイズ

[mm]

パッドデザイン

[mm] パッド

レイアウト X Y Z Pitch

Pad

Size

ALGA004-W-0606-RA01 4 LGA 0.6 0.6 0.1 0.3 0.15

Pitch

Pitch

Pad Size

Pitch

Pitch

Pad Size

XLGA004-W-0808-RA01 4 LGA 0.8 0.8 0.1 0.4 0.2

ULGA004-W-1010-RA01 4 LGA 1.0 1.0 0.1

0.5 0.25

ULGA004-W-1212 4 LGA 1.11 1.11 0.1

MLGA006-W-1726-RA

6 LGA 2.56 1.67 0.1

0.65 0.3

Pitch

Pitch

Pad Size

Pitch

Pitch

Pad Size

MLGA006-W-1727-RA

6 LGA 2.67 1.67 0.1

Table1：WL-CSP MOSFET シリーズのパッケージラインナップとパッドレイアウト

of 23


■第3項プリント回路基板、ソルダーステンシルについて本項では実装に関わる部材の内、(1)ソルダーレジストの種類、(2)プリント回路基板のランドパタ

ーン設計例、(3)ソルダーステンシルの設計例についてまとめています。 3.1 ソルダーレジストの種類についてソルダーレジストは Figure2 に示した通り、Solder Mask Defined(以下、SMD)と Non Solder Mask Defined(以下、NSMD)の 2 種類に分けられます。SMD はプリント回路基板の配線の上にソ

ルダーレジストをオーバーラップさせて配置する形式です。NSMD はプリント回路基板配線と間隔

をあけてソルダーレジストを配置する形式です。

Figure1：実装に使用する部材の紹介

(3)ソルダーステンシル・・・3.3 項

(2)プリント回路基板のランドパターン･･･3.2 項

(1)ソルダーレジスト･･･3.1 項

はんだペースト

WL-CSP

銅箔

実装

前は

んだ印

刷後

実装

後

Figure2：SMD と NSMD の比較表

ソルダーレジスト配線

はんだペースト

WL-CSP LGA 電極

プリント回路基板

SMD NSMD

配線とレジストの間に隙間ができ、配線の側壁にはんだペーストが固着

of 23


Figure2 の『実装後』の欄に示した通り、

NSMD タイプのソルダーレジストはプリント回路

基板の配線の側壁にもはんだペーストが固着し、

接合強度が強くなるため SMD タイプに比べて

接合部の温度サイクル寿命が長くなります。 Figure3 には、はんだボイド(※1)が発生し易

い条件下で、ランドパターンの全辺を SMD タイ

プで設計した基板(a)とランドパターンの 2 辺を

SMD で、残りの 2 辺を NSMD タイプで設計した

基板(b)ではんだボイドの発生状態を X 線で観

察し、比較した結果を示します。SMD タイプと

NSMD タイプのソルダーレジストを複合して設

計した基板(b)は、プリント回路基板の配線とソ

ルダーレジストの間の隙間が確保され、はんだ

ボイドの主要因となるフラックスガスの抜け道と

なるため、残留を抑制する効果があります。ただし、NSMD タイプを選択した場合は、

Figure4 に示すように電極パッド部から引き出した配線のネック部のエッジが剥き出しになっている

ため機械ストレスによって、プリント回路基板と配線間での剥離が発生し易い傾向にあるため、アプ

リケーションによってソルダーレジストの使い分けをお願い致します。 ※1：はんだボイドについては第 5 項をご参照ください。

3.2 プリント回路基板のランドパターンの設計例プリント回路基板のランドパターンはFigure1で示した通り、配線の設計とソルダーレジストの設計

の重ね合わせにより決まります。PanasonicのWL-CSPはデバイスの下面にLGA電極が存在する

ため、はんだ接合を形成するための熱処理はリフロー方式(※2)を採用する必要があります。リフロ

ー工程の前に、はんだペーストの印刷ズレや、マウンターでの搭載位置ズレが起きるとリフロー処

(a)SMD (b)SMD＋NSMD

基板

設計

X線観

察

はんだボイド bSaD側からボイドが抜ける

WL-CSP搭載位置

Figure3:ソルダーレジストの比較

A

A’

A

A’

A A’A A’ A A’A A’

A A’A A’

A

A’

A

A’ A A’A A’

Figure4：パッド引き出し部の剥離について

SMD NSMD (上から見た図) (断面図) (上から見た図) (断面図)

機械ストレス機械ストレス

(SMD)

(NSMD)

ネック部

of 23


理後にプリント回路基板のランドパターンに対して、デバイスの搭載位置がずれた状態ではんだ接

合が形成される場合があります。このような位置ズレはプリント回路基板のランドパターンとデバイ

スのパッドのサイズ比が1:1になるようにランドパターンを設計することで、リフロー処理中のセルフ

アライメント効果によって位置ズレをリセットすることができます。従って、ランドパターンの設計は一

部の例外を除きランドパターンとデバイスのパッドのサイズ比が1:1になる設計を推奨致します。 ※2：リフロー方式については第 4 項をご参照ください。

3.3 ソルダーステンシルの設計例ソルダーステンシルの設計は、はん

だボール(※3)の発生や実装後のは

んだ接合の出来映えと深い関係があ

り、WL-CSP とプリント回路基板の接

合品質の確保に重要であると言えま

す。はんだ量が過多になると、はんだ

ボールが発生する可能性が高くなり

ます。逆にはんだ量が過少となると、

リフロー処理後に各端子のパッド全

域にはんだペーストが行き渡らず、最

悪条件では断線状態になる可能性が

出てきます。Panasonic ではプリント

回路基板、ソルダーステンシルの設計と使用材料について様々な組み合わせを検討しました。その

中でも多くの組合せで良好な結果が得られた設計例を Table2 および Figure5 に提示します。

Table2 には推奨のソルダーステンシルの厚み、Figure5 には推奨のランドパターン、ステンシルパ

ターンを示します。これらを参考に、ご使用されるはんだペーストや製造環境に合わせてソルダース

テンシルの設計を行ってください。 ※3：はんだボールについては第 5 項をご参照ください。

パッケージコードソルダーステンシ

ルの厚み (推奨)

Figure5 参照No.

ALGA004-W-0606-RA01 80µm #1

XLGA004-W-0808-RA01 80µm #2

ULGA004-W-1010-RA01 100µm #3

ULGA004-W-1212 100µm #4

MLGA006-W-1726-RA 100µm #5

MLGA006-W-1727-RA 100µm #6

Table2：各種 WL-CSP で推奨されるソルダーステンシルの厚み

of 23


#1 ALGA004-W-0606-RA01 デバイスの外形ランドパターンソルダーステンシルパターン

#2 XLGA004-W-0808-RA01

デバイスの外形ランドパターンソルダーステンシルパターン

#3 ULGA004-W-1010-RA01 デバイスの外形ランドパターンソルダーステンシルパターン

Figure5：ランドパターン、ステンシルの推奨設計例 (Unit：mm) ※デバイスの外形は電極パッド面を記載

of 23


#4 ULGA004-W-1212


#5 MLGA006-W-1726-RA


#6 MLGA006-W-1727-RA デバイスの外形ランドパターンソルダーステンシルパターン

Figure5：ランドパターン、ステンシルの推奨設計例 (Unit：mm) ※デバイスの外形は電極パッド面を記載

of 23


■第4項実装条件について本項では各種実装条件について述べます。Figure6 には、はんだ接合形成のプロセスフローを提

示しておりますので 4.1 項以降を参照する前にご確認ください。 4.1 はんだペーストについてはんだペーストの主成分は、はんだ粉末とフラックスであり、はんだ粉末の含有量は80～95wt%

の範囲のものが一般的となっております。はんだ粉末の含有量によってはんだペーストの粘度が

決まり、リフロー処理後のはんだ濡れ性やはんだペースト層の厚みに影響を及ぼします。また、

Table3 に示した通り、はんだ粉末には様々な粒径が存在します。はんだ粉末の粒径が小さくなると

単位体積あたりのはんだ含有量が増加するため、はんだ含有量が過剰となった場合にはんだボー

ルが発生しやすくなります。Table4 には各種 WL-CSP の推奨のはんだ粉末の粒径を示してありま

すので、はんだペースト選定の参考にしてください。

Figure6：はんだ接合形成のプロセスフロー

(3) 熱処理工程 (リフロー工程) ・・・4.2 項

(2) 搭載工程

(1) はんだペースト印刷工程

(マスク合わせ) (印刷)

(ピックアップ) (搬送) (搭載)

(均一化) (冷却) (はんだ接合形成)

リフロー装置冷却ユニット加熱ユニット

(投入) (取り出し)


配線(ランド) ソルダーステンシルはんだペースト・・・4.1 項

吸着ノズル WL-CSP

フィーダーで搬送

of 23


なお、はんだ粉末の表面酸化によってはんだボール、はんだボイドの発生や濡れ性低下に伴う

はんだ接合の断線が発生する恐れがあります。特に粒径が小さなものは、はんだ粉末の表面酸化

の影響が大きくなる傾向があるため、取り扱いや管理には十分な注意が必要です。このようにはん

だペーストの選定もソルダーステンシルの設計と同じく WL-CSP とプリント回路基板の接合品質の

確保に重要であると言えます。

はんだ粉末の粒径 5～15μm 15～25μm 25～38μm 24～45μm 38～53μm

4.2 熱処理工程(リフロー工程)について 4.2.1 リフロー工程の方式リフロー工程は Figure6 に示したように、加熱・冷却用のユニットが設置された炉の中にフィーダ

ーでプリント回路基板を搬送し、一定の温度プロファイルに従ってプリント回路基板を加熱し、はん

だ接合を形成する工程です。赤外線リフロー方式や対流リフロー方式等、複数の方式が存在しま

す。Figure7 には前述の赤外線リフロー方式と対流リフロー方式の熱の伝達経路を示してありま

す。赤外線リフロー方式は赤外線による輻射熱でデバイスを加熱してはんだ付けを行う方法です。デ

バイスの形状や材質などにより輻射効率が異なるため、ランニングコストやメンテナンス性に優れ

ますが、温度バラツキが生じ易いのが特徴です。WL-CSP を赤外線リフロー方式ではんだ付けを

推奨

ステンシル厚

推奨のはんだ粉末の粒径 5～15μm 15～25μm 25～38μm 24～45μm 38～53μm

ALGA004-W-0606-RA01 80μm 〇 XLGA004-W-0808-RA01 80μm 〇 ULGA004-W-1010-RA01 100μm 〇 ULGA004-W-1212 100μm 〇 MLGA006-W-1726-RA 100μm 〇 MLGA006-W-1727-RA 100μm 〇

Table3：はんだペーストに含まれるはんだ粉末の粒径

※技術情報協会最新エレクトロニクス実装大全集【下巻】第 5 章第 4 節 0603 チップ部品実装技術引用

Table4：各種 WL-CSP で推奨されるはんだ粉末の粒径一覧

of 23


行う場合、この特徴に加えて WL-CSP の電極パッドが半導体チップ本体の影になってしまうため、

デバイスおよびはんだペーストの加熱が伝導熱による間接加熱だけとなり、各端子のはんだ接合

の加熱温度が不均一になり易い傾向があります。対して、対流リフロー方式は加熱したエアーや N2 雰囲気により、デバイスを加熱してはんだ付け

を行う方法です。対流リフロー方式は赤外線リフロー方式に比べて加熱に時間が掛る傾向がありま

すが、雰囲気による対流熱と伝導熱でデバイスおよびはんだペーストを加熱することが出来るため、

各端子のはんだ接合の加熱温度を均一にすることができます。従って WL-CSP の実装に用いるリ

フロー方式は対流リフロー方式を推奨します。

赤外線リフロー方式対流リフロー方式

4.2.2 リフロー処理の限界温度と限界処理回数について全てのWL-CSPの信頼性評価はIPC/JEDECのJ-STD-020C規格に沿って吸湿の前処理と最大

温度260℃でのリフロー処理を計5回した後に実施し、問題が無いことを確認しています。両面基板

に複数回のリフロー処理を行ってデバイスの実装を行う場合や、修正作業に伴って追加リフロー処

理を行う場合、複数回のリフロー処理を実施することになりますので、IPC/JEDECのJ-STD-020C規格に沿ったリフロー条件で最大3回までを目安として、ご使用のはんだペーストや製造環境に合

わせて限界回数を設定してください。リフロー処理を重ねることによる過度な熱負荷は、はんだ接合

の強度低下や断線、WL-CSP本体のクラックを誘発する恐れがありますのでご注意願います。 4.2.3 リフロー処理の温度プロファイル Panasonic は本アプリケーションノートを作成するにあたり様々なはんだペーストを使って検証を

実施しました。Figure8 に様々なはんだペーストに対して良好な結果が得られた温度プロファイルを

提示します。こちらを参考に、ご使用のはんだペーストや製造環境に合わせて温度プロファイルの

設定を行ってください。

Figure7：赤外線リフロー方式と熱風リフロー方式の熱の伝達経路


WL-CSP

輻射熱

伝導熱

対流熱

伝導熱パッド、はんだペースト、配線(上から順)

※雰囲気加熱のためデバイス下面の影も

加熱することが可能

of 23


なお、不適切な温度プロファイルでリフロー処理を行うと、はんだボールやはんだボイド等が発生

して、はんだ接合品質が低下する場合があります。また、リフロー処理の温度プロファイルの設定

はデバイスへの熱ストレスによる負荷を可能な限り低減するための工夫が必要です。以下に、

Figure8 の中で特に注意すべき項目についてピックアップし、温度プロファイル設定時の考え方を

示しますので参考にしてください。プレヒート(Preheating) 小型デバイスと大型デバイスを同時に実装する場合、デバイスのサイズによって熱容量が異な

るため、プレヒートで本格的なはんだ接合形成前にデバイスの温度の不均一をなくす必要がありま

す。大小様々なサイズのデバイスを同時にリフロー処理で実装する場合は必ずプレヒート時間を設

定してください。また、プレヒートはプリント回路基板内のデバイスの温度を均一にするだけでなく、

はんだボイドの原因となるフラックスの揮発成分を事前に揮発させパッド外へ逃がし、熱によってフ

ラックスの活性力を高め、はんだ粉末の表面酸化物を還元しやすい環境を作り出すことにも有効な

手段となります。ただし、プレヒート時の温度が過度に低い、もしくは時間が過度に短い場合ははんだペーストの

揮発成分が十分に事前に抜け切らない状態となり、ヒート時間中にフラックスの揮発が起こるため、

はんだボイドやフラックスの突沸によるはんだボールが発生しやすくなります。逆にプレヒート時の

温度が過度に高い、もしくは過度に長い場合ははんだ濡れ性が劣化し、はんだ接合の断線による

オープン不良が発生しやすくなります。 Panasonic のWL-CSP を実装する場合、150℃から 170℃に昇温するまでの時間をプレヒート時

間と定義したとき、プレヒート時間は 65～85 秒(推奨は 74 秒)、平均温度は 165℃を目安にプレヒ

ート条件を検討してください。臨界温度域(Critical Zone)

Sn（錫）-Ag（銀）系の鉛フリーはんだが融解する 210～221℃以上になる温度で処理する時間を

臨界温度域(Critical zone)と呼びます。Panasonic では 217℃以上で熱処理する時間を臨界温度

域時間と定義しています。臨界温度域が過度に長い、もしくはピーク温度が過度に高いと 4.2.2 項で述べた通りリフロー回数を重ねた場合と同じ状態になりはんだ接合の強度低下や断線が誘発さ

れますので臨界温度域は 48 秒、ピーク温度は 245℃を目安に条件を検討してください。

昇温レート(Ramp-up rate) 昇温レートを過度に上げると WL-CSP 本体にクラックの原因になる恐れがあります。また、フラッ

クスの揮発成分が突沸し、融解したはんだを巻き込んでWL-CSPの下面からフラックスガスが噴出

することによってはんだボールの原因になる恐れもあります。昇温レートは 1～3℃/秒(推奨は

1.9℃/秒)を目安に検討してください。

of 23


(1) プレヒート時間

(Preheating time) 74 [ 秒 ] (6)

プレヒート最大温度

(Preheat Max temperature) 170 [ ℃ ]

(2) 臨界温度域時間

(Critical zone time) 48 [ 秒 ] (7)

プレヒート最小温度

(Preheat Min temperature) 150 [ ℃ ]

(3) ヒート時間

(Heating time) 23 [ 秒 ] (8)

プレヒート平均温

(Preheating average temperature) 165 [ ℃ ]

(4) ピーク温度

(Peak temperature) 245 [ ℃ ] (9)

昇温レート

(Ramp-up rate) 1.9 [ ℃/秒 ]

(5) 臨界温度域の最小温度

(Critical zone Min temperature) 217 [ ℃ ]

-50

0

50

100

150

200

250

300

(1)Preheating time (2)Critical zone time

(3)Heating time(9) Ramp-up rate

(8) Preheating average temperature

(7) Preheat Min temperature

(4) Peak temperature

(5) Critical zone Min temperature

温度

[ ℃]

時間 [ sec ]

(6) Preheat Max temperature

-50

0

50

100

150

200

250

300

(1)Preheating time (2)Critical zone time

(3)Heating time(9) Ramp-up rate

(8) Preheating average temperature

(7) Preheat Min temperature

(4) Peak temperature

(5) Critical zone Min temperature

温度

[ ℃]

時間 [ sec ]

(6) Preheat Max temperature

Figure8：リフロー処理の温度プロファイル例

冷却ユニット加熱ユニット

(プレヒート) (臨界温度域)

フィーダーで搬送

of 23


■第5項はんだ接合の出来映えについて

これまで述べてきた通り、ランドパターン、ソルダーステンシルの設計、リフロー処理条件を最適

化すれば、様々なはんだペーストで WL-CSP とプリント回路基板との間に理想的なはんだ接合を

形成することができますが、極稀にはんだ接合に異常が発生する可能性があります。本項では

WL-CSP をプリント回路基板に実装するときに生じる典型的な異常例について説明します。なお、

実装後のはんだ状態の確認には X 線検査装置が最も有効な方法となります。 5.1 良品見本と異常見本 Figure9 に X 線観察写真の例として良品見本を提示し、各部の名称を記してありますので参考に

してください。赤点線で囲んだ領域が WL-CSP 本体の外形になります。黒い領域がはんだ接合部

を示し、濃い灰色の領域はプリント回路基板の配線を示しています。また、Table5 にはリフロー処

理によって WL-CSP とプリント回路基板間のはんだ接続が上手くいった場合の良品見本と典型的

な異常の具体例の一覧を提示します。

Figure9：X 線写真の見方(例：良品)

プリント回路基板の配線

WL-CSP の外形

はんだ接合部

WL-CSP の外形

プリント回路基板の配線

of 23


状態例参照

良品

Figure9

はんだボイド

5.2.1 項

はんだボール

5.2.2 項

はんだ不濡れ

5.2.3 項

Table5：良品見本と典型的な異常の具体例

※注意：本アプリケーションノートの説明のために意図的に発生させた異常例を記載しています。

of 23


5.2 典型的な異常の詳細説明 5.2.1 はんだボイド Figure10 上に赤丸で示した電極パッドのように、はんだ

接合部の面内に空隙が存在する状態をはんだボイドと

呼びます。はんだボイドは多くの場合、はんだペーストに

含まれるフラックスが沸騰して気体となったものがはんだ

接合内に残留した場合に発生します。このようなはんだ

ボイドはランダムに発生しますが、リフロー処理の温度プ

ロファイルを最適化することで発生を抑制することができ

ます。リフロー処理の温度プロファイルの見直しについて

は 4.2.3項と下記を参考に検討してください。また、3.1項

のFigure3に示したような、SMDタイプとNSMDタイプを

複合化したソルダーレジストを採用し、デバイス下面から

フラックスガスが抜け出すための溝を確保することで対

策することもできます。 Figure11 には意図的に初回実装時にはんだボイドを発生させたサンプルに対して、複数回のリ

フロー処理を行い、ボイドの挙動を観察した結果になります。1 回目～3 回目の観察結果より、リフ

ロー処理回数を重ねる度にボイドが成長していることが分かります。しかし、4 回目になるとはんだ

ボイドが消えており、更に 1 回リフロー処理を追加した 5 回目でもはんだボイドは観察されませんで

した。Figure12 には、はんだボイドがリフロー処理中に消えるメカニズムを示します。はんだボイド

は熱処理によって円状に成長し、はんだボイドの成長が WL-CSP のパッド端に到達すると、はんだ

ボイド＝フラックスガスが WL-CSP の下面から抜けて、はんだボイドが消えて無くなります。以上の

ことからも、適正なプレヒートによってはんだペーストの揮発成分を十分抜いておくことが重要であ

ることがわかります。 IPC-A-610 のような多くの業界規格では各接合部の面積の 25%までのはんだボイドを許容して

います。PanasonicのWL-CSPははんだボイドが無い状態と意図的に発生させた状態で電気特性、

放熱特性、信頼性の評価を実施した結果より、前述の規格に沿った最大 25%まで許容可能と判断

します。X 線によるはんだボイドの検査を実施する場合は、各端子のはんだ接合部の面積の 25%を目処に異常判定を行ってください。

Figure10：はんだボイド

(1 回目) (2 回目) (3 回目) (4 回目) (5 回目)

Figure11：リフロー処理による熱履歴とはんだボイドの成長

of 23


また、揮発フラックスの残留以外の要因としてはプリント回路基板の配線に汚染物が付着してい

た場合やはんだペースト自体が酸化してしまっていた場合に、配線の汚染物、もしくは、はんだペー

ストの表面酸化物を還元したときに発生する還元ガスがはんだ接合内に残留するケースがありま

す。このように実装条件以外の要因で発生する場合がありますので、プリント回路基板やはんだペ

ーストの管理にも注意が必要になります。 5.2.2 はんだボール

Figure13 上に赤丸で示したように、X 線検査の観察像にて電極パッド外にはんだの球体が存在

する状態をはんだボールと呼びます。はんだボールは多くの場合、以下に示す3つの要因で発生し

ます。

Figure12：リフロー処理による熱履歴とはんだボイドの成長

熱によってはんだボイドが円状に成長 WL-CSP の端部電極パッド

はんだボイドはんだボイドがパッド端に到達すると一気にフラックスガスが抜ける

Figure13：はんだボール

of 23


要因(1) ソルダーステンシルの設計に不備があり、はんだ量が過多となっていた場合、リフロー処理中にデ

バイスの自重によって余剰はんだがパッド外に押し出され、ランドパターン外にてはんだが球体で

凝固する。要因(2) ソルダーステンシルの設計は正常であるが、リフロー処理前のデバイス搭載時の押し込み量が過

度に強い場合に、押し込みによる荷重ではんだペーストがランドパターン外に押し出されてしまい、

リフロー処理中、ランドパターン上のはんだと再凝集しないまま、ランドパターン外にてはんだが球

体で凝固する。要因(3) リフロー処理の温度プロファイルに不備が有り、プレヒートの平均温度や昇温レートが過度に高く設

定されている場合、リフロー処理中にはんだ接続部の内部からフラックスガスが勢い良く噴出する

ことで、溶解したはんだの粒子が巻き込まれて飛散し、パッド外で凝集して球体で凝固する。

Figure14：はんだボール発生メカニズム(1)


(印刷) (搭載) (リフロー処理) (完成) 過度な押し込み

はんだペースト(適量)

ランドパターン外に押し出される

押し出されたはんだが融解→凝固適切な熱処理


(印刷) (搭載) (リフロー処理) (完成)

はんだペースト(適量)

適切な押し込み過度な熱処理

(印刷) (搭載) (リフロー処理) (完成)

ランドパターンプリント回路基板

はんだペースト(多量)

ソルダーステンシル吸着ノズル

適切な押し込み

適切な熱処理

自重による沈み込み

余剰はんだが押し出されて、そのまま凝固 WL-CSP

of 23


はんだボールの発生は望ましいものではありませんが、必ずしも WL-CSP の機能や信頼性を損

なうものではありません。ただし、余剰はんだの量が極端に多い場合、WL-CSP の各端子間でブリ

ッジを形成し、各端子間で短絡が発生する恐れがあります。実装完了後は電気特性の検査を実施

して、このようなブリッジの形成が無きことを間接的に確認してください。 5.2.3 はんだ不濡れ

Figure17 上にて赤点線で囲った領域は電極パッド

のサイズを示しています。各電極パッド内の黒色の領

域がはんだ接合が存在する領域です。左下の電極パッ

ド以外は電極パッド内全域にはんだ接合が存在してい

ますが、左下の電極パッドははんだ接合が電極パッド

内全域に存在していないことが分かります。このような

状態をはんだ不濡れと呼びます。はんだ不濡れははん

だ接合の信頼性低下や酷い場合には断線によるオー

プン不良を引き起こす恐れがあります。はんだ不濡れは多くの場合、はんだペースト量が過

度に少なくなるソルダーステンシルの設計にした場合

や、ソルダーステンシルの目詰まりや印刷掠れ等で、

所定のはんだ量が印刷されなかった場合に発生します。

この不良が多発する場合は 3.3 項に提示したソルダー

ステンシルの推奨設計と 4.1項Table4に提示した推奨

のはんだ粉末の粒径を参考に、ソルダーステンシルの見直しを検討してください。また、前述した通

りソルダーステンシルの目詰まりが原因になる場合がありますので、ソルダーステンシルのメンテナ

ンスや管理についても注意が必要です。

Figure17：はんだ不濡れ

赤点線＝電極パッドの位置

はんだ不濡れが発生した電極パッド

of 23


■第6項推奨条件一覧

パッケージコード ALGA004-W-0606-RA01 XLGA004-W-0808-RA01 ULGA004-W-1010-RA01

ランドパターン (3.2 項) ソルダーステンシルパターン (3.3 項) ステンシル厚(3.3 項) 80μm 80μm 100μm はんだペースト粒径(4.1 項) 15～25μm 15～25μm 25～38μm リフロー条件(4.2.3 項) Figure8 参照

Table6：WL-CSP ”MOSFET”の推奨実装条件一覧 ※上記に記載の推奨条件は、場合によっては特定の製造環境に合わせ込む必要があります。

of 23


パッケージコード ULGA004-W-1212 MLGA006-W-1726-RA MLGA006-W-1727-RA

ランドパターン (3.2 項) ソルダーステンシルパターン (3.3 項) ステンシル厚(3.3 項) 100μm 100μm 100μm はんだペースト粒径(4.1 項) 25～38μm 25～38μm 25～38μm リフロー条件(4.2.3 項) Figure8 参照

Table6：WL-CSP ”MOSFET”の推奨実装条件一覧 ※上記に記載の推奨条件は、場合によっては特定の製造環境に合わせ込む必要があります。

本書に記載の技術情報および半導体のご使用にあたってのお願いと注意事項

(1) 本書に記載の製品および技術情報を輸出または非居住者に提供する場合は、当該国における法令、特に安全保障輸出管理に関する法令を遵守してください。

(2) 本書に記載の技術情報は、製品の代表特性および応用回路例などを示したものであり、それをもってパナソニック株式会社、ヌヴォトンテクノロジージャパン株式会社または他社の知的財産権もしくはその他の権利の許諾を意味するものではありません。したがって、上記技術情報のご使用に起因して第三者所有の権利にかかわる問題が発生した場合、当社はその責任を負うものではありません。

(3) 本書に記載の製品は、一般用途(事務機器、通信機器、計測機器、家電製品など)、もしくは、本書に個別に記載されている用途に使用されることを意図しております。特別な品質、信頼性が要求され、その故障や誤動作が直接人命を脅かしたり、人体に危害を及ぼす恐れのある用途－特定用途(車載機器、航空・宇宙用、輸送機器、交通信号機器、燃焼機器、医療機器、安全装置など)でのご使用を想定される場合は事前に当社営業窓口までご相談の上、使用条件等に関して別途、文書での取り交わしをお願いします。文書での取り交わしなく使用されたことにより発生した損害などについては、当社は一切の責任を負いません。

(4) 本書に記載の製品および製品仕様は、改良などのために予告なく変更する場合がありますのでご了承ください。したがって、最終的な設計、ご購入、ご使用に際しましては、事前に最新の製品規格書または仕様書をお求め願い、ご確認ください。

(5) 設計に際しては、絶対最大定格、動作保証条件(動作電源電圧、動作環境等)の範囲内でご使用いただきますようお願いいたします。特に絶対最大定格に対しては、電源投入および遮断時、各種モード切替時などの過渡状態においても、超えることのないように十分なご検討をお願いいたします。保証値を超えてご使用された場合、その後に発生した機器の故障、欠陥については当社として責任を負いません。また、保証値内のご使用であっても、半導体製品について通常予測される故障発生率、故障モードをご考

慮の上、当社製品の動作が原因でご使用機器が人身事故、火災事故、社会的な損害などを生じさせない冗長設計、延焼対策設計、誤動作防止設計などのシステム上の対策を講じていただきますようお願いいたします。

(6) 製品取扱い時、実装時およびお客様の工程内における外的要因（ESD、EOS、熱的ストレス、機械的ストレス）による故障や特性変動を防止するために、使用上の注意事項の記載内容を守ってご使用ください。分解後や実装基板から取外し後に再実装された製品に対する品質保証は致しません。また、防湿包装を必要とする製品は、保存期間、開封後の放置時間など、個々の仕様書取り交わしの折に取り決めた条件を守ってご使用ください。

(7) 本書に記載の製品を他社へ許可なく転売され、万が一転売先から何らかの請求を受けた場合、お客様においてその対応をご負担いただきますことをご了承ください。

(8) 本書の一部または全部を当社の文書による承諾なしに、転載または複製することを堅くお断りいたします。

No.070920

wl-csp ·...

Documents