v h d l

5/8/2018 V H D L - slidepdf.com

http://slidepdf.com/reader/full/v-h-d-l 1/102

Ing. Julio Gonzalez Prado

V H D L

SOFTWARE PARA

DISEÑO DE CIRCUITOSINTEGRADOS




V H D L:

V HSIC

H

ARDWARED ESCRIPTION

L ANGUAGE

(LENGUAJE DE DESCRIPCION DE

HARDWARE VHSIC)




VHSIC:

V ERY

H IGH

S PEED

I NTEGRATED

C IRCUITS

(CIRCUITOS INTEGRADOS DE MUY ALTAVELOCIDAD)




Por lo tanto, el lenguaje VHDL es un lenguajeque se usa para describir el hardware decircuito integrados con aplicaciones en alta

velocidad.




Es un lenguaje que tiene elementos del C++y el Pascal que se emplea básicamente pararealizar implementación de circuitos de alta

velocidad. Por lo tanto, si el C++ y el Pascal tienen

aplicaciones para diferentes aspectos, elVHDL se centra en aplicaciones deimplementación circuital.




ORIGENES

El VHDL nació en el año 1981 cuando elDepartamento de Defensa de los EstadosUnidos genera un proyecto denominado

VHSIC para generar circuito integrados dealta velocidad.

El VHDL se desarrolla para estandarizar losprocesos de diseño y optimizar el manejo dela información que se genera.




ORIGENES

En 1983, IBM, Texas Instruments eIntermetrics desarrollan el lenguaje VHDL

La IEEE lo propuso como su estandar en1984, y en 1987 lo adoptó como su lenguajeHDL (mediante el estándar std 1076 ± 1987)




ORIGENES

Como esta versión demostró algunascarencias relacionadas con la síntesis decircuitos, debido principalmente a la

evolución de las herramientas de diseño queusaban el VHDL y la rápida evolución de lastecnologías para implementación de losCircuitos Integrados, se planteó una segundaversión en 1993 (que es la vigente) ,mediante el estándar IEEE std 1076-1993,conocido como VHDL¶93.




ORIGENES

En esencia la versión de 1987 es unsubconjunto de la versión de 1993, de modoque cualquier programa de la versión antigua

puede ser procesada por la versión masreciente.

Una excepción de esta norma es lorelacionado con la declaración y el uso deficheros.




AMBIENTE DE DESARROLLO

El diseño con lenguaje VHDL se basa en elconcepto de DISEÑO CON HERRAMIENTASCAD ± EDA.





El proceso CAD (Computer Aided Design),diseño asistido por computador es unproceso de diseño que emplea técnicas

graficas de computadora apoyadas enpaquetes de software para ayudar a losdiseñadores.





La aplicación de las herramientas CAD en eldiseño de circuitos y sistemas electrónicos esfundamental ya que permite la adición de

interfases graficas y simuladores.




ESCALAS DE INTEGR ACION

Los procesos de integración implican lacontinua reducción del tamaño de loscomponentes, así como el incremento del

numero de compuertas en cada integrado.




ESCALAS DE INTEGR ACION

SSI (Small Scale Integrated): menos de 10compuertas por integrado.

MSI (Medium Scale Integrated): entre 10 y 99

compuertas por integrado. LSI (Large Scale Integrated): entre 100 y

9999 compuertas por integrado. VLSI (Very Large Scale Integrated): entre

10000 y 99999 compuertas. ULSI (Ultra Large Scale Integrated): 100000

compuertas ó mas.




CAR ACTERISTICAS DE LA

INTEGR ACION

Mayor numero de dispositivos por IC.

Menor numero de componentes/sistemas.

Mayor velocidad de calculo.

Menor consumo.

Mayor esfuerzo en diseño.

Mayor costo de fabricación.




CAR ACTERISTICAS DEL VHDL

Es un lenguaje concurrente aunque permitedefinir dominios en los cuales las accionesson del tipo secuencial.

Permite diseños modulares y jerárquicos, esútil para emplear con la metodología ³TopDown´.

Permite simular el diseño y generar formasde onda.





Es un lenguaje que debe ser compilado antesde ser simulado.





Soporta distintos niveles de descripción:

FUNCIONAL: modelamiento en alto nivel.

ESTRUCTURAL: la descripción se realizamediante interconexión de componentes.

FISICO: se realiza la implementación real delcircuito.





A partir del modelo se puede sintetizar elHardware a nivel de compuertas conherramientas de síntesis:

ALTERA : Max + Plus IICADENCE : Synergy

CYPRESS : Warp II, III

MENTOR GRAPHICS : AutologicSYNOPSYS : Design Compiler

VIEWLOGIC : ViewSynthesis





VHDL no distingue las mayúsculas de lasminúsculas: CASA, casa son iguales.

Las variables deben empezar con una letra,

no deben contener ni espacios ni símboloscomo &, %, $, #, ¡. Su longitud no estalimitada. No pueden terminar en _ ó _ _





OBJETO: es un elemento que tiene asignadoun valor de un tipo determinado.

Según sea el tipo de dato, el objeto poseerá

un conjunto de propiedades y se le podráaplicar un conjunto de operaciones.





IDENTIFICADORES: Son un conjunto decaracteres dispuestos de una formaadecuada y siguiendo unas normas propias

del lenguaje, para dar un nombre a loselementos en VHDL.





Los identificadores deben empezar con uncarácter alfabético, no pudiendo terminar en _

No esta fijada la extensión del identificador,pero no debe ser extremadamente larga. Los identificadores pueden tener caracteres

numéricos (0 al 9) pero estos no deben

aparecer en el principio. No puede usarse como identificador una

PALABRA RESERVADA.





PALABRAS RESERVADAS: Son un conjuntode identificadores que tienen un significadoespecifico en VHDL.

Son palabras empleadas dentro del lenguajepara realizar un diseño.

No pueden ser empleadas comoidentificadores definidos por el usuario.




PALABR AS RESER VADAS

abs acces after alias all

and architecture array asser attribute

begin block body buffer bus

case component configuration constant downto

else disconnect elsif end entity

exit function generate file for generic guarded inout if in

is label library linkage loop

map mod nand new next




PALABR AS RESER VADAS

nor not null of on

open or others out package

port procedure process range record

register rem report Return select

severity signal subtype then to

transport type units until use

variable walt when while with

xor





SIMBOLOS ESPECIALES: Son símbolos quese usan para representar funcionesdiferentes y especificas.

Los símbolos especiales son:+ - / ( ) . , : ; & µ < > = | # <= => := _ _





NUMEROS: Se considera que cualquier numero se encuentra en base 10.

Se admite notación científica para números

en coma flotante. Para números en otras bases:

2#11000100# 16#C4#





TIPO DE DATOS: Delimita los valores quepuede tener un objeto y las operaciones quese pueden realizar con él.





TIPOS ESCALARES: Son tipos quecontienen algún tipo de magnitud.

Pueden ser: Enteros, Reales, Físicos y

Enumerados.





ENTEROS: Son datos cuyo contenidoconstituye un valor numérico entero.

Se definen por la palabra reservada range

que indica que esta comprendido entre uncierto intervalo especificando sus limites.

Ejemplo: type byte is range 0 to 255;

type index is range 7 downt o 0;type integer is range -2147483648 t o

2147483647;





REALES: Son los que define un numero real.

type nivel is range 0.0 t o 5.0;

type real is range -1,0E38 t o 1,0E38;





FISICOS: Son datos que se correspondencon magnitudes físicas, es decir, tienen valor y unidades.

type long is range 0 t o 1,0e9

uni t s

um;

mm=1000um;m=1000mm;

end units;





ENUMERADOS: Son datos que puedentomar cualquier valor especificado en unconjunto finito ó lista.

Este conjunto se indica mediante una listaencerrada entre paréntesis de elementosseparados por comas.

type nivel _ lógico is (alto,bajo,Z);

type bit is (µ0¶, µ1¶);





TIPOS COMPUESTOS

MATRICES: Son una colección de elementosdel mismo tipo a los que se accede mediante

un índice. Pueden ser de una dimensión ó de varias

dimensiones.

Pueden estar definidas para un rango ó elíndice puede ser libre teniendo la matriz unadimensión teórica infinita.





MATRICES: EJEMPLOS

type palab is array (31 downt o 0) of bit;

type transform is array (1 t o 4, 1 t o 4) of real;

type bit_vector is array ( natural range <>) of

bit;





REGISTROS: Es el equivalente al tiporegistro de otros lenguajes.

type alumno is

record

nombre: st ring;

curso: int eger;

end record;





ATRIBUTOS: Son condiciones ócaracterísticas que pueden tomar las señalesó variables.




ATRIBUTOS

Suponiendo que ³t´ es un tipo enumerado,entero, flotante ó fisico se tienen:

t¶l ef t : limite izquierdo del tipo ³t´

t¶ right : limite derecho del tipo ³t´ t¶l ow : limite inferior del tipo ³t´

t¶ high: limite superior del tipo ³t´




ATRIBUTOS

Suponiendo un tipo ³t´, un miembro ³x´ de este tipo yun entero ³N´ :

t¶pos(x): posicion ³x´ dentro del tipo ³t´

t¶v al (N): elemento (N) del tipo ³t´

t¶l ef t of(x): elemento que esta a la izquierda de ³x´ en³t´

t¶ right of(x): elemento que esta a la derecha de ³x´ en

³t´ t¶pred(x): elemento que esta delante de ³x´ en ³t´.

t¶ succ(x): elemento que esta detrás de ³x´ en ³t´




ATRIBUTOS

Si ³a´ es un tipo matriz, ³n´ elemento de este,³N´ numero entero desde 1 hasta el numerode dimensiones de la matriz:

a¶l ef t (N): limite izquierdo del rango dedimension N de a.

a¶ right (N):limite derecho del rango dedimension N de a.

a¶l ow(N): limite inferior del rango dedimension N de a.




ATRIBUTOS

a¶ high(N): limite superior del rango dedimension N de a.

a¶ range(N): Rango del indice de dimension N

de a. a¶l eng t h(N): Longitud del indice de dimension

N de a.




ATRIBUTOS

Suponiendo que ³s´ es una señal:

s¶ ev ent : Devuelve ³V´ si se ha producido uncambio en la señal ³s´.

s¶ st abl e ( t iem po): Devuelve V se la señalestuvo estable durante el ultimo periodo de³tiempo´.

El atributo s¶ ev ent es util en la definicion delcircuitos secuenciales para detectar el flancode subida o bajada de la señal de reloj.




TER MINOLOGIA

ACCIONES CON CURR ENTES: son aquellasque se realizan en forma simultanea en uncircuito. Un ejemplo son los circuitoscombinacionales.

ACCIONES SE CU EN CIALES: son aquellasque se realizan siguiendo una secuencia ó unorden determinado, no todas en formasimultanea. Un ejemplo de ellas son losprocesos que se describen las sentencias deun programa: CASE, IF-ELSE, DO-WHILE,FOR.




TER MINOLOGIA

P ROC ES O ( P ROC ESS): son los dominiosque emplea el VHDL para emplear accionesde tipo secuencial.

La asignacion de eventos secuencialesdentro de una estructura concurrente seejecutará de forma concurrente, es decir, almismo tiempo que las demás sentencias.




SINTAXIS

MODO: Describe la dirección en la cual lainformación es transmitida a través delpuerto.

Puede ser: Modo INModo OUT

Modo BUFFER

Modo INOUT




SINTAXIS

MODO IN: Es cuando por el puerto lainformación solo puede entrar a la entidad.

Se usa generalmente en relojes, entradas de

control (load, reset, enable) y datos deentrada unidireccionales.




SINTAXIS

MODO OUT: Es cuando la información en elpuerto fluye hacia fuera de la entidad.

Este modo no permite realimentación, es

decir, el compilador no puede leer este dato.




SINTAXIS

MODO BUFER: Es usado para unarealimentación interna (se usa como un driver dentro de la entidad)

Es similar al MODO OUT pero permiterealimentación.

No es un puerto BIDIRECCIONAL y solopuede ser conectado directamente a unaseñal interna ó a un puerto de modo buffer deotra entidad.




SINTAXIS

MODO INOUT: Es usado para señalesbidireccionales.

Permite realimentación interna.

Puede reemplazar a cualquiera de los modosanteriores.




SINTAXIS

TIPO: Son las diferentes clases de valoresque puede tomar la señal.

Pueden haber tantos tipos como se quiera,

ya que en VHDL se pueden definir por elusuario. También existen los tipos de forma estándar

y los creados por librerías normalizadas.

La norma internacional IEEE 1076/93 define4 tipos nativos: BOOLEAN, BIT,BIT_VECTOR, INTEGER.




SINTAXIS

TIPO BOOLEAN: Pueden tomar valoresVERDADERO (TRUE) ó FALSO (FALSE).

Un ejemplo son las salidas de los

comparadores. TIPO BIT: Pueden tomar valores 0 (LOW) ó

1(HIGH).

TIPO BIT_VECTOR: Es un vector de bits. TIPO INTEGER: Puede manejar números

enteros.




SINTAXIS

Posteriormente la norma IEEE 1164 amplió elámbito del bit definiendo un nuevo tipollamado std_logic, std_ulogic y sus derivados:

std_logic_vector, std_ulogic_vector.




SINTAXIS

ARCHIVOS DE CABECERA: Se colocan alinicio de la entidad y permiten al programacargar diversas librerías y archivos que

contienen tipos y definiciones que seránusadas por el programa.

l ibrar y ieee;

use ieee.st d_l ogic_1164.all ;

use work.st d_ari t h.all ;




library ( biblioteca)

Es un lugar al que se tiene acceso parautilizar las unidades de diseñopredeterminadas por el fabricante

permitiendo agilizar el diseño. En VHDL existen dos bibliotecas: ieee y

work.





La biblioteca work permite almacenar losprogramas que el usuario va generando.

Cuando el diseño utiliza algun paquete es

necesario llamar a la biblioteca que locontiene.

En el caso de work no se necesita ladeclaracion l ibrar y porque la carpeta siempreesta presente al desarrolar el diseño.





La biblioteca st d_l ogic_1164 contiene:

El paquete numeric_st d : define funcionespara realizar operaciones entre diferentes

tipos de datos que pueden representarse consigno y sin signo.

El paquete numeric_bi t : define tipos de datosbinarios con signo ó sin signo.

El paquete st d_ari t h: define funciones yoperadores aritmeticos tales como = > <




SINTAXIS

El programa en VHDL esta formado de dospartes principales:




SINTAXIS

ENTIDAD (ent i ty ): Es la interfaz deldispositivo con el exterior.

Es decir, describe los puertos ( por t s) que son

las entradas y salidas del circuito.




SINTAXIS

Su estructura es:

ent i ty nomb_ent is

[generic ( l ist a de paramet ros)] ;

por t s(

lista de puertos);

end nomb_ent;

EJEM O




EJEMPLO: Entidad para un com parador de igualdad de dos

números de 4 bits.

a

b

COMP IGUAL

EJEMPLO




EJEMPLO: Entidad para un com parador de igualdad de dos

números de 4 bits. ent i ty comp is por t (

a,b: in bi t _v ec t or( 3 downt o 0);

igual: out bi t );

end comp;




SINTAXIS

ARQUITECTURA (archi t ec t ure): describe lafuncionalidad del dispositivo, es decir lastransformaciones que se realizaran sobre los

datos que ingresan por los puertos paraproducir la salida.

Es decir describe el funcionamiento deldispositivo.




SINTAXIS

Su estructura es:

archi t ec t ure nomb_arch of nomb_ent is

[declaraciones]

begin

sentencias concurrentes;

end nomb_arch;




ESTILOS DE ARQUITECTUR A

Son las formas de descripción que se utilizandependiendo cada uno de su propio nivel deabstracción.




ESTILO BEHAVIOR AL

(COMPORTAMIENTO)

Este estilo se caracteriza por incluir sentencias y ordenes típicas de un lenguajede programación: when, do-while, if-then.

Como estas sentencias son de tiposecuencial se usan en el PROCESO( process).

No interesa la estructura interna deldispositivo.




ESTILO BEHAVIOR AL

archi t ec t ure ejem1of comp is

begin

process( a,b)

beginif( a=b) t hen igual <= µ1¶;el se igual <= µ0¶;end if;

end process;

end ejem1;

ESTILO DATAFLOW




ESTILO DATAFLOW(FLUJO DE DATOS)

Describe como la información serátransmitida usando señales a través deldispositivo de modo que realice el trayecto

entre entrada y salida SIN USO DE ASIGNACIONES SECUENCIALES.

En este estilo no se pueden usar procesos.




DIAGR AMA CIRCUITAL

IGUAL

U4

B(3)

A(3)

B(2)

A(2)

B(1)

A(1)

B(0)

A(0)

U3

U2

U1

U0




ESTILO DATAFLOW

archi t ec t ure ejem2 of comp is

begin

igual <= (a(0) xnor b(0))

and (a(1) xnor b(1))

and (a(2) xnor b(2))

and (a(3) xnor b(3));

end ejem2;




ESTILO STR UCTUR AL

(ESTR UCTUR AL)

Describe detalladamente como se conectan yevalúan los componentes con señales.

Es el estilo mas difícil de usar ya que detalla

las conexiones y es una forma de descripcióncircuital del dispositivo.




ESTILO STR UCTUR AL

(ESTR UCTUR AL)

Su utilidad se presenta cuando se deseacrear una estructura grande y deseamosdescomponerla en partes para manejarlamejor y hacer una simulación de cada parte.

Suele requerir el uso de señales auxiliares,paquetes y librerías de accesorios se debendeclarar al comienzo de la entidad.




ESTILO STR UCTUR AL

archi t ec t ure ejem3 of comp is

signal x: bi t _v ec t or( 0 t o 3);begin

u0: xnor2 por t ma p( a(0),b(0),x(0));u1: xnor2 por t ma p(a(1),b(1),x(1));u2: xnor2 por t ma p(a(2),b(2),x(2));u3: xnor2 por t ma p(a(3),b(3),x(3));

u4: and4 por t ma p(x(0),x(1),x(2),x(3),igual);end ejem3;




CONSTA NTES

Son elementos que se inicializan en undeterminado valor y que no puede ser cambiado una vez inicializado.

Ejemplos: const ant pi: real := 3.14;const ant delay: t ime := 20 s;




VARIABLES

Son elementos cuyo valor puede ser asignado en cualquier instante y también conun valor inicial.

Ejemplos: v ariabl e alfa:nat ural := 1;




SEÑALES

Son elementos que se declaran igual que lasvariables y las constantes.

Se diferencian de las variables en que

guardan un valor y lo pueden hacer visible enel momento adecuado.

O sea puede como un elemento que tienedos partes: la parte donde se escribe el dato

y la parte donde se lee.




SEÑALES

Pueden ser de tres tipos:

N ORMAL: no se pueden desconectar;

BU S : tiene un valor por defecto cuando están

desconectadas; R EGI STE R : no tienen un valor por defecto

pero conservan el ultimo valor que seescribió.




SIGNIFICADO FISICO

Las VARIABLES son elementos abstractos,es decir, solo tiene significado para ellenguaje.

Las SEÑALES tienen significado físico:representan las conexiones entre elementosdel circuito.




DIFERENCIA

La diferencia principal es que una asignacióna una variable se realiza en formaINMEDIATA, o sea toma el valor que se le

asigna en el momento de la asignación. En cambio una señal no recibe el valor que

se le ha asignado HASTA EL SIGUIENTEPASO DE SIMULACION.




SENTENCIA PROCESS

Es una instrucción típica de VHDL, se usa enel estilo BEHAVIORAL.

Es la forma que tiene el VHDL para incluir las

sentencias secuenciales. Para el compilador, todo el P ROC ESS seconsidera solo un paso de simulación.

LISTA SENSIBLE: es la relación de las

señales que deben cambiar para que seejecute el process.




PROCESS

Sintaxis:

[etiqueta] process (lista sensible)

[zona de declaración]

begin

sentencias secuenciales;

end process [etiqueta];




FOR MA 1:

process (lista sensible)begin


end process;Se continua ejecutando el process mientras

alguna e las señales de la lista sensiblecontinúe cambiando.

Al llegar a end se suspende el proceso y serealiza la asignacion de señal.




FOR MA 2:

process

begin


wai t ;sentencias secuenciales;wai t ;

sentencias secuenciales;end process;




FOR MA 2:

No tiene lista sensible.

Usa la palabra wai t .

Tiene la forma de lazo infinito.

El proceso se suspende cada vez que seencuentra un wai t , para realizar la asignacióna señal.




SENTENCIA WAIT

Suspende el proceso y realiza lasasignaciones respectivas a las señales.

Sintaxis:

wai t on (señales);wai t unt i l (condición);

wai t for (tiempo);




SENTENCIA IF

Se usa con t hen ± el se ejecutar un conjuntode sentencias según la evaluación de unacondición ó conjunto de condiciones, cuyo

resultado puede ser verdadero ó falso.




SENTENCIA IF

Sintaxis:I f (condición) t hen

sentencia 1;

el sesentencia 2;

end if;




SENTENCIA IF

Si la condición es VERDADERA, se ejecutala sentencia 1.

Si la condición es FALSA, se ejecuta la

sentencia 2.




ELSIF

Es una extensión de la sentencia if-t hen quepermite incluir una segunda condición

Sintaxis:

I f (condicion1) t hen sentencia 1;el sif (condicion2) t hen sentencia 2;

el se sentencia 3;

end if;




ELSIF

Funcionamiento:Si condición 1 es verdadera, se ejecuta la

sentencia 1,

Si la condición 1 es falsa, se evalúa la condición2,

Si la condición 2 es verdadera, se ejecuta lasentencia 2,

Si la condición 2 es falsa, se ejecuta lasentencia 3.

ELSIF




ELSIF(EJEMPLO)

process (e,s)

begin

if (e = µ0¶) t hen c <= µ0¶;

el sif (s = µ0¶) t hen c <= a;el se c <= b;

end if;




SENTENCIA CASE

Es una sentencia que permite ejecutar unconjunto de opciones de acuerdo a la señalde selección.

Sintaxis:case (señal a evaluar) is

when (valor1) => accion_1;

when (valor2) => accion_2;when (valor n) => accion_n;

end case;




SENTENCIA CASE

Funcionamiento:

Si ³señal a evaluar´ toma ³valor 1´, se ejecuta³accion_1´, pasando luego el programa a la

linea siguiente de ³end´, continuando luego elprograma.

Si ³señal a evaluar´ toma ³valor 2´, se ejecuta³accion_2´ y así sucesivamente.

CASE




CASE(EJEMPLO)

case control is

when ³00´ => d <= a;

when ³01´ => d <= b;

when ³10´ => d <= c;when ot hers => d <= µ0¶;

end case;




SENTENCIA LOOP

Se usa para ejecutar un grupo de sentenciasun numero determinado de veces.

Consiste en un ciclo for ó un ciclo whi l e.

La sentencia for ejecuta un numeroespecifico de iteraciones basado en el valor de una variable.

La sentencia whi l e continuará ejecutandouna operación mientras una condición decontrol local sea cierta.




EJEMPLO 1

process(a)

begin

ciclo1: for i in 7 downt o 0

l oo p

entrada(i) <= µ1¶

end l oo p;

end process;




EJEMPLO 2

process (a)

variable i: integer := 0;begin

ciclo2: whi l e i < 7 l oo pentrada (i) <= µ0¶;i = i + 1;

end l oo p;

end process;




SENTENCIA EXIT

Se usa dentro del l oo p y permite salir del lazosi se alcanza una condición fijada por nosotros.

Su verdadera utilidad se encuentra si sediseña controladores de memoria.




EJEMPLO

process (a)

begin

ciclo1:for i in 7 downt o 0

l oo pif a¶l eng t h < i t hen exi t ciclo1;entrada(i) <= µ0¶;

end if;

end l oo p;

end process;




SENTENCIA NEXT

Se encuentra también dentro de un ciclo l oo p

y sirve para saltarnos una ó más de lasejecuciones programadas.




EJEMPLO

process (a)

begin

ciclo1: for i in 7 downt o 0

l oo pif i=4 t hen nex t ;

el se

entrada (i) <= µ1¶,

end if;end l oo p;

end process;



SENTENCIA NULL

Se utiliza para que dada una condiciónespecial no pase nada, es decir, que ningunaseñal ó variable cambie y que el programa

siga su curso habitual. Su comportamientodentro de un l oo p es similar al de lasentencia nex t .

v h d l

Documents