tema 7. sistemas secuenciales

7/24/2019 Tema 7. Sistemas Secuenciales

1/58

Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 1

Tema 7. SISTEMAS

SECUENCIALES


2/58


SISTEMAS SECUENCIALESSistemas secuenciales.

BiestablesAsncronos

Latch

Flip-flopContadores

Asncronsos

SncronosRegistros

Serie (o de desplazamiento)

Paralelo


3/58


Sistemas secuenciales

En los sistemas secuenciales, la salida en uninstante de tiempo (t), depende de:

El estado de las entradas en ese instante (t).

De las salidas en el instante de tiempo (t-1).

En los sistemas secuenciales, al elemento

bsico se le denomina biestable.


4/58


Latch R-S NOR Asncrono

S

R Q

Q

RQ

QS

Prohibido11

001

110No cambia00

QtSR


5/58


Latch R-S NAND Asncrono (I)

S

R Q

Q

No cambia11

101

010

Prohibido00

QtSR

RQ

SQ


6/58


Latch J-K

Modo

complementado11

101

010No cambia00

QtKJ

J

K Q

Q


7/58


Dispositivos sncronos (I)

Los elementos secuenciales sncronos, sonaquellos que adems de sus entradas de

datos, poseen una entrada de control

denomina CLOCK (CLK) o ENABLE (E).

En los dispositivos sncronos, solo tendrn

efecto los cambios de las entradas en lasalida, cuando la entrada de control est

activa.


8/58


Dispositivos sncronos (II)

Los dispositivos sncronos pueden ser

activados por flanco o por nivel.

Por nivel Por flanco

EN CLK

EN CLK


9/58


Latch D (I)

D

Q

E

t

D

Q

Q

E


10/58


Flip-flop R-S

S

R Q

Q

CLK

S

R

Q

CLK

t

Prohibido11

001

110No cambia00

QtSR


11/58


Flip-flop J-K (I)

J

K Q

Q

CLK

J

K

Q

CLK

tModo complementado11101

010

No cambia00

QtKJ


12/58


Flip-Flop J-K Complementado

El flip-flop J-K complementado es aquelque posee sus entradas J y K conectadas a

nivel 1 permanentemente.

J

K Q

Q

CLK

1

Q

Q

CLK


13/58


Flip-flop D (I)

D

Q

CLK

t

D

Q

Q

CLK


14/58


Entradas asncronas (I)

Son aquellas entradas que afectan a la salidaindependientemente de el estado de lasentradas sncronas (D, J-K y R-S) y de la

seal de reloj. Son dos:

SET (S) o PRESET (PR). Al activarla, provocaque la salida Q se ponga a 1.

RESET (R) o CLEAR (CLR). Un nivel activoen esta entrada, resetea (pone a 0) la salida Q.


15/58


Entradas asncronas (II) Flip-flop J-K con entradas asncronas

Preset/Clear

X

X

CLK

1

1

1

1

1

0

PR

1

1

1

1

0

1

CL

Complementado11

010

101

No cambia00

0XX

1XX

QtKJ

J

K Q

Q

CLK

CL

PR


16/58


Entradas asncronas (III)

t

J

K

Q

CLK

PR

CL

J

K Q

Q

CLK

CL

PR


17/58


Integrados comerciales (I)

Flip Flop J-K:

7473 Flip-Flop J-K Dual activo por flanco negativo conterminar CLEAR.

7476 Flip-Flop J-K Dual activo por flanco negativo con

terminales PRESET Y CLEAR.74107 Flip-Flop J-K Dual activo por flanco negativo

con terminar CLEAR.

74109 Flip-Flop J-K Dual activo por flanco positivocon terminales PRESET Y CLEAR.

74112 Flip-Flop J-K Dual activo por flanco negativo

con terminales PRESET Y CLEAR.


18/58


Integrados comerciales (II)

Flip-Flop D:

7474 Flip-Flop D Dual activo por flanco positivo conPRESET y CLEAR.

74174 Flip-Flop D Hex activo por flanco negativo con

CLEAR.74175 Flip-Flop D Quad activo por flanco negativo con

CLEAR.

74273 Flip-Flop D Octal activo por flanco negativo conCLEAR.

74374 Flip-Flop D Octal activo por flanco negativo.


19/58


Integrados comerciales (III)

Latch S-R: 74279 Latch S-R Quad.

Latch D:

7475 Latch D Quad.

74373 Latch D Octal.


20/58


Contadores (I) Los contadores son circuitos secuenciales cuya

salida representa el nmero de impulsos que sehan aplicado a la entrada de control CLK.

Est formado por biestables conectados entre si.

El nmero mximo de conteo es 2N-1, donde N

es el nmero de biestables.

El mdulo del contador M (nmero de

combinaciones de salida), se determina por:

biestablesdenmeronM

n

=2=


21/58

Tema 7.Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 21

Contadores (II)

Clasificacin:Ascendente

Tipo de conteo

Descendente

Contadores

AsncronoPor el modo de

conectar CLKSncrono


22/58


Contador asncrono ascendente

(I)

En los contadores asncronos, la seal dereloj, solo se aplica al primer flip-flop (elque entrega bit LSB).

El resto lo recibe del nivel de la salida Q delflip-flop anterior.

A las entradas J y K de todos los biestables,se les aplica un nivel 1 (implica que todoslos JK estn en modo complementado).


23/58


Contador asncrono ascendente

(II)

Q

Q

CLK

QA

Q

Q

CLK

QB

Q

Q

CLK

QC

CLK

QA

QB

QC

0 1 2 3 4 5 6 7


24/58


Contador asncrono descendente

(I)

Como en el caso anterior, solo el primerflip-flop es controlado directamente por laseal de reloj.

Las entradas J y K de cada biestable, tienenaplicado un nivel alto (1).

Las entradas CLK del resto de los flip-flopes controlada por la seal Q del biestableanterior.


25/58


Q

Q

CLK

QA

Q

Q

CLK

QB

Q

Q

CLK

QC

Contador asncrono descendente

(II)

CLK

QA

QB

QC

0 4 27 6 5 3 1


26/58


Contador sncrono ascendente (I)

En los contadores sncronos, la seal Clockse aplica a todas las entradas CLK de losbiestables simultneamente.

Las entradas J y K de cada biestabledepender de las salidas Q en el tiempo t-1.

Para determinar la ecuacin de las entradasJ-K de cada biestable tendremos en cuentalo siguiente.


27/58


Contador sncrono ascendente (II)

1XX0X0011111

X11XX0101011

1X0XX0001101

X1X11X110001

1XX00X010110X11X0X100010

1X0X0X000100

X1X1X1111000

J1K1J2K2J3K3QAQBQCQAQBQC

Entradast-1t


28/58


Contador sncrono ascendente (III)

1XX0X0011111

X11XX0101011

1X0XX0001101

X1X11X110001

1XX00X010110

X11X0X100010

1X0X0X000100

X1X1X1111000


Entradast-1t

1X1XQC

X1X1QC

QAQB

J1

QAQB QAQB QAQB

K1

X1X1QC

1X1XQC

QAQB QAQB QAQB QAQB

J1= K1= 1


29/58


Contador sncrono ascendente (IV)

1XX0X0011111

X11XX0101011

1X0XX0001101

X1X11X110001

1XX00X010110

X11X0X100010

1X0X0X000100

X1X1X1111000


Entradast-1t

K2

X1XQC

X1XQC

QAQB QAQB QAQB QAQB

1XXQC

1XXQC

QAQB

J2

QAQB QAQB QAQB

J2= K2= QA


30/58


Contador sncrono ascendente (V)

1XX0X0011111

X11XX0101011

1X0XX0001101

X1X11X110001

1XX00X010110

X11X0X100010

1X0X0X000100

X1X1X1111000


Entradast-1t

K3

1QC

XXXXQC

QAQB QAQB QAQB QAQB

XXXXQC

1QC

QAQB

J3

QAQB QAQB QAQB

J3= K3= QA QB


31/58


Contador sncrono ascendente (VI)

1

J1

K1

Q

QCLK

QA

J2

K2

Q

QCLK

QB

J3

K3

Q

QCLK

QC

J1= K1= 1

J2= K2= QA

J3= K3= QA QB


32/58


Contador sncrono descendente (I)

1X1X1X000111

X1X0X0111011

1XX1X0011101

X10XX0101001

1X1XX1001110X1X00X110010

1XX10X010100

X10X0X100000


Entradast-1t


33/58


Contador sncrono descendente (II)

1X1X1X000111

X1X0X0111011

1XX1X0011101

X10XX0101001

1X1XX1001110X1X00X110010

1XX10X010100

X10X0X100000


Entradast-1t

XX11QC

XX11QC

QAQB

J1

QAQB QAQB QAQB

K1

11XXQC

11XXQC

QAQB QAQB QAQB QAQB

J1= K1= 1


34/58


Contador sncrono descendente (III)

1X1X1X000111

X1X0X0111011

1XX1X0011101

X10XX0101001

1X1XX1001110X1X00X110010

1XX10X010100

X10X0X100000


Entradast-1t

XX1QC

XX1QC

QAQB

J2

QAQB QAQB QAQB

K2

X1XQC

X1XQC

QAQB QAQB QAQB QAQB

J2= K2= QA


35/58


Contador sncrono descendente (IV)

1X1X1X000111X1X0X0111011

1XX1X0011101

X10XX0101001

1X1XX1001110X1X00X110010

1XX10X010100

X10X0X100000


Entradast-1t

XXXXQC

1QC

QAQB

J3

QAQB QAQB QAQB

K3

1QC

XXXXQC

QAQB QAQB QAQB QAQB

J3= K3= QA QB


36/58


Contador sncrono descendente (V)

1

J1

K1

Q

QCLK

QA

J2

K2

Q

QCLK

QB

J3

K3

Q

QCLK

QC

J1= K1= 1

J3= K3= QA QB

J2= K2= QA


37/58


Divisor de frecuencia

Los contadores pueden emplearse como

divisores de frecuencia.

En la figura se observa:

CLK

QA

QB

QC

fc

fc/2

fc/4

fc/8


38/58


Frecuencia de conteo (I) Una desventaja de los contadores asncronos, es su

menor velocidad de trabajo. En ellos los biestables conmutan de forma secuencial, y

solo cuando la entrada CLK pasa de 1 a 0.

Cada biestable tiene un tiempo de propagacin(tiempo transcurrido desde que se produce el

flanco de activacin hasta que la salida varia su

nivel).

La frecuencia mxima de trabajo viene dada por:

nt

1f

P=

n = nmero de biestables

tP= tiempo de propagacin


39/58


40/58


Frecuencia de conteo (III)

Ejemplo: Calcular la frecuencia mxima de

un contador de M=16.

Tiempo de propagacin del biestable J-K

30 nseg, de la puerta AND 10 nseg.

Frecuencia del contador asncrono

MHz38nseg120

1

4nseg30

1

4t

1f

P,==

=

=

Frecuencia del contador sncrono

MHz25nseg40

1

nseg10nseg30

1

tt

1f

2P1P

==

+

=

+

=


41/58


Cambio de Mdulo (I)

Es posible obtener contadores de un mduloinferior al determinado por la expresin 2n.

Para el diseo del contador, deberemos

emplear biestables con terminalesasncronos (o de preseleccin PR y CL).

El nivel de estos terminales, vendrdeterminado por el estado de las salidas delcontador (QA, QB y QC).


42/58


Cambio de mdulo (II)

Ejemplo. A partir de un contador asncrono

ascendente de M= 8, obtener un contador de M= 5.

Solucin:

Un contador de M= 5 tiene cinco posibles combinacionesbinarias 0, 1, 2, 3, y 4.

Esto implica que cuando el contador vaya a adquirir la

combinacin binaria correspondiente al 5, a de iniciarnuevamente la secuencia de conteo (ponerse a 0).


43/58


Cambio de mdulo (III)

J

K

Q

Q

CLK

1

QB

J

K

Q

Q

CLK

1

QC

J

K

Q

Q

CLK

1

QA

CL CL CL

PR PR PR

0 0 0

CLK

QA

QB

QC

0 1 2 3 4 0 1 2

C t d UP/DOWN


44/58


Contador UP/DOWN asncrono

(I)

Si analizamos por separado los contadores

asncronos ascendentes (UP) y los

descendentes (DOWN) observaremos:

En el contador ascendente obtenemos lasseales CLK de la salidas Q del biestable

anterior.

En el contador descendente obtenemos las

seales CLK de las salidas Q del biestable

anterior.

C t d UP/DOWN


45/58


Contador asncrono UP/DOWN

(II)

Para disear un contador UP/DOWN

bastar con disear un circuito que

dependiendo del estado de un terminal de

seleccin (U/D) aplique Q o a la entradaCLK.

Q

11X1

01X0

101X

000XCLKU/DQQ

C t d UP/DOWN


46/58



(III)

11X1

01X0

101X

000X

CLKU/DQQ

QQ

11U/D

11U/D

01111000

Q

Q

CLK

U/D

QUDQUDCLK +=

C t d UP/DOWN


47/58



(IV)

J

K

Q

Q

CLK

1

QA

CL

PRJ

K

Q

Q

CLK

1

QB

CL

PR

Clock

J

K

Q

Q

CLK

1

QC

CL

PR

U/D


48/58


Contadores Algunos integrados comerciales:

7490 Contador asncrono de dcadas.

7493 Contador asncrono binario 4 bits.

74160 Contador sncrono BCD.

74161 Contador sncrono de 4 bits.

74190 Contador BCD sncrono, Up/Down con controlde modo.

74193 Contador binario sncrono, Up/Down con controlde modo.

74469 Contador Octal Up/Down.

74491 Contador 10 bits.


49/58


Registros (I) Es un circuito capaz de almacenar informacin

binaria de una determinada longitud.

El nmero de biestables que lo forman,

depender de la longitud del dato a almacenar.

Serie o de desplazamiento

ParaleloRegistros

Entrada serie - salida paralelo

Entrada paralelo - salida serie


50/58

Tema 7.Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 50

Registros (II)

Comercialmente se fabrica el registro

universal 74194.

Puede trabajar como:

Registro de entrada/salida serie.

Registro de entrada/salida paralelo.

Registro de entrada paralelo, salida serie.

Registro de entrada serie, salida paralelo.


51/58


Registros serie (I) En el registro serie, los datos a almacenar (bits), se

introducen uno detrs de otro en forma de tren depulsos.

El nmero de pulsos necesarios para almacenar un

dato, es igual al nmero de bits a almacenar.

Con cada pulso de almacenamiento, los datos sedesplazan de un biestable al adyacente.

Segn esto, existen dos tipos:

Registro serie de desplazamiento a la derecha.

Registro serie de desplazamiento a la izquierda.


52/58


Registro serie (II)

Registro serie de desplazamiento a la derecha.

D Q

CLK

QB

D Q

CLK

QA

D Q

CLK

QC

ENTRADA DE DATOS

PULSO DE ALMACENAMIENTO


53/58


Registro serie (III)


D Q

CLK

QC

D Q

CLK

QB

D Q

CLK

QD

ENTRADA DE DATOS

D Q

CLK

QA

DATOS

CLOCK

QD

QC

QB

QA


54/58


Registro serie (IV)

Registro serie de desplazamiento a la izquierda

ENTRADA DE DATOS

D Q

CLK

QB

D Q

CLK

QC

D Q

CLK

QA



55/58


Registro serie (V)


D Q

CLK

QB

D Q

CLK

QC

ENTRADA DE DATOS

D Q

CLK

QA

D Q

CLK

QD

DATOS

CLOCK

QA

QB

QC

QD


56/58


Registro paralelo (I) Se caracteriza, porque los bits del dato a

almacenar en el registro, se aplican y cargan

simultneamente con el pulso de

almacenamiento. Con un solo pulso almacenamos todos los bits

en su correspondiente biestable.


57/58


Registro paralelo (II)SALIDA DE DATOS

D Q

CLK

QB

D Q

CLK

QC

D Q

CLK

QA

D Q

CLK

QD

D0

D1

D2D3

PULSO DE

ALMACENAMIENTO

ENTRADA DE DATOS


58/58


Registro paralelo (III)ENTRADA DE DATOS

D2

QA

D0D1D3

QBQCQD

D Q

CLK

CL

PR D Q

CLK

CL

PR D Q

CLK

CL

PR D Q

CLK

CL

PR

PULSO DE

ALMACENAMIENTO

SALIDA DE DATOS

tema 7. sistemas secuenciales

Documents