1

Schottky barrier heights extraction of an atomically flat Ni-silicide/Si interface with dopants through

diode characteristics andX-ray photoelectron spectroscopy

（原子レベルで平坦界面を形成するNiシリサイド/Siのダイオード特性とX線光電子分光を用いたショットキー障壁値の抽出）

岩井・角嶋研究室 07_29178 吉原 亮

2012/2/14電気電子工学科

平成23年度 学士論文発表会

2

メタルショットキーS/D構造の特長

短チャネル効果

-急峻な濃度勾配が得られる- より小さなS/D寄生抵抗-低温プロセス

メタルショットキーS/D構造

- Vt＆ IONのばらつき- GIDL（Gate induced drain leakage）

ソース・ドレイン（S/D）での浅く急峻な不純物分布が求められる

ドーピングによるソース・ドレインLphy

Dop

antC

onc.

y position

δ δGate

σ σ

Met

al C

onc.

y position

Gate

Lphy = Leff

利点

3

金属材料の選択とその課題

粗い表面・界面の形成 形成温度に依存した組成変化

- ショットキー障壁値（φBn）の

ばらつき-負バイアス印加時のリーク電流の上昇-抵抗の上昇

AgglomerationtNi

4

Annealing temperature (oC)500400325 800

NiSi2

NiSi

NiSi2

Ni-richphase

NiSi+NiSi2

Ni t

hick

ness

(nm

)NiシリサイドショットキーS/D構造における問題

Ni

Si

FIN構造

立体構造における問題

シリサイド金属メタルショットキーS/D構造に対する要求

-急峻なS/D-チャネル界面-低抵抗・低汚染界面

低抵抗低Si消費低温形成

Niシリサイドシリサイド金属

Ti、Co、Ni、Pt、Er…etc 拡散種がNiである＋

上記NiシリサイドショットキーS/D構造の課題解決が求められる

4

研究目的

1.Niシリサイドショットキー接合の課題

-膜厚依存性

-熱処理温度依存性

-粗い表面・界面

2.上記プロセスを用いて、ダイオード特性を通じばらつきの抑制と不純物導入によるφBnの変調

を示す。

これらを解決するプロセスの実現

シリサイドショットキーS/Dの形成・評価方法を提案

5

基板との反応で形成するNiシリサイドとNi/Si積層プロセス

n-Si(100) sub.

Si(1.9nm)/Ni(0.5nm)

8セット NiSi2形成のため、NiとSiの原子数の比を2:1とする膜厚を設定

・Si基板を消費しない

・基板とシリサイドの界面エネルギーがNiSiより小さいNiSi2が形成される

表面・界面が平坦なシリサイドの形成が期待される

K. Tsutsui et al., Microelectron. Eng., 85, 316, 2008

NiSiの凝集

NiSi2の凝集

・界面粗さ

・表面粗さ

Si基板の侵食

基板とシリサイド間の界面エネルギーによる凝集

提案する積層プロセス

基板反応で形成するNiシリサイド

Si substrate

Ni-silicide

Si substrate

NiSi

Si substrate

NiNiSi

400oC 700oC 900oC

Si substrate

NiSi2

as-deposited

Ni sourceシリサイドの凝集

6

積層プロセスで形成したシリサイドの組成とシート抵抗の変化

シリサイドの組成（XPS）熱処理温度におけるシート抵抗

積層プロセスにおいて、低温でNiSi2が形成されていることを確認

850oCまで凝集が発生しない安定した表面を示した

NiSi2

NiSi2

Ni(3.0nm)

NiSi2-800oCNiSi2NiSi500oC

Stacked-layerNi(5.5nm) Annealing temperature (oC)

0

100

200

300

400

500

0 200 400 600 800

RTA : 1 min in N2

シリサイドの凝集

100 300 500 700 900

Stacked-layer

Ni(3.0nm)

Ni(5.5nm)857 855 853 851

Binding energy (eV)

Inte

nsity

(a.u

.)

Stacked-layer800oC

Ni(3.0nm)800oC

Stacked-layer500oC

Ni(3.0nm)500oC

Ni(5.5nm)500oC

Ni 2p3/2 spectrahν=7938.88eVTOA=80o NiSiNiSi2

7

積層プロセスによるシリサイドの断面TEM観察

10nm 10nm

(a) as deposited (b) 500 oC

NiSi2

Si(100) Si(100)

8 set of Si(1.9nm)/Ni(0.5nm)

ダイオード特性のばらつき抑制に期待

TEMによる断面図

-熱処理による膜厚変化なし産業上歩留まり向上に期待できる

Siを消費しないプロセスの効果によるもの

-原子レベルで平坦な表面・界面を形成

8

積層プロセスの電気的優位性

700

Annealing temperature (oC)

800500300 400 6001.01.21.41.61.8

0.5

0.6

0.7

φ Bn

(eV)

n-fa

ctor

Ni(5.5nm)

Stacked-layer

Ni(3nm)

- Thermionic Emission (TE)

⎟⎟⎠

⎞⎜⎜⎝

⎛−⎟⎠⎞

⎜⎝⎛= 1exp

nkTqVJJ ST ⎟

⎠⎞

⎜⎝⎛−=

kTqTAJ Bn

STφexp2*

Si

qEπε

φ4

=∆

- SBH lowering by image force使用したモデル

300oC～700oCの広い温度領域で安定なφBnとn値を示しばらつきを抑制した結果を示した

10-5

10-4

10-3

10-2

10-1

Cur

rent

den

sity

(A/c

m2 )

-0.4 0.2-0.2 0.0

Applied voltage (V)0.1-0.1-0.3-0.5

Ni(3.0nm)φBn=0.54 eV, n=1.14

φBn=0.55 eV, n=1.06Ni(5.5nm)

Stacked-layer

φBn=0.63 eV, n=1.00

500oCA*=112 A/cm2/K2

9

不純物の界面挿入によるショットキー障壁変調の可能性

102

100

10-2

10-6

Dio

de c

urre

nt d

ensi

ty (A

/cm

2 )

10-4

-0.6 -0.4 0-0.8 -0.2 0.2

Stacked-silicide

B incorporation

P incorporation

500oC

Applied voltage (V)

0.68 eV0.36 eV0.63 eV

φBn（J-V）

0.73 eV-

0.62 eV

φBn（C-V）

B incorporationP incorporation

No doping

n-Si(100) sub.

Si(1.9nm)/Ni(0.5nm)

7セット

Ni3P(0.68nm)Si(1.9nm)

n-Si(100) sub.

Si(1.9nm)/Ni(0.5nm)

8セット

B(0.13nm)

-2.0 -1.5 -1.0 -0.5 0 0.5 1.0

2.0

1.6

1.2

0.8

0.4

0

C-2

(F-2

)

(x1023)

Stacked-silicide

B incorporation

500oC

Applied voltage (V)

不純物の導入によりφBnが変調していることを示唆

10

NiSi2 Si sub.

Si 1s spectrahν=7939.21 eV

(a)

NiSi2 Si sub.

NiSi2 Si sub.

(b)

(c)

1842 18391840 1838

Binding energy (eV)1841

Inte

nsity

(a.u

.)In

tens

ity (a

.u.)

Inte

nsity

(a.u

.)

Stacked-silicide

B incorporation

P incorporation

500 oC

500 oC

500 oC

TOA=80o

薄膜で測定したXPSからのφBnの見積もり

フェルミレベルを変えずに相対的なφBnを測定し、φBnの変調を確認した

n+ p+

φBn～0.6 eV

Nd=3x1015cm-3 λ=12nm

∆φBn = 0.33 eV

∆φBn = 0.12 eV Stacked-silicide

B incorporation

P incorporation

NiSi2

CB

VB

Si 1s

11

結論

NiシリサイドショットキーS/Dの課題を解決するプロセスの実現

そのプロセスを用いたダイオード特性から、ばらつきの抑制と不純物導入によるφBnの変調を示す

シリサイドショットキーS/Dの形成・評価方法の提案に成功した

-NiSi2の形成をXPSから確認した-325oC~850oCで安定した表面形成がシート抵抗から示された-断面TEM観測から原子レベルで平坦な表面・界面を確認した

-700oCまでばらつきのない安定したφBnとｎ値を示した

-ダイオード特性、XPSを通して不純物導入によるφBnの変調を確認した

12

13

n-Si substrate (3x1015 cm-3)

SPM cleaning and HF treatment

Diode patterning

BHF etching of SiO2

Deposition by RF sputtering in Ar

Backside Al contact

Annealing

SiO2Si sub.

Al

ショットキーダイオード作製方法

14

実効リチャードソン定数の抽出

2.7 2.9 3.1 3.3 3.51000/T (K-1)

-20

-18

-16

-14

ln(J

/T2 )

(A/c

m2 -

K2)

-1V

-10mV

500oC

⎟⎟⎠

⎞⎜⎜⎝

⎛−⎟⎠⎞

⎜⎝⎛= 1exp

nkTqVJJ ST

⎟⎠⎞

⎜⎝⎛−=

kTqTAJ Bn

STφexp2*

Vが十分負に大きい場合は J~JST

Y切片からA*を導出

Si(100)の理論値110A/cm2/K2A*=112 A/cm2/K2

- Thermionic Emission (TE)

ショットキー接合において理想的な界面を形成

15

C-V 特性

Stacked-layer

Ni(3.0nm)

Ni(5.5nm)

500oC

-2.0 -1.5 -1.0 -0.5 0.5

Applied voltage (V)

0

2.0

1.2

0.4

0

1.6

0.8

C-2

(F-2

)

Vapp(C-2=0)= biψ

-2 -1.5 -1 -0.5 0.5 1

Applied voltage (V)

0

(x1023)2.4

1.6

0.8

0

C-2

(F-2

)

16

硬X線光電子分光法

EnergySi 1s

Energy

VB

CB

硬Ｘ線光電子分光法によりSi1s軌道の電子状態を観測

・光電子の非弾性散乱の平均自由行程：λ=12 nm

・本研究におけるショットキー接合のバンド曲がりの幅：W=300 nm

界面近傍のピークを取り出すことができ、その値の差からφBnの見積もりが可能

φBn

17

積層

Binding energy (eV)851853855857

Inte

nsity

(a.u

.)

λsin80o

= 9.41nm

λsin52o

= 7.53nmλsin40o

= 6.15nmλsin30o

= 4.78nmhν=7938.57eVNi 2p3/2

角度依存性がほとんどないため、均一な膜が形成

NiSi2

500 oC 80 o

30 o

q 積層silicide

n-Si(100) Sub

角度分解XPS

18

不純物導入のφBnとｎ値

as depo. 700

Annealing temperature (oC)

800500300 400 600

1.0

1.2

1.4

1.6

n-fa

ctor

φ Bn

(eV

)0.6

0.7

0.5

0.4

0.8B incorporation

Stacked-silicide P incorporation

Stacked-silicide

B incorporation

19

深さ方向の不純物濃度

1023

1022

1021

1020

1019

NiSi2 Si sub.

0 10 20Depth (nm)

B c

once

ntra

tion

(cm

-3)

before

B

after 500oC annealing

1022

1021

1020

1019

1018

NiSi2 Si sub.

0 10 20Depth (nm)

P c

once

ntra

tion

(cm

-3)

before

after 500oC annealing

P

20

不純物導入の断面TEM観測

10nm 10nm

Si(100) Si(100)

(a) B incorporated (b) P incorporated

NiSi2

21

硬X線光電子分光法

Si

Metal

photoelectrons

hν

X線エネルギー hν=7940 eV

Si内における電子の平均自由行程 λ＝12 nm

従来の低励起エネルギーを用いた光電子分光法では困難であったバルクの電子状態を観測可能

22

不純物導入のシート抵抗

200 300 400 500 600 700 800 9000

40

80

120

160

200

Anneling temperature (oC)

She

et re

sist

ivity

(Ω/s

q.)

Satcked NiSi2P incorporation

B incorporation

23

Inte

nsity

(a.u

.)

NiSi2 Si sub.

Si 1s spectrahν=7939.21 eV

Inte

nsity

(a.u

.)

1842 18391840 1838Binding energy (eV)

1841

NiSi2 Si sub.

NiSi Si sub.

Inte

nsity

(a.u

.)

(a)

(b)

(c)

Stacked-layer

Ni(5.5nm)

Ni(3.0nm)

500 oC

500 oC

500 oC

TOA=80o

XPS

24

AFM

as depo 250 oC 400 oC 500 oC 800 oC 900 oC

200 oC 500 oC 800 oCas depo

300 oC 400 oC 500 oC 600 oC

1

2

3

0

nm

1

2

3

0

nm

1

2

3

0

nm

1

2

3

0

mm

1 2 30 mm

Ni/Si 積層

Ni 3.0nm

Ni 5.5nm

900 oC

25

SiO2

SiO2

BB

BB

Si

Si

26

Si substrate

Ni-silicide

Si substrate

NiSi

Si substrate

NiNiSi

400oC 700oC 900oC

Si substrate

NiSi2

as-deposited

Ni sourceシリサイドの凝集

27

20nm

850 oC

L. Knoll et al., IEEE EDL, 31, 350, 2010平坦な界面の形成には高温熱処理が必要

SOI

Ni(3.0nm)

28