Universitatea “Transilvania” BraşovFacultatea de Inginerie Electrică şi Ştiinţa Calculatoarelor

Specializarea: Automatică şi Informatică Aplicată

Profesor coordonator: Student : (gr. 4421 A)Florin Moldoveanu Ghita Andrei

1

TEMĂ PROIECT Nr.57

Un circuit logic combinaţional este definit prin următoarele funcţii logice booleene:

f 1FCD (x1, x2, x3, x4) = P0+P1+P2+P3+P7+P8+P9+P10+P11;

f2FCD (x1, x2, x3, x4) = P0+P2+P5+P7+P8+P10 ;

f3FCD (x1, x2, x3, x4) = P1+P5+P6+P7+P9+P13.

Se cere:

a) Să se exprime funcţiile f1, f2 şi f3 cu FCC (forma canonică conjunctivă), tabel de adevăr şi diagrame Karnaugh.

b) Să se obţină ambele forme minime (disjunctivă şi conjunctivă) ale funcţiilor logice, utilizându-se metoda diagramelor Karnaugh; se vor obţine, de asemenea formele minime disjunctive pentru funcţiile f2, f3 şi prin metoda metoda Quine-McCluskey.

c) Să se obţină formele minime disjunctive ale celor trei funcţii logice, folosindu-se metoda minimizării ansamblului.

d) Să se implementeze funcţiile logice, independent, numai cu porţi logice ŞI-NU (porţile logice sunt realizate în tehnologia TTL).

e) Să se implementeze funcţiile logice, independent, numai cu porţi logice SAU-NU (porţile logice sunt realizate în tehnologia CMOS).

f) Să se implementeze ansamblul funcţiilor logice numai cu porţi logice ŞI-NU (porţile logice sunt realizate în tehnologia TTL).

g) Să se implementeze ansamblul funcţiilor logice în următoarea variantă: funcţiile f1 şi f2 cu porţi logice ŞI-NU, realizate în tehnologia TTL, iar funcţia f3 cu porţi logice SAU-NU, realizate în tehnologia CMOS.

h) Să se implementeze ansamblul funcţiilor logice cu MUX-uri de 8 respectiv 16 căi (circuitele sunt realizate în tehnologia TTL).

i) Să se implementeze ansamblul funcţiilor logice cu DMUX-uri de 8 respectiv 16 căi şi porţi logice ŞI-NU în prima variantă, respectiv ŞI în a doua variantă (toate circuitele sunt realizate în tehnologia CMOS).

j) Să se calculeze timpii de propagare „intrare-ieşire”, pentru toate schemele logice obţinute.

k) Să se calculeze puterile disipate pentru toate schemele logice obţinute.l) Să se compare soluţiile de implementare obţinute.m) Se va face analiza, prin simulare, a tuturor schemelor logice obţinute

utilizându-se pachetul de programe OrCAD.Pe schemele logice obţinute se vor specifica tipul şi gradul de utilizare al fiecărui

circuit integrat.

2

Tabel de adevăr:

Echiv.zecimal

Intrari Iesirile functiilor

x1 x2 x3 x4 f1 f2 f3

0 0 0 0 0 1 1 01 0 0 0 1 1 0 12 0 0 1 0 1 1 03 0 0 1 1 1 0 04 0 1 0 0 0 0 05 0 1 0 1 0 1 16 0 1 1 0 0 0 17 0 1 1 1 1 1 18 1 0 0 0 1 1 09 1 0 0 1 1 0 110 1 0 1 0 1 1 011 1 0 1 1 1 0 012 1 1 0 0 0 0 013 1 1 0 1 0 0 114 1 1 1 0 0 0 015 1 1 1 1 0 0 0

Forma canonică conjunctivă a unei funcţii booleene dată prin tabel de adevăr se obţine în modul următor:1. Din tabelul de adevăr al funcţiei se consideră toate n-uplele pe care funcţia le aplică în 0.2. Se scriu termenii canonici disjunctivi care corespund acestor n-uple. În expresia TCD

argumentul x i intră ca atare sau negat după cum în combinaţia considerată are valoarea 0 sau 1.3. Termenii canonici disjunctivi obţinuţi la pasul 2 se reunesc prin semnul conjuncţiei.

3

f 1FCC( x1 , x2 , x3 , x4 )=( x1+x2+x3+x4 )( x1+x2+x3+x 4 )( x1+x2+x3+x4 )(x1+ x2+x3+x4 )

( x1+x2+x3+ x4 )( x1+x2+x3+x4 )( x1+ x2+x3+x4 )¿S4∗S5∗S6∗S12∗S13∗S14∗S15

¿Π (4,5,6 , 12 ,13 , 14 , 15 )f 2

FCC( x1 , x2 , x3 , x4 )=( x1+x2+x3+ x4 )( x1+x2+x3+x 4 )( x1+x2+x3+x4 )( x1+x2+x3+x 4 )( x1+x2+x3+x4 )(x1+ x2+x3+x4 )( x1+x2+ x3+x4 )( x1+x2+x3+x4 )( x1+x2+x3+x 4 )( x1+x2+x3+x4 )¿S1∗S3∗S4∗S6∗S9∗S11∗S12∗S13∗S14∗S15=Π (1,3,4,6,9 ,11 ,12 , 13 ,14 ,15 )f 3

FCC( x1 , x2 , x3 , x4 )=( x1+x2+x3+ x4 )( x1+x2+x3+x 4 )( x1+x2+x3+x4 )( x1+x2+ x3+x4 )( x1+x2+x3+x 4 )( x1+x2+x3+x4 )(x1+ x2+x3+x4 )( x1+x2+ x3+x4 )( x1+x2+x3+x 4 )( x1+x2+x3+x4 )¿S0∗S2∗S3∗S4∗S8∗S10∗S11∗S12∗S14∗S15

¿Π (0,2,3,4,8 ,10 , 11 , 12 ,14 ,15 )

f 1 f 2

X1X2

X3

X4 00 01 11 10

X1X2

X3

X4 00 01 11 10

00 1 0 0 1 00 1 0 0 1

01 1 0 0 1 01 0 1 0 0

11 1 1 0 1 11 0 1 0 0

10 1 0 0 1 10 1 0 0 1

f 3

X1X2

X3

X4

00 01 11 10

00 0 0 0 0

01 1 1 1 1

11 0 1 0 0

10 0 1 0 0

b) Să se obţină ambele forme minime (disjunctivă şi conjunctivă) ale funcţiilor logice, utilizându-se metoda diagramelor Karnaugh; se vor obţine, de asemenea formele minime

disjunctive pentru funcţiile f 2 si f 3 şi prin metoda metoda Quine-McCluskey.

4

Minimizarea funcţiilor booleene prin metoda diagramelor Karnaugh:

Pentru a găsi forma minimă disjunctivă (FMD) a unei funcţii trebuie aleşi numai acei implicanţi primi care includ toţi termenii canonici ai funcţiei şi conduc la o formă a funcţiei realizată cu cost minim. Pentru găsirea acoperirii cu cost minim trebuie căutate toate acoperirile posibile pentru funcţia dată din care se alege acoperirea care îndeplineşte condiţia de cost minim faţă de un anumit criteriu de cost. Costul CR se defineşte ca fiind suma costurilor implicanţilor primi din acoperirea considerată.

O funcţie booleană are şi o formă minimă conjunctivă (FMC). Pentru a vedea care dintre aceste două forme minime, disjunctivă sau conjunctivă, conduce la o reţea cu cost mai mic trebuie găsite ambele. O metodă simplă de determinare a FMC este aceea a căutării FMD pentru negata funcţiei date şi negarea acesteia. Negata unei funcţii se obţine luându-se în considerare compartimentele marcate cu zero.

Formele minime disjunctive:

X1X2

X3

X4 00 01 11 10

00 1 0 0 1

01 1 0 0 1

11 1 1 0 1

10 1 0 0 1

f 1FMD ( x1 , x2 , x3 , x4 )=x1 x3 x4+x2

X1X2

X3

X4 00 01 11 10 00 1 0 0 1 01 0 1 0 0 11 0 1 0 0 10 1 0 0 1

5

f 2FMD ( x1 , x2 , x3 , x4 )=x2 x4+x1 x2 x4

X1X2

X3

X4 00 01 11 10 00 0 0 0 0 01 1 1 1 1 11 0 1 0 0 10 0 1 0 0

f 3FMD ( x1 , x2 , x3 , x4 )=x3 x4+x1 x2 x

3

Formele minime conjunctive

X1X2

X3

X4 00 01 11 10

00 1 0 0 1

01 1 0 0 1

11 1 1 0 1

10 1 0 0 1

f 1FMC (x1 , x2 , x3 , x 4 )=( x1+x2 )( x2+x3 )( x2+x4 )

X1X2

X3

X4 00 01 11 10 00 1 0 0 1 01 0 1 0 0 11 0 1 0 0 10 1 0 0 1

f 2FMC (x1 , x2 , x3 , x 4 )=( x2+ x4 )( x4+ x2 )( x1+x2 )

6

X1X2

X3

X4 00 01 11 10 00 0 0 0 0 01 1 1 1 1 11 0 1 0 0 10 0 1 0 0

f 3FMC (x1 , x2 , x3 , x 4 )=( x3+ x4 )( x1+x3 )( x2+x3 )

Minimizarea funcţiilor prin metoda Quine-McCluskey

Această metodă porneşte de la forma canonică a funcţiei de minimizat. Metoda are două etape:

- se determină implicanţii primi;- se selectează dintre implicanţii primi obţinuţi doar aceia care acoperă total

termenii canonici ai funcţiei date şi asigură realizarea acesteia la un preţ de cost minim.

Termenii canonici se compară în felul următor:- se compară fiecare termen canonic cu toţi ceilalţi;- când se găsesc doi termeni care au proprietate de adicenţă, variabila

redundantă se elimină, obţinându-se un termen elementar;- primul ciclu de comparaţii se consideră încheiat în momentul în care s-au

comparat între ei toţi termenii canonici, obţinându-se toţi implicanţii primi posibili;

- se compară între ei pe acelaşi criteriu termenii elementari obţinuţi;- se vor face atâtea cicluri de comparaţie câte sunt necesare, pentru a nu mai

exista termeni elementari cu proprietatea de adiacenţă.

7

f 2

Grupa Indici x1 x2 x3 x4

0 P0 0 0 0 0

1 P2

P8

01

10

00

00

2 P5

P10

01

10

00

11

3 P70 1 1 1

Grupa Indici x1 x2 x3 x4 Implicanţiprimi

0 P0 P2

P0 P8

0-

00

-0

00

1 P2 P10

P8 P10

-1

00

1-

00

2 P5 P7 0 1 - 1 X

Grupa

Indici x1 x2 x3 x4 Implicanţi

primi

0 P0 P2 P8P10

P0 P8 P2 P10

--

00

--

00

Y

ImplicanţiPrimi

P0 P2 P5 P7 P8 P10

x * *

y * * * * *

f 2FMD ( x1 , x2 , x3 , x4 )=x2 x4+x1 x2 x4

8

f 3

Grupa Indici x1 x2 x3 x4

1 P1 0 0 0 1

2 P5

P6

P9

001

110

010

101

3 P7

P13

01

11

10

11

Grupa Indici

x1 x2 x3 x4 Implicanţiprimi

1 P1 P5

P1 P9

0

-

-

0

0

0

1

1

2 P5 P7

P5 P13

P6 P7

P9 P13

0-

01

11

1-

-0

10

11

-1

x

Grupa

Indici x1 x2 x3 x4 Implicanţi

primi

1 P1 P5 P9 P13

P1 P9 P5 P13

--

00

--

00

Y

ImplicanţiPrimi

P1 P5 P6 P7 P9 P13

x * *

y * * * *

f 3FMD ( x1 , x2 , x3 , x4 )=x1 x2 x3+x3 x4

9

b) Să se obţină formele minime disjunctive ale celor trei funcţii logice, folosindu-se metoda minimizării ansamblului.

f 1FCD ( x1 , x2 , x3 , x4 )=Σ (0,1,2,3,7,8,9 ,10 , 11 )

f 2FCD ( x1 , x2 , x3 , x4 )=Σ (0,2,5,7,8 ,10 )

f 3FCD ( x1 , x2 , x3 , x4 )=Σ (1,5,6,7,9 , 13 )

f 1

*

f 2

= Σ(

0,2,7,8,10)

f 1

*

f 3=

Σ(1,7,9)

f 2

*

f 3=

Σ(5,7)

f 1

*

f 2

*

f 3=

Σ(7)

f 1

*

f 2

X1X2

X3

X4 00 01 11 10 00 1 0 0 1 01 0 0 0 0 11 0 1 0 0 10 1 0 0 1

f 1

*

f 3

X1X2

X3

X4 00 01 11 10 00 0 0 0 0 01 1 0 0 1 11 0 1 0 0 10 0 0 0 0

10

f 2

*

f 3

X1X2

X3

X4 00 01 11 10 00 0 0 0 0 01 0 1 0 0 11 0 1 0 0 10 0 0 0 0

f 1

*

f 2

*

f 3

X1X2

X3

X4 00 01 11 10 00 0 0 0 0 01 0 0 0 0 11 0 1 0 0 10 0 0 0 0

Funcţia Implicanţi primi Funcţia Implicanţi primiIndici Expresia Notaţia Indici Expresia Notaţia

f 13,7

0,1,3,2,8,9,10,11

x1 x3 x4

x2

h

e

f 1⋅f 20,2.8,10

7

x2 x4

x1 x2 x3 x 4

a

b

f 25,7 - f 1⋅f 3

1,9 x2 x3 x4c

11

0,2,8,10

x1 x2 x4

x2 x4

-

f 2⋅f 35,7 x1 x2 x4

d

f 3 6,7

1,5,9,13

x1 x2 x3

x3 x4

f

g

`f 1 *

f 2 *f 3

7 x1 x2 x3 x 4

Implicanţi primi Termeni canonici

Notaţie

Indici Funcţie f 1 f 2 f 3

0 1 2 3 7 8 9 10 11 0 2 5 7 8 10 1 5 6 7 9 13

a 0,2,8,10 f 1⋅f 2 * * * * * * * *

b 7 f 1⋅f 2⋅f 3 * * *

c 1,9 f 1⋅f 3 * * * *

d 5,7 f 2⋅f 3 * * * *

e 0,1,3,2,8,9,10

f 1 * * * * * * * *

f 6,7 f 3 * *

g 1,5,9,13 f 3 * * * *

h 3,7 f 1 * *

f1

FMD( x1 , x2 , x3 , x4 )=e+h=x1 x3 x4+x2

f2

FMD( x1 , x2 , x3 , x4 )=a+d=x2 x4+ x1 x2 x4

f3

FMD( x1 , x2 , x3 , x4 )=g+ f =x1 x2 x3+x3 x4

12

d) Să se implementeze funcţiile logice, independent, numai cu porţi logice ŞI-NU (porţile logice sunt realizate în tehnologia TTL).

f 1FMD ( x1 , x2 , x3 , x4 )=x2+ x1 x3 x4=x2⋅( x1 x3 x4 )

1*74LS00(-2)1*74LS10(-2)

f 2FMD ( x1 , x2 , x3 , x4 )=x2 x4+x1 x2 x4=( x2 x4 )( x1 x2 x4 )

13

2*74001*7410(-2)

f 3FMD ( x1 , x2 , x3 , x4 )=x3 x4+x1 x2 x3=( x3 x4 )( x1 x2 x3 )

1*74001*7410(-2)

e) Să se implementeze funcţiile logice, independent, numai cu porţi logice SAU-NU (porţile logice sunt realizate în tehnologia CMOS).

f 1FMD ( x1 , x2 , x3 , x4 )=x2+ x1 x3 x4=x2 x1+x3+x4=x2+( x1+ x3+x4 )

14

2*74HC27(-1)

f 2FMD ( x1 , x2 , x3 , x4 )=x2 x4+x1 x2 x4=( x2+x 4 )( x1 x2 x4 )=( x2+x4 )+( x1+x2+x4 )

f 3FMD ( x1 , x2 , x3 , x4 )=x3 x4+x1 x2 x3=( x3+x4 )( x1+x2+x3 )=( x3+x4 )+( x1+x2+x3 )

2*74HC27(-1)

15

2*74HC27(-1)

f) Să se implementeze ansamblul funcţiilor logice numai cu porţi logice ŞI-NU (porţile logice sunt realizate în tehnologia TTL).

74LS00 74LS10 74LS20

16

g)Să se implementeze ansamblul funcţiilor logice în următoarea variantă: funcţiile f1 şi f2 cu porţi logice ŞI-NU, realizate în tehnologia TTL, iar funcţia f3 cu porţi logice SAU-NU, realizate în tehnologia CMOS

17

h) Să se implementeze ansamblul funcţiilor logice cu MUX-uri de 8 respectiv 16 căi (circuitele sunt realizate în tehnologia TTL).

Un circuit de multiplexare este un circuit logic combinaţional care, în cazul general, are 2n intrări de date (I2

n-1 … I2 I1 I0), n intrări de selecţie (S0 S1 … Sn+1) şi o ieşire (Z).

Expresia ieşirii Z la un moment dat este dată de intrare Ik, k=0, … ,2n-1 unde k reprezintă echivalentul zecimal al numărului binar dat de stările 1 şi 0 ale intrărilor de selecţie: k=S n-

1, Sn-2, … , S1, S0.

Implementarea funcţiei f 1 cu 2xMUX de 8 căi conectate în paralel

18

La implementarea unei funcţii logice cu 2 multiplexoare de 8 căi legate în paralel variabilele funcţiei de implementat se aplică astfel : prima variabilă (cea mai semnificativă ) se aplică pe intrarea de strobare la primul multiplexor aşa cum este ea iar la al doilea multiplexor negată, celelalte variabile aplicându-se în ordinea semnificativitaţii lor pe intrările de date. Pe intrările de selecţie se vor aplica semnale corespunzătoare echivalenţilor zecimali prezenţi în expresia funcţiei urmând ca ieşirile celor două multiplexoare să fie legate într-o poartă SAU.

Implementarea funcţiei f 2 cu MUX de 8 căi şi o variabilă aplicată pe intrările de date

La implementarea unei functii cu un multiplexor de 8 căi şi o variabilă aplicată pe intrările de date se pleaca de la tabelul de adevăr al funcţiei de implementat separându-se variabila cea mai puţin semnificativă. Astfel din cele n variabile se separă n-1 având ponderile cele mai mari si se plică pe intrările de selecţie ale multiplexorului. Astfel se obţin termeni canonici de n-1 variabile. Pentru a obţine însă termenii canonici de n variabile prezenţi în expresia funcţiei de implementat trebuie adăugată variabila separată. Acest lucru se realizează prin aplicarea variabilei pe intrările de date ale MUX-ului.

Nr. Crt. Intrari Iesirea funcţiei f2x1 x2 x3 x4 f2

0 0 0 0 0 1

19

1 0 0 0 1 0

2 0 0 1 0 13 0 0 1 1 04 0 1 0 0 05 0 1 0 1 16 0 1 1 0 07 0 1 1 1 18 1 0 0 0 19 1 0 0 1 0

10 1 0 1 0 111 1 0 1 1 0

12 1 1 0 0 013 1 1 0 1 0

14 1 1 1 0 015 1 1 1 1 0

x1 x2 x3=000→F2=1 pentru x4=0⇒ D0=x4

x1 x2 x3=001→F2=1 pentru x4=0⇒ D1=x 4

x1 x2 x3=010→F2=1 pentru x4=1⇒D2=x4

x1 x2 x3=011→F2=1 pentru x4=1⇒D3=x4

x1 x2 x3=100→F2=1 pentru x4=0⇒ D4=x4

x1 x2 x3=101→F2=1 pentru x4=0⇒ D5=x 4

x1 x2 x3=110→F2=0 oricare ar fi x4⇒ D6=0

x1 x2 x3=111→F2=0 oricare ar fi x4⇒ D7=0

f2FCD (x1, x2, x3, x4) = P0+P2+P5+P7+P8+P10

= x1 x2 x3 x4+x1 x2 x3 x4+x1 x2 x3 x4+x1 x2 x3 x4+x1 x2 x3 x4+x1 x2 x3 x4

= ( x1 x2x3 ) x4+( x1 x2 x3 ) x4+( x1 x2 x3 ) x4+( x1 x2 x3 ) x4+( x1 x2 x3 ) x4+( x1 x2 x3) x4

= P0

'' x4+P1'' x4+P2

'' x4+P3'' x4+P4

'' x4+P5'' x4+ P6

'' 0+P7'' 0

20

Implementarea funcţiei f 3 cu MUX de 16 căi

La implementarea cu multiplexoare de 16 căi variabilele funcţiei se vor aplica pe intrările de date. Deoarece circuitul are ieşiri active în “0” logic rezultă că pe intrările de selecţie se vor lega la “1” logic termenii canonici care nu sunt prezenţi în expresia funcţiei iar termenii canonici prezenţi în expresia funcţiei se vor lega la “0” logic.

f 1FCD (x1, x2, x3, x4) = P0+P1+P2+P3+P7+P8+P9+P10+P11;

21

Implementarea cu circuite integrate:

3x74LS151(-) 1x74LS150(-)

1x74LS04(-4) 1x74LS02(-3)

22

14 13 12 11 10 9 8

16 15 14 13 12 11 10 9

x1

F 3

12 11 10 9 8 7 6 5 4 3 2 1

x3

74LS02

16 15 14 13 12 11 10 9

V C C

74LS151

F 18 7 6 5 4 3 2 1

7 6 5 4 3 2 1

24 23 22 21 20 19 18 17 16 15 14 13

F 2

x2

7 6 5 4 3 2 1

74LS151

16 15 14 13 12 11 10 9

74LS151

8 7 6 5 4 3 2 1

8 7 6 5 4 3 2 1

74LS04

14 13 12 11 10 9 8

x4

74LS151

i) Să se implementeze ansamblul funcţiilor logice cu DMUX-uri de 8 respectiv 16 căi şi porţi logice ŞI-NU în prima variantă, respectiv ŞI în a doua variantă (toate circuitele sunt realizate în tehnologia CMOS).

Demultiplexoarele sunt circuite combinaţionale care, în cazul general au o intrare de date I, n intrări de selecţie S0, S1, …, Sn-1 si 2ieşiri Z0, Z1, …, Z2.Pentru implementarea funcţiilor cu DMUX variabilele funcţiei se vor aplica pe intrările de selecţie în raport cu ponderile acestora.

Pentru realizarea nivelului logic SAU se pot folosi porţi:

1. ŞI-NU, în acest caz se leagă la intrările porţilor ŞI-NU ieşirile DMUX corespunzătoare termenilor canonici prezentaţi în expresia funcţiei de implementat.

2. ŞI, în acest caz se leagă la intrările porţilor ŞI ieşirile DMUX corespunzătoare termenilor canonici care nu apar în expresia funcţiei (se vor considera funcţiile negate).

23

În cazul în care funcţia are, în caz general, n variabile şi se impune să se implementeze un DMUX 1:2 se va separa variabila cu ponderea cea mai mare, iar cele n-1 variabile de stare se vor aplica pe intrarile DMUX în raport cu ponderile lor. Deoarece la ieşirile acestor circuite se obţin termeni canonici de n-1 variabile, iar în forma în care a fost funcţia de implementat sunt termeni canonici de n variabile, este necesar sa se adauge si variabila lipsă. Acest lucru se realizeaza prin intermediul unei reţele cu porţi logice. La intrările unei porţi ŞI se vor aplica ieşirile DMUX-ului corespunzătoare termenilor canonici care nu apar în expresia funcţiei (se ia în considerare negata funcţiei).

Implementarea funcţieif 1 cu DMUX-uri de 8 căi conectate în paralel:

La implementarea cu demultiplexoare de 8 căi cele două demultiplexoare se conectează în paralel pe intrările de selecţie respectiv de strobare cu variabila cea mai semnificativă aplicată pe intrările de strobare pentru primul demultiplexor aşa cum este ea si pentru al doilea negată.

Implementarea funcţiei f 3 cu DMUX de 16 căi şi porţi ŞI

24

Implementarea cu circuite integrate:1x74HC154 2x74HC21

25

X 1

F 3

14 13 12 11 10 9 8

74HC154

X 2

12 11 10 9 8 7 6 5 4 3 2 1

74HC21

24 23 22 21 20 19 18 17 16 15 14 13

7 6 5 4 3 2 1

V C C

14 13 12 11 10 9 8

7 6 5 4 3 2 1

74HC21

X 4

X 3

Implementarea funcţiei f 2 cu DMUX 8 căi şi reţea de porţi logice

La implementarea unei funcţii cu DMUX-uri de 8 căi şi reţea de porţi logice dintre cele n variabile ale funcţiei se separă n-1 având ponderile cele mai mici şi se aplică pe intrările DMUX-ului. Astfel la ieşirile acestuia se obţin termeni canonici de n-1 variabile. Pentru a obţine termeni canonici de n variabile trebuie adaugată variabila separată . Acest lucru se face în exteriorul DMUX-ului de obicei printr-o reţea de porţi logice. Deoarece ieşirile DMUX-ului sunt active în 0 logic rezultă că pentru realizarea nivelului SAU se folosesc porţi logice ŞI-NU ale funcţiei negate.

26

f2FCD (x1, x2, x3, x4) =P0+P2+P5+P7+P8+P10

= x1 x2 x3 x4+x1 x2 x3 x 4+x1 x2 x3 x4

+x1 x2 x3 x4+x1 x2 x3 x4+x1 x2 x3 x 4

¿ x1( x2 x3 x4 )+x1( x2 x3 x4 )+x1( x2 x3 x4 )+x1( x2 x3 x4 )+x1( x2 x3 x4 )+x1( x2 x3 x4 )

¿ P0'' +P2

'' +x1 P5'' +x1 P7

''

¿ P0''⋅¿ P2

''⋅¿ x1 P5⋅x1 P7'' ¿=P0

''⋅P2'' ( x1+x1 P7

'' +x1 P5'' +P5

'' P7'' ) ¿=P0

'' P2'' x1⋅x1 P0

'' P2'' P7

''⋅x1 P0'' P2

'' P5''⋅P0

'' P2'' P5

'' P7''

27

Echiv.zec.

Variabilele de intrare

Funcţia

X1 X2 X3 X4 F20 0 0 0 0 11 0 0 0 1 02 0 0 1 0 13 0 0 1 1 04 0 1 0 0 05 0 1 0 1 16 0 1 1 0 07 0 1 1 1 18 1 0 0 0 19 1 0 0 1 010 1 0 1 0 111 1 0 1 1 012 1 1 0 0 013 1 1 0 1 014 1 1 1 0 015 1 1 1 1 0

28

j) Să se calculeze timpii de propagare „intrare-ieşire”, pentru toate schemele logice obţinute.

Date de catalog ale circuitelor integrate folosite

C.I.Tehnologie

tPLH[ns]

tPHL[ns]

I CCH (TTL)I OH(CMOS )[mA]

I CCL(TTL)I OL(CMOS )[mA]

Pd[mW]

74LS00 TTL 9 10 0.8 2.474LS02 TTL 10 10 1.6 2.874LS04 TTL 9 10 1.2 3.674LS10 TTL 9 10 0.6 1.874LS20 TTL 9 10 0.4 1.274LS150 TTL 23 22 40 40 20074LS151 TTL 17 19 29 29 3074HC00 CMOS 9 9 -20 2074HC02 CMOS 9 9 -20 2074HC04 CMOS 9 9 -20 2074HC20 CMOS 14 14 -20 2074HC21 CMOS 14 14 -20 2074HC27 CMOS 10 10 -20 2074HC30 CMOS 26 26 -10 1074HC154 CMOS 35 35 -10 1074HC155 CMOS 15 15 -10 1074HC4002 CMOS 20 20 -10 10

Toţi parametrii sunt măsuraţi la temperatura de 25 de grade C si tensiunea de alimentare de Vcc=4.5V.

Calculul timpilor de propagare

Timpii de propagare se vor calcula după formula:

t p=12( tPLH+t PHL)

74LS00,74LS04,74LS10,74LS20: t p=( 9+10

2 )=9,5 ns

74LS02: t p=(10+10

2 )=10ns

74LS150: t p=(23+22

2 )=22 ,5 ns

74LS151: t p=(17+19

2 )=18ns

74HC00,74HC02,74HC04: t p=( 9+9

2 )=9ns

29

74HC20,74HC21: t p=(14+14

2 )=14 ns

74HC27: t p=(10+10

2 )=10 ns

74HC30: t p=(26+26

2 )=26 ns

74HC154: t p=(35+35

2 )=35 ns

74HC155: t p=(15+15

2 )=15ns

74HC4002: t p=(20+20

2 )=20 ns

Calculul puterilor disipate

Pd=V CC⋅I CCL+ I CCH

2

74LS00: Pd=4,5⋅0,8+2,4

2=7,2 mW

74LS02: Pd=4,5⋅1,6+2,8

2=9,9 mW

74LS04: Pd=4,5⋅1,2+3,6

2=10 , 8mW

74LS10: Pd=4,5⋅0,6+1,8

2=5,4 mW

74LS20: Pd=4,5⋅0,4+1,2

2=3,6mW

74LS150: Pd=4,5⋅40+40

2=180 mW

74LS151: Pd=4,5⋅29+29

2=130 , 5mW

Pd=Vcc

2⋅fi (CPD+CPL )74HC00,04:

Pd=4,52⋅105 (20+50)=1417 ,5⋅105⋅10−12=1 , 417⋅10−4=0 ,141 mW

74HC02: Pd=20 ,25⋅105(22+50 )=0 ,145 mW

74HC20,21,27,30: Pd=20 ,25⋅105(25+50)=0 ,151 mW

30

74HC154: Pd=20 ,25⋅105( 88+50)=0 , 279 mW

74HC155: Pd=20 ,25⋅105(53+50)=0 ,208 mW

74HC4002Pd=20 ,25⋅105(22+15 )=0 ,074 mW

31

Cuprins:

1. Tema proiect .............................................................................................................................. 22. Tabel de adevar .......................................................................................................................... 33. Forme canonice conjunctive(FCC) ............................................................................................ 34. Diagramele Karnaugh ................................................................................................................ 45. Minimizarea functiilor prin metoda diagramelor Karnaugh ...................................................... 46. Minimizarea functiilor prin metoda Quinn – McCluskey .......................................................... 67. Minimizarea functiilor prin metoda minimizarii ansamblului ………………………………... 78. Implementarea functiilor, independent, numai cu porţi ŞI-NU ……………………………. 119. Implementarea functiilor, independent, numai cu porţi SAU-NU …………………………. 1310. Implementarea ansamblului funcţiilor logice numai cu porţi logice ŞI-NU .......................... 1511.Implementarea ansamblului funcţiilor logice cu porţi logice ŞI-NU si porţi logice SAU-NU 16

12. Implementarea funcţiei f 1 cu circuite integrate ...................................................................... 1713. Implementarea ansamblului de functii cu circuite integrate ................................................... 18

14. Implementarea funcţiei f 1 cu 2xMUX de 8 căi conectate în paralel ..................................... 21

15. Implementarea funcţiei f 2 cu MUX de 8 căi şi o variabilă aplicată pe intrările de date ....... 21

16. Implementarea funcţiei f 3 cu MUX de 16 căi ....................................................................... 21

17. Implementarea functiilor f 1 ,f 2 si f 3 cu MUX-uri (circuite integrate) ................................

23

18. Implementarea funcţiilor f 1 si f 2 cu DMUX-uri de 8 căi conectate în paralel ................... 24

19. Implementarea funcţiilor f 1 si f 2 cu DMUX-uri (circuite integrate) .................................. 2520. Implementarea funcţiei F4 cu DMUX 8 căi şi reţea de porţi logice ....................................... 2821. Implementarea funcţiei F4 cu DMUX (circuite integrate) ..................................................... 3022. Implementarea funcţiei F3 cu DMUX de 16 căi şi porţi logice ŞI-NU ................................. 3123. Implementarea funcţiei F3 cu DMUX de 16 căi şi porţi logice ŞI-NU (circuite integrate) .. 3224. Implementarea funcţiei F1 cu DMUX de 16 căi şi porţi ŞI ................................................... 3325. Implementarea funcţiei F1 cu DMUX de 16 căi şi porţi ŞI (circuite integrate) ..................... 3426. Calculul timpilor de propagare ............................................................................................... 3527. Calculul puterilor disipate ...................................................................................................... 37

32