poziomy abstrakcji w elektronice - w12.pwr.wroc.pl · • liczby zmiennoprzecinkowe zapisywane są...

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

1

Poziomy abstrakcji w elektronice

prawa fizyki

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

2

Sygnały cyfrowe

Unadajnik odbiornik Unadajnik odbiornik Unadajnik odbiornik

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

3

Bramki logiczne

sumaOR

iloczynAND

suma zanegowanaNOR

iloczyn zanegowanyNAND

bufor

negatorNOT

alternatywa wykluczającasuma mod 2EXOR, XOR

równoważnośćzanegowana alternatywa wykluczająca

EXNOR

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

4

Przykłady konstrukcji bramek

DL – logika diodowa, bramka OR

„1” odpowiada napięciu kilku V, „0” odpowiada napięciu < 0,6V

TTL – Transistor Transistor Logic

Vcc = 5 V. Tylko podanie napięcia około Vcc na A i B spowoduje nasycenie tranzystora wejściowego i stan niski na wyjściu – bramka NAND

CMOS – ComplementaryMOSInwerter zbudowany z tranzystorów PMOS i NMOS. „1” na A powoduje otwarcie NMOS, zatkanie PMOS i „0” na Q

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

5

Algebra Boole'a

• Algebra Boole'a została tak nazwana dla uhonorowania wkładu angielskiego uczonego George'a Boole'a w formalizację i algebraizację logiki

• Algebra Boole'a operuje na dwuwartościowych argumentach, przyjmujących wartości 0 i 1

• Elementarne operacje:– suma logiczna: „”, „+”– iloczyn logiczny: „”, „•”– negacja: „”, „ ”

0 0

0 1

1 0

1 1

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

6

Algebra Boole'a - własności

• przemienność:

• łączność:

• rozdzielność:

• tożsamość:

• komplementarność:

1

11

0

AA

AAA

A

AA

CABACBA

CBACBA

ABBA

0

1

00

AA

AAA

AA

A

CABACBA

CBACBA

ABBA

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

7

Algebra Boole'a - prawa

• Prawo de Morgana

• Prawo sklejania

• Prawo pochłaniania

BABA BABA

ABABA ABABA

BABBA

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

8

Budowanie układu na podstawie funkcji

0112 xxxxf

OROROR

ANDAND

ANDAND

2x

1x

0x

12 xx

01 xx

0112 xxxx

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

9

Funkcje boolowskie

• Funkcja boolowska to dowolne odwzorowanie f:XY, gdzie B={0,1}, X jest podzbiorem Bn, Y jest podzbiorem Bm.

• Jeżeli funkcja jest określona dla całego zbioru Bn

nazywamy ją funkcją zupełną. W przeciwnym wypadku jest to funkcja niezupełna, nie w pełni określona

• Liczba wszystkich n-argumentowych boolowskich funkcji zupełnych jest równa

n22

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

10

Funkcje boolowskie dwóch zmiennych

• Wśród wszystkich możliwych funkcji boolowskich dwóch zmiennych największe znaczenie mają:– funkcja sumy logicznej OR i jej negacja NOR– funkcja iloczynu logicznego AND i jej negacja NAND– funkcja alternatywy wykluczającej EXOR i jej negacja EXNOR– funkcje stałe 0 i 1– funkcje tożsamości i negacji x0 i x1

0 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

0 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

1 0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

Wszystkie funkcje boolowskie dwóch zmiennych

0

EXO

R

NAN

D

AN

D

EXN

OR

OR 1

NO

R

x 0 x 0x 1 x 1

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

11

Sposoby zapisu funkcji boolowskich

• tabela prawdy• zapis algebraiczny (wyrażenie w algebrze Boole’a)

– postać kanoniczna sumy– postać kanoniczna iloczynu

• zapis dziesiętny• mapa Karnaugha

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

12

Tabela prawdy

0 0 0 0

0 0 1 1

0 1 0 1

0 1 1 0

1 0 0 0

1 0 1 1

1 1 0 1

1 1 1 1

Tabela prawdy

argumenty wartości

0 0 0 0

0 0 1 1

0 1 0 1

0 1 1 -

1 0 0 0

1 0 1 1

1 1 0 -

1 1 1 1

Tabela prawdy funkcji niezupełnej

argumenty funkcji dla których wartość funkcji jest nieokreślona

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

13

Term zupełny

0 0 0

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 1

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

14

Tabela prawdy, postaci kanoniczne

0 0 0 0

0 0 1 1

0 1 0 1

0 1 1 0

1 0 0 0

1 0 1 1

1 1 0 1

1 1 1 1

Postać kanoniczna sumacyjna

f=

Postać kanoniczna iloczynowa

f=

0 0 0 0

0 0 1 1

0 1 0 1

0 1 1 0

1 0 0 0

1 0 1 1

1 1 0 1

1 1 1 1

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

15

Zapis dziesiętny

0 0 0 0 0

1 0 0 1 1

2 0 1 0 1

3 0 1 1 0

4 1 0 0 0

5 1 0 1 1

6 1 1 0 1

7 1 1 1 1

Zapis dziesiętny sumacyjny

f

Zapis dziesiętny iloczynowy

f

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

16

x1x0x2

00 01 11 10

0

1

Mapy Karnaugh

0 0 0 0

0 0 1 1

0 1 0 1

0 1 1 0

1 0 0 0

1 0 1 1

1 1 0 1

1 1 1 1

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

17

Mapy Karnaugh

x1x0x2

x1x0x3x2

x0x1

x1x0x4x3x2

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

18

Kody binarne stałoprzecinkowe

Dziesiętny kod pozycyjny:

1

0

10n

i

iiaALx

1

0

2n

i

iiaALxDwójkowy kod pozycyjny:

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

19


1

2n

mi

iiaALxKod stałoprzecinkowy:

2

01 21 1

n

i

ia aALx nKod znak – moduł:

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

20


2

01

11 221

n

i

inn aaALx

2

01

11 22

n

i

inn aaALx

Kod U1:

Kod U2:

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

21

Kod spolaryzowany i BCD

• Kod spolaryzowany:

1

01 12,,2

n

i

ni NNxaNALx

• Najczęściej polaryzujemy o N=-2n-1:

1

0

111

1 12,2,22n

i

nnin xaALx

• Kod BCD:

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

22

Kod zmiennoprzecinkowy

• Liczbę koduje się jako ciąg trzech słów: słowa znaku S, mantysy M, iwykładnika E

• Mantysa jest normalizowana: 0,5 ≤ M < 1, binarnie 0.1xxxxxx

ELS MLALx 21

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

23

Dodawanie, odejmowanie

• W NKB dodawanie i odejmowanie wykonujemy zgodnie z regułami dla systemów pozycyjnych

A Bprzeniesienie C lub pożyczka

S z bitu młodszegoA+B+C A-B-S

0 0 0 0 0

0 1 0 1 11

1 0 0 1 1

1 1 0 10 0

0 0 1 1 11

0 1 1 10 10

1 0 1 10 0

1 1 1 11 11

przeniesienie do bitu starszego

pożyczka z bitu starszego

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

24

Mnożenie NKB

A. Skorupski, Podstawy Techniki Cyfrowej, WKŁ

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

25

Mnożenie U1


Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

26

Mnożenie U2


Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

27

Dzielenie stałopozycyjne


Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

28

Arytmetyka zmiennoprzecinkowa

• Liczby zmiennoprzecinkowe zapisywane są za pomocą 3 słów:– słowo znaku S (1 bit)– słowo mantysy M, stałoprzecinkowo– słowo wykładnika E, kod spolaryzowany

• Mantysa jest znormalizowana: 0,5 ≤ M < 1,0• Normy - IEEE 754:

– pojedyncza precyzja: 1 bit znaku, 23 bity mantysy, 8 bitów wykładnik, precyzja około 10-7

– podwójna precyzja: 1 bit znaku, 52 bity mantysy, 11 bitów wykładnik, precyzja około 10-15

ELS MLALx 21

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

29

Arytmetyka zmiennoprzecinkowa

• Dodawanie, odejmowanie:– wyrównanie wykładników– dodanie mantys– normalizacja mantysy

• Mnożenie, dzielenie:– mnożenie mantys– zaokrąglenie, normalizacja– dodanie / odjęcie wykładników– korekcja wykładnika w związku z normalizacją

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

30

Twierdzenie Shannona

Twierdzenie Shannona: dla jednoznacznego odtworzenia przebiegu poddanego próbkowaniu częstotliwość próbkowania fs=1/∆t musi być równa lub większa podwojonej częstotliwości najwyższej harmonicznej sygnału.W przeciwnym wypadku wystąpi zjawisko tzw. aliasingu

Tumański S., Technika pomiarowa, WNT 2007

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

31

Kod 1 z n

• Na przykład 1 z 4• Wartości kodowane są na n bitach, przy czym

prawidłowymi słowami w tym kodzie są n-bitowe słowa z dokładnie 1 bitem równym 1.

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

32

Kod Gray'a

n NKB GRAY Modyfikacje0 00001 00012 00103 00114 01005 01016 01107 01118 10009 100110 101011 101112 110013 110114 111015 1111

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

33

Kod Graya - zastosowania

000 001 011010 101100 110 111

000 001 010011 111110 101 100

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

34

Kod Gray'a - zastosowania

tarcza enkodera obrotowego 5-bitowy enkoder 1-ścieżkowy

100001010011100111101101011000010000101001110011110110101100001000010100111101111011000110000101001010011110110101100011000010100111001111011010110001

[Wikipedia]

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

35

Projektowanie układów kombinacyjnych

0 0 0 0

0 0 1 1

0 1 0 1

0 1 1 0

1 0 0 0

1 0 1 1

1 1 0 1

1 1 1 1

f

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

36

Mapy Karnaugh

x1x0x2

00 01 11 10

0

1

0 0 0 0

0 0 1 1

0 1 0 1

0 1 1 0

1 0 0 0

1 0 1 1

1 1 0 1

1 1 1 1

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

37

Mapy Karnaugh

0 0 0 1

1 1 0 1

1 1 0 1

0 0 0 1

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

38

Mapy Karnaugh

x1x0x2

00 01 11 10

0

1

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

39

Mapy Karnaugh – przykłady implikantów

a b

c c

d e

pole implikant implicent

a

b

c

d

e

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

40


f

g

h

pole

f

g

h

implikant implicent

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

41


• Przy zaznaczaniu implikantów na siatkach o boku 8 należy pamiętać o tym, że implikanty przecinające osie symetrii muszą być względem nich symetryczne

0 0 0 0

0 1 1 1

0 0 0 1

1 0 0 1

1 0 0 1

0 0 0 0

0 1 1 0

0 0 0 0

f023 xxx 023 xxx 0124 xxxx

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

42

Mapy Karnaugh - przykłady

Y1 = f(X) Y2 = f(X)

3

7,6,4,2,0

4

15,13,10,9,7,6,5,2,1

4

15,14,13,12,3,2,1,0

4

15,13,12,10,8,7,5,4,2,0

3

6,5,2,0

3

7,5,3,2,1,0

31

30

6,2,4,0

7,5,3,1

y

y

41

40

13,10,9,8,5,2,1

15,13,7,6,5,4,2,0

y

y

31

30

6,5,4,3,1

4,3,2,1

y

y

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

43

Metoda Quine – McCluskeyPo

dsta

wy

Tech

niki

Cyf

row

ej i

Mik

ropr

oces

orow

ej I

© T

omas

z Pi

asec

ki

44

Metoda Quine – McCluskey

3

6,5,4,3,2,0f

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

45

Metoda Quine – McCluskey

4

15,14,13,12,10,8,6,5,4,2,0f

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

46

Budowanie układu na podstawie funkcji

0120102012 xxxxxxxxxxf 2x 1x 0x

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

47

Mapy Karnaugh i funkcje niezupełne

0 0 0 0

1 - - 0

1 - - 0

0 0 0 0

1 - 0 0

- - 0 0

- - - 0

- - - -

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

48

EXOR

0 1

1 00 0 0 1

0 1 1 0

1 0 1 0

1 1 0 1

0 1 1 0

1 0 0 1

1 0 1 0

1 0 1 0

1 0

0 1

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

49

EXOR

0 1 0 1

1 0 1 0

0 1 0 1

0 1 0 1

0 1 0 1

0 1 0 1

0 1 0 1

1 0 1 0

0 1 0 1

1 0 1 0

0 1 0 1

0 1 0 1

1 0 1 0

1 0 1 0

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

50

Układy niskiej skali integracji

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

51

Rodziny układów cyfrowych LSI

* Bipolarneo L - Low power, (ze względu na niską częstotliwość pracy szybko zastąpiona przez LS)o H - High speed (zastąpiona przez AS)o S - Schottky (zastąpiona przez LS i AS)o LS - Low Power Schottky (najważniejsza obecnie seria - wyparła pozostałe)o AS - Advanced Schottkyo ALS - Advanced Low Power Schottkyo F - Fast (zbliżona szybkością do AS)

* BiCMOS - seria CMOS z poziomami na wejściach odpowiadającymi układom bipolarnymo BCT - BiCMOSo ABT - Advanced BiCMOS

* CMOSo C - jak podstawowa seria 4000o HC - High speed CMOS, szybkość i obciążalność wyjść zbiżona do LSo HCT - wersja CMOS ściśle odpowiadająca układom TTL serii LS także nap. zas.o AC - Advanced CMOS, z parametrami między S a Fo AHC - Advanced High-Speed CMOS, trzykrotnie szybsza od HCo FC - Fast CMOS, podobna da Fo G - bardzo szybkie, pracujące przy częstotliwoci do 1.125GHz, napiecie zasilania 1.65V - 3.6V

* Pozostałe:o LCX - o napięciu 3V, toleruje wyższe poziomy sygnałów z układów zasilanych napięciem 5Vo LVQ - Low voltage - napięcie zasilania do 3.3Vo LVX - Low voltage - napięcie zasilania 3.3V, poza tym jak LCXo VHC - Very High Speed CMOS

Wikipedia, http://pl.wikipedia.org/wiki/Seria_7400

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

52

Zastępowanie bramek

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

53

Zastępowanie bramekPo

dsta

wy

Tech

niki

Cyf

row

ej i

Mik

ropr

oces

orow

ej I

© T

omas

z Pi

asec

ki

54


A

B

C

D

DCBA

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

55


A

B

C

D

)()( DCBA

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

56

Przedziały napięć

Texas Instruments, Selecting the right level-translation solution

VOH –VIH –VT –VIL –VOL –

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

57

Przedziały napięć

• Zestawianie układów z różnych rodzin jest możliwe:– bezpośrednio

• (np. LVTTL z CMOS)• przy użyciu układów tolerujących napięcia wejściowe wyższe od VCC

przy łączeniu TTL z LVTTL– pośrednio z elementami pasywnymi:

• przy użyciu dzielników rezystorowych• przy wykorzystaniu wyjść z otwartym kolektorem

– pośrednio z elementami aktywnymi:• układy na elementach dyskretnych• specjalizowane układy scalone

• Układy pośredniczące pasywne zwykle wprowadzają duże zniekształcenia zboczy sygnału oraz wydłużają czas propagacji

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

58

Parametry czasowe układów cyfrowych

• tr, tf –• tPHL, tPLH –• tTHL, tTLH –

PHILIPS, HCMOS family characteristics

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

59

Obciążalność

0V 1V 2V 3V 4V 5V

-300µA

-200µA

-100µA

0A

50pA

100pA

Charakterystyka wejściowa

0V 1V 2V 3V 4V 5V

0A

10mA

20mA

30mACharakterystyka wyjściowa w stanie LO

V

A

V

A

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

60

Obciążalność – zachowanie dynamiczne

wzr

ost w

artośc

i CL

CL

Pojemność CL jest sumą pojemności wejściowych bramek, które są dołączone do wyjścia oraz pojemności połączeń elektrycznych pomiędzy elementami układu cyfrowego

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

61

HazardPo

dsta

wy

Tech

niki

Cyf

row

ej i

Mik

ropr

oces

orow

ej I

© T

omas

z Pi

asec

ki

62

Hazard

0 1 0 0

0 1 1 11201 xxxxy

x1

x0

x2

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

63

Hazard

0 1 0 0

0 1 1 1021201 xxxxxxy

x1

x0

x2

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

64

Przerzutnik Schmitta

VT

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

65


VWE

VWY

VTH

VTL

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

66


Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

67

Wyjście z otwartym kolektorem

SN7400 (Texas Instruments)Bramka NAND z wyjściem zwykłym

SN7403 (Texas Instruments)Bramka NAND z wyjściem z otwartym kolektorem (OC – open collector)

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

68

Wyjście z otwartym kolektorem

VoutObciążenie

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

69

Wyjścia trójstanowe

0 0 0

1 0 1

0 1 Z

1 1 Z

0 0 Z

1 0 Z

0 1 0

1 1 1

OE

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

70

Dekoder NKB → 1 z n

E X y7 y6 y5 y4 y3 y2 y1 y0

1 000

1 001

1 010

1 011

1 100

1 101

1 110

1 111

0 xxx

x2 x1 x0E

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

71

Dekodery

EE

X

3

EE

X

3x0

x1

x2 x3

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

72

Dekoder BCD → wyświetlacz 7 seg.

X

a b c d e f g

VCC

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

73

Dekoder BCD → wyświetlacz 7 seg. 7447Po

dsta

wy

Tech

niki

Cyf

row

ej i

Mik

ropr

oces

orow

ej I

© T

omas

z Pi

asec

ki

74

Układy standardowe: kodery

A. Skorupski, Podstawy techniki cyfrowej

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

75

Układy standardowe: kodery

• Koder priorytetowy A. Skorupski, Podstawy techniki cyfrowej

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

76

Multipleksery, demultipleksery

A.

Sko

rups

ki, P

odst

awy

tech

niki

cyf

row

ej

Multiplekser Demultiplekser

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

77

Sumator 1 - bitowy

∑

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

78

Sumator wielobitowy

∑

a0 b0

c0

s0

c1 ∑

a1 b1

s1

c2 ∑

a2 b2

s2

c3 ∑

a3 b3

s3

c4

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

79

Sumator 4 bitowy 7483

∑

A B

c0

∑

c4

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

80

Detektor identyczności – identity comparator

=

A B

E

A=B

74521

symbol komparatora

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

81

Komparator – magnitude comparator

=

A B

E

A=B A>BA<B

symbol komparatora

7485

łączenie kaskadowe komparatorów 7485

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

82

Komparator – magitude comparator

7485

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

83

74181 - ALU

ALU

A B

F

S

Cn

Cn+4

M A=B

G

P

S M=1 – logika M=0 - arytmetyka0000 ̅ 1

0001 ∧ ∧ 1

0010 ̅ ∨ ∧ 1

0011 1 1

0100 ∨ ∨

0101 ∧ ∨

0110 ⨁ 1

0111 ∨ ∨

1000 ̅ ∧ ∨

1001 ⨁

1010 ∧ ∨

1011 ∨ ∨

1100 0 ≪ 1

1101 ∧ ∧

1110 ∧ ∧

1111

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

84

74181 - ALU

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

85

74181 – ALU – łączenie kaskadowe

ALU

A3..0 B3..0

F3..0

S

C0

C4

M

ALU

A7..4 B7..4

F7..4

S

C4

C8

M

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

86

Automat

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

87

Przerzutnik RS

0 1

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

88

Tabele przejść i wymuszeń przerzutników

QSR

00 01 11 10

0

1

Qn→Qn+1 SR

0→0

0→1

1→0

1→1

QD

0 1

0

1

Qn→Qn+1 D

0→0

0→1

1→0

1→1

QT

0 1

0

1

Qn→Qn+1 T

0→0

0→1

1→0

1→1

QJK

00 01 11 10

0

1

Qn→Qn+1 JK

0→0

0→1

1→0

1→1

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

89

Przerzutnik Po

dsta

wy

Tech

niki

Cyf

row

ej i

Mik

ropr

oces

orow

ej I

© T

omas

z Pi

asec

ki

90

Zatrzask

D

E

R

S

Q

czas

D

E

Q

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

91

Przerzutnik dwutaktowy D (master-slave)

D

CLK

Q

czas

D

CLK

Q

P

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

92

Rodzaje wejść zegarowych

czas

CLK

�� !"#$��!%��&'(%%�'�!�)$(*�)$+*�"&($(,�-��.�+&&/0��.('�."(&'0�&+�*'+!".��(%��-*��!��&0*��)$(*�)$+*-1�2#.��)$(*�)$+*��#-�(3!(4(!"#$.$�#'�#3!�-�&�(3*"&-5�#3!�#$-+�.+6*$�6�3&#'0�7�#3!�7�+"&*"&-183)+'6#&(+3�#&�(3*"&��(-�&'#3-)�''�!�&+�&��7�+"&*"&�+3�&��*+-(&(4��%+(3%�!%��+)�&��.$+./�*"$-�1�9$+./�&'(%%�'(3%�+.."'-�#&�#�4+$&#%��$�4�$�+)�&��.$+./*"$-��#3!�(-�3+&�!('�.&$0�'�$#&�!�&+�&��&'#3-(&(+3�&(6��+)�&��*+-(&(4��%+(3%*"$-�1�:��3�&��.$+./�(3*"&�(-�#&��(&��'�&��;8<;�+'�&��=:�$�4�$5�&��(3*"&-(%3#$��#-�3+��))�.&1��>��?�@2#.��$(*��$+*ABCDEFBGHIEFJKHLMCNOEFLGHJEFJPHLMQLRPEFJJHGSEFJSH TUEFVHTWEFXH?��>��Y�� Z��[��\��?�� \� �� \��?�� ] ]��&�̂-�&�@9$�#'A_̀3!�&�'6(3�!�+#!�abc�@��&A�+#!�adc�@̂�-�&A �;�;; ;��;; eee�$ ;�;;� �;;�;_f+&��+"&*"&-�g($$�h��;8<;�g�($��h+&��#3!�9�#'��=:5�h"&�&��+"&*"&�-&#&�-�#'��"3*'�!(.&#h$�()��#3!�9�%+�;8<;�-(6"$&#3�+"-$01�8)�&��$�4�$-�#&�&��-�&�#3!�.$�#'�#'��3�#'�i8��6#j(6"6�&��3g��.#33+&�%"#'#3&��&+�6��&�&��6(3(6"6�$�4�$�)+'�i=;1;5��k�;8<;�i+$&#%��4�$�5�8�k��=:�i+$&#%��4�$e�k�+3l&�9#'�(5��@mA�k��+g�'�.#-��$�&&�'-�(3!(.#&��&��-&#&��+)�&��'�)�'�3.�!�(3*"&�@+'�+"&*"&A�+3��-�&�"*�&(6�(5��@mA�k�*'(+'�&+�&��;8<;�&+��=:�.$+./�&'#3-(&(+31 �\nopqo��qo�� r��r��>Z��s�t�� u92̂ �v899��2�wx��dy\�� uz��899��2�w�w�dwb� bb� b��\��\��?��\��ee{ 9�'#6(.��ee z$#-&(.��ee �=89b� b �� u�=899��2��b��d��>��?[��|LLE}E~��EJI��GE}E~��E�SP UG TL~ TLGJI W JSJJ VG TL~ TLGJPJK XBG BG

�� !" �#$#�%&%$ '() ��* '#+ �)(&,-- �.//01�,203456 �7�7 78�78�� 89�89 �8��8:� ,�� ;/6<43=>5��?@=6>3��6?/6<43.<6�A4>56 �7�7 B��9 :�:� C:��9 D-E;F ;.3/.3�-.<<6>3�G�F=5H �7I��7 B987 ?�E;� ;.3/.3�-.<<6>3�G��2J �7�7 789K89 ?��L�LM��L��L��N�� '�� O.>06PP�23H6<J=P6�P/6Q=R=6ST�� !" �#$#�%&%$ �(�(&U �)(& �%U&�L!)V(&(!)U�� !" �#$#�%&%$ '() ��* '#+ �)(& �%U&�L!)V(&(!)U,EF E>/.3�FEWF�,203456 :89 , W.4<4>366S�E>/.3�FEWF�,203456�R2<�00�E>/.3P,E� E>/.3��;X�,203456 �7 98� , W.4<4>366S�E>/.3��;X�,203456�R2<�00�E>/.3P,E� E>/.3��;X�,203456 �7 98K , W.4<4>366S�E>/.3��;X�,203456�R2<�00�E>/.3P,EY E>/.3�-04?/�=2S6�,203456 B98Z� BC8� , ,--�[�\EI�EE�[�BCK�?�,;F ;.3/.3�FEWF�,203456 �7 :8� �8� , ,--�[�\EI�E;F�[�\�]I�,E�[�,EF2<�,E��/6<��<.3H��4@06,;F ;.3/.3�FEWF�,203456 �7 :8� �8� , ,--�[�\EI�E;F�[�\�]I�,E�[�,EF2<�,E��/6<��<.3H��4@06,;� ;.3/.3��;X�,203456 �7I�7 98:� 987 , E;��[�789�?� ,--�[�,--�\EI,E�[�,E��2<�,EF/6<��<.3H��4@06,;� ;.3/.3��;X�,203456 �7 98�� 98� , E;��[�K89�?� ,E�[�,E��2<�,EF/6<��<.3H��4@06EEF E>/.3�F=5H�-.<<6>3434I�-02Q̂�63I�-064< :979 _� ,--�[�\�]I�,E�[�:8��,EEF 434I�-02Q̂�63I�-064< 98C98: ?� ,--�[�\�]I�,E�[��89�,EE� E>/.3��;X�-.<<6>3434I�-02Q̂�63I�-064< B987B98K ?� ,--�[�\�]I�,E�[�987�,E;� ;.3/.3��H2<3�-=<Q.=3�-.<<6>3�O236�CT B:9 BC99 ?� ,--�[�\�]E-- 2̀J6<��.//01�-.<<6>3 K89 ?� ,--�[�\�]236�Ca�23�?2<6�3H4>�2>6�2.3/.3�PH2.0S�@6�PH2<36S�43�4�3=?6I�>2<�R2<�?2<6�3H4>�C�P6Q2>S8�L�LM��L��L��O��[�:�D-I�,--�[��89�,T�� !" �#$#�%&%$ �(�(&U �)(& �%U&�L!)V(&(!)U�� !" �#$#�%&%$ '() ��* '#+ �)(& �%U&�L!)V(&(!)UR\�] \4b=?.?�-02Q̂��<6c.6>Q1 :� �� \Fd �=5.<6�C ,--�[��89�,-��[�C��/�3̀�F3̀F� -02Q̂I�-064<I��63�32�;.3/.3 C� :� >P �=5.<6�C ,--�[��89�,-��[�C��/�3̀�F3̀F� -02Q̂I�-064<I��63�32�;.3/.3 :� 79 >P �=5.<6�C -��[�C��/��L��e��'� ��O��[�:�D-T�� !" �#$#�%&%$ �(�(&U �)(& �%U&�L!)V(&(!)U�� !" �#$#�%&%$ '() ��* '#+ �)(& �%U&�L!)V(&(!)U3XOFT -02Q̂ :� >P �=5.<6�C ,--�[��89�,3XO�T -064<I��63 :� >P �=5.<6�: ,--�[��89�,3P 434��63./��=?6�G�FEWF434��63./��=?6�G��;X :9 >P �=5.<6�C ,--�[��89�,3P 434��63./��=?6�G�FEWF434��63./��=?6�G��;X :9 >P �=5.<6�C --�[��89�,3H F20S��=?6 �89 >P �=5.<6�C

�� !�"��#�"$�"�%��&'()�%&"&��"*+$�&,-�.��-�/�0�()�� !�1��(��2�-"3��4��"�&,-��&��"��#�"$�"�%��&'()��"�&,-��&��1��(��2�-"3(��2�56�#78�9:;<=>? ;<=>? 9:;<=>? ;<=>?;<=>?;<=>?;<=>?;<=>?9@AB 9@BA9@AB9@BACDEFADGHIIJ�KL�MKNOLO�NPLNM�QROQSNTL�UKLR�TKL�QRVWT�QM�VLPXQTTLO�TY�SKNRZL�[YP�VPLOQSTN\]L�YWTVWT�VLP[YPXNRSL̂_`F@II ;<=>? ;<=>? ;<=>?;<=>? ;<=>? ;<=>?;<=>? 9@AB9@BA9@AB 9@BA9abAc9dbAc 9:bBc 9:bAc9dbBc 9abBc;efGg ;<=>?

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

93

Przykład automatuPo

dsta

wy

Tech

niki

Cyf

row

ej i

Mik

ropr

oces

orow

ej I

© T

omas

z Pi

asec

ki

94

Sekwencyjne układy cyfrowe - automaty

pamięć

Q

UK1funkcje

wzbudzeń

UK2funkcje wyjść

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

95

Ogólna struktura automatu – przerzutniki D

D Q0

CLK

X

Q

CLK

D Q0

CLK

X

Q

CLK

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

96

Synteza automatu synchronicznego

1) Zapis sposobu działania automatu w tabeli przejść - wyjść

StanX

Y0 1

S1

S2

S3

StanX/Y

0 1

S1

S2

S3

S1

S2

S3

01

1

1 0

0

0

0

1

S1

S2

S3

1/0

0/0

1/1

1/0

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

97


2) Minimalizacja liczby stanów wewnętrznych

S1

S2

S3

01

1

1

0

0

0

0

1

S4

0

01

StanX

Y0 1

S1 S1 S2 0

S2 S3 S2 0

S3 S1 S4 1

S4 S3 S4 0

StanX

Y0 1

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

98


2) Minimalizacja liczby stanów wewnętrznych – inny przykład

StanX

Y00 01 11 10

a b d c - 0

b a d b - 1

c - d a c 0

d c d d a 1

StanX

Y00 01 11 10

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

99


StanX

Y0 1

a b d 0

b a e 0

c b e -

d a c 1

e b d 1

2) Minimalizacja liczby stanów wewnętrznych – jeszcze inny przykład

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

100


3) Kodowanie stanów

StanX

Y0 1

S1 S1 S2 0

S2 S3 S2 0

S3 S1 S2 1

QX

Y0 1

Stan Q

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

101


4) Zaprojektowanie funkcji wzbudzeń

D1 D0

QX

Y0 1

00 00 01 0

01 10 01 0

10 00 01 1

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

102


4) Zaprojektowanie funkcji wzbudzeń

J1 K0

Qq1

n→q1n+1 q0

n→q0n+1

x=0 x=1 x-0 x=1

00

01

10

K1 J0

Qn→Qn+1 JK

0→0

0→1

1→0

1→1

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

103


5) Zaprojektowanie funkcji wyjść

QX

Y0 1

00 00 01 0

01 10 01 0

10 00 01 1

QX/Y

0 1

00 01/1 00/0

01 01/0 10/1

10 00/1 10/0

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

104

Przykład praktyczny – komparator szeregowy

czas

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

105

Automaty asynchroniczne – graf i tabela przejść

S1

S2

S3

S4

00

0000

01

01

01

10

10

10

10

11

11

11

11

StanX

00 01 11 10

S1 S2 S2 S4 S1

S2 S3 S2 S2 S2

S3 S4 S4 S2 S3

S4 S1 S4 S3 S4

stan stabilny -

generacja -

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

106

Struktura wewnętrzna automatu asynchronicznego

Y

X

Q

Y

R0

S0

R1

S1

Q0

Q1

Y

X

Q

Y

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

107

Hazard

X

Q

R0

S0

Q00 00,01

…

…

x1

x0

R0

S0

czas

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

108

Wyścigi

00

01

10

11

00

00 0001 00

x1

x0

q0

q1

czas

x1

x0

q0

q1

czas

x1

x0

q0

q1

czas

wyścig krytyczny:

wyścig niekrytyczny:

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

109

Wyścigi

StanX

00 01 11 10

a a b - d

b a b c -

c - b c d

d d - c d

a b

c d

Stan Q

a

b

c

d

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

110

Wyścigi

a b

c d

a b

d c

Stan Q

a

b

c

d

a b

d c

StanX

00 01 11 10

a a b - d

b a b c -

c - c c d

d d - c d

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

111

Tabela przejść – wyjść

X

Y

czas

0 1X

Y

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

112

Minimalizacja liczby stanów i dobór kodowania

s1 s2 s3 s4

s2

s3

s4

s5

0 1X

Y

0 1X

Y

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

113

Automat jako układ kombinacyjny ze sprzężeniem zwrotnym

Q1Q0

x0q1q0

0 1

00

01

11

10

x0q1q0

0 1

00

01

11

10

q0q1

0 1

0

1

Y

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

114

Schemat ideowy automatu

xqS 01 xqR 01

xqS 10 xqR 10

01qqY

R QS Q

R QS Q

X Y

Q1 Q0

To ten sam automat tylko zrealizowany jako układ z przerzutnikami prostymiSpróbuj przeprowadzić projekt samodzielnie

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

115

Licznik prosty

0

1

2

3

4

5

6

7

QCLR

CLK

q0

q1

q2

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

116

Licznik prosty szeregowy

wejścia niepodłączone = na stałe „1”

J

K

CLK

q0

q1

q2

J

K

J

K CLK

q0 q1 q2

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

117

Łączenie liczników

q0CLR q1 q2 q3 q0CLR q1 q2 q3

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

118

Licznik szeregowy 7490/7493

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

119

Licznik szeregowy z wpisem równoległym

74197

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

120

Licznik równoległy

74161

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

121

Licznik rewersyjny

0

1

2

3

4

5

6

7 0

0

0

00

0

0

0

1 1

1

1

11

1

1

QCLR

DIR

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

122

Rejestry

D Q D Q D Q D Q

x0 x1 x2 x3

q0 q1 q2 q3

D Q D Q D Q D Qx

q0 q1 q2 q3

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

123

Rejestry

74175

7495

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

124

Programowalne układy logiczne

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

125

Logika diodowaPo

dsta

wy

Tech

niki

Cyf

row

ej i

Mik

ropr

oces

orow

ej I

© T

omas

z Pi

asec

ki

126

Logika nMOS

Vcc

A

B

A+B A

B AB

Vcc

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

127

Programowalne układy logiczne

• Układ może być skonstruowany w sposób, w którym połączenie diody z linią wejściową lub wyjściową może zachowywać się jak bezpiecznik (fuse)

• Przyłożenie napięcia wyższego, niż przy normalnej pracy, powoduje przepalenie bezpiecznika i zlikwidowanie połączenia

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

128

Bezpiecznik

• Przepływ prądu spowodował przepalenie bezpiecznika w przewężeniu – tam była największa gęstość prądu

• Stosowane są również antybezpieczniki – antyfuse, specjalne połącznia, które zaczynają trwale przewodzić po przyłożeniu do nich napięcia programującego

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

129

Programowalne układy logicznePo

dsta

wy

Tech

niki

Cyf

row

ej i

Mik

ropr

oces

orow

ej I

© T

omas

z Pi

asec

ki

130

Programowalny układ logiczny

421 xxxY

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

131

PLA (Programmable Logic Array)

AND

OR 01223021

0301020

xxxxxxxy

xxxxxxy

• PLA wykorzystują matryce AND i OR

• Można realizować funkcje boolowskie zapisane w postaci sumy iloczynów

• Ograniczenie na łączną liczbę iloczynów wynika z liczby kolumn pionowych

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

132

matryca OR

mat

ryca

AN

D

Struktura wewnętrzna PLA nMOS

Vccx0

x1

x2

połączenie programowalne

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

133

PAL (Programmable Array Logic)

• Brak ograniczeń na łączną liczbę wyrażeń iloczynowych

• Najpopularniejszy rodzaj PLD do konstrukcji układów kombinacyjnych

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

134

PAL

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

135

GAL (Gate Array Logic)

• Kombinacyjne układy PAL mogą zostać rozbudowane przez dodanie do wyjść tzw. makrokomórkiOLMC – OutputLogic MacroCell

• GAL to rodzina PLD, którą można programować wielokrotnie

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

136

OLMC w GAL

• MakrokomórkiOLMC umożliwiają realizację układu sekwencyjnego (przerzutnik) lub kombinacyjnego, w zależności od wartości bitów konfiguracyjnych ACxx również ustalanej w trakcie programowania

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

137

Przykładowe FPGAPo

dsta

wy

Tech

niki

Cyf

row

ej i

Mik

ropr

oces

orow

ej I

© T

omas

z Pi

asec

ki

138

Przykładowe FPGA

Pods

taw

y Te

chni

ki C

yfro

wej

i M

ikro

proc

esor

owej

I ©

Tom

asz

Pias

ecki

139

Projektowanie PLD i FPGA

• Proces projektowania PLD i FPGA (zwłaszcza FPGA) najczęściej oparty jest o odpowiednie oprogramowanie CAD, które odpowiada za kolejne etapy projektu

• Na podstawie pewnej formy opisu sposobu działania układu generowane są mapy służące do przepalenia bądź zaprogramowania sieci połączeń w układzie programowalnym

• Oprogramowanie takie często umożliwia symulację pracy projektowanego układu, przez co można zdiagnozować ewentualne problemy przed próbnym programowaniem układów.

poziomy abstrakcji w elektronice - w12.pwr.wroc.pl · • liczby zmiennoprzecinkowe zapisywane są...

Documents