pld
TRANSCRIPT
Ing. Diego Avalos
Antes de la aparición de los dispositivos lógicos programables (PLD) se utilizaban las memorias de sólo lectura (ROM) para implementar circuitos lógicos combinatorios.
Las entradas se introducían en las líneas de direcciones y las salidas se obtenían de las líneas de datos.
Se utilizaban las PROM (ROM programables), EPROM (ROM con borrado ultravioleta) y las EEPROM (ROM con borrado eléctrico)
2
Implementar un circuito combinatorio a partir de una ROM puede ser la forma más sencilla, ya que sólo requiere de la tabla de verdad. Sin embargo, presentan algunas desventajas como:
Son bastante más lentas que los PLD.
Consumen mayor potencia.
Sólo se utiliza una pequeña fracción de su capacidad en una sola aplicación.
Por si solas no pueden ser utilizadas para circuitos de lógica secuencial, puesto que no contienen biestables.
3
La necesidad de reducir espacio y costo en la implementación de circuitos combinatorios dio origen a los PLD.
Los primeros PLD que surgieron fueron los PAL (Programmable array logic).
Se empezaron a desarrollar a principio de la década de 1970.
Este dispositivo se puede programar sólo una vez.
A partir de los PAL se desarrollaron los GAL (Gatearray logic)
Surgieron a partir de memoria ROM
4
Tiene una arquitectura similar al PAL.
Los GAL se puede programar, borrar y reprogramar.
Son muy útiles en la fase de prototipos.
Los errores en el diseño se pueden corregir a partir de programación.
5
Los PAL y GAL son muy útiles cuando se tiene circuitos pequeños, equivalentes a algunos cientos de compuertas lógicas.
Cuando los diseños sobrepasan la capacidad de un PAL, es necesario utilizar un CPLD (Complexprobrammable logic device)
Los CPLD pueden reemplazar miles o cientos de miles de compuertas lógicas.
Un CPLD es equivalente a tener varios PAL entrelazados a partir de interconexiones lógicas programables.
Los CPLD de gran tamaño se programan después de ser soldados en su tarjeta.
6
Los FPGA (field programmable gate array) presentan una alternativa diferente a los PAL
Estos dispositivos se basan en una matriz de compuertas en un solo circuito integrado.
Al igual que los CPLD pueden sustituir miles de compuertas lógicas.
Los FPGA se programan cuando ya están soldados en su tarjeta.
En los FPGA grandes la programación es volátil y se deben reprogramar cada vez que se enciende el circuito
7
La mayoría de los PLD se programan a partir de una clase estándar de archivos llamados JEDEC.
Los lenguajes utilizados como código fuente para compiladores lógicos se denominan lenguajes de descripción de hardware (HDL).
PALASM y ABEL se utilizan frecuentemente para dispositivos de baja complejidad, mientras que Verilog y VHDL son lenguajes de alto nivel para dispositivos más complejos.
8
Diseñar un circuito con cuatro entradas A,B,C y D para representar un número binario de cuatro bits con A como el bit más significativo y D como el bit menos significativo. Estas entradas producen una salida alta sólo si el número binario es mayor a 6(10).
Diseñar un circuito lógico de 5 entradas tal que la salida sea alta sólo si dos de las entradas son altas.
9
Diseñar un circuito con cuatro entradas A, B, C y D para representar un número binario de cuatro bits con A como el bit más significativo y D como el bit menos significativo. Estas entradas producen una salida alta sólo si el número binario es menor a 9(10).
Diseñar un circuito lógico de 5 entradas tal que la salida sea baja sólo si dos de las entradas son bajas.
10