22-5-2014

Universidad Politécnica de Victoria Electrónica Digital

Unidad II

Profesor: José Hugo Barrón Zambrano

Equipo 1:

Gilberto Alvarado Ahumada Brandon Andrade Meléndez

Luis Hernán Coronado Martínez Alexis Covarrubias Hernández

Grupo:

Ingeniería Mecatrónica 3-1

Pág. 1

ÍNDICE

I. Introducción Pág. 2

II. Marco Teórico Pág. 2

III. Desarrollo Pág. 3

IV. Resultados Pág. 6

V. Cuestionario Pág. 12

VI. Conclusiones Pág. 17

VII. Referencias Pág. 17

Pág. 2

I. Introducción

En este reporte se encuentran las actividades realizadas para la práctica número

dos en donde se identificaron y manejaron las diferentes tipos de compuertas

lógicas, con el fin de aprender a usarlas, comprender su funcionamiento y para que

se podrían utilizar.

II. Marco Teórico

Compuerta Lógica [1]

Es un bloque de circuitería que produce señales de salida lógica en forma de ”1” ó

“0” si se satisfacen las condiciones de las entradas lógicas, que teóricamente se

representan con diagramas (Fig. 1).

Tabla de Verdad [1]

Es una representación en forma tabular de todas las combinaciones posibles de las

variables de entrada.

Lógica Binaria [1]

Existen tres operaciones binarias básicas: AND, OR y NOT:

● AND. (“Y”): Esta operación se representa por un punto, un asterisco ó por

una ausencia de operador. X*Y = Z, leído “X y Y es igual a Z”, implica que

Z=1 sí y solo sí X=1 y Y=1.

● OR. (“O”): Esta operación se representa por el signo +. Por ejemplo: X+Y=Z.

Se lee “X o Y es igual a Z”, que quiere decir que Z=1 sí y solo sí X=1 o Y=1

o ambas.

● NOT. (“Inversor”): Esta operación se representa por un apóstrofe (´) (algunas

veces por una barra). Por ejemplo: X´=Z (ó X =Z) se lee “no X igual a Z”. Es

decir en otras palabras, sí X=1 entonces Z=0, pero sí X=0 entonces Z=1.

Figura 1: Ejemplo de un diagrama de compuerta lógica (OR).

Pág. 3

III. Desarrollo

Identificación de terminales

Como primer paso se identificaron las terminales de alimentación de nuestras

compuertas y posteriormente las entradas y las salidas, esto con ayuda de los las

hojas de datos de las compuertas, el cual es proporcionado por el fabricante de la

misma.

Niveles lógicos TTL

Posteriormente se conectó la compuerta lógica 74LS04 como se muestra en la

figura 2, en la plantilla de experimentos y se dio paso a energizarla, una vez hecho

esto se colocó un multímetro en función de voltímetro de corriente directa en la

terminal de salida y se midió la tensión (Fig. 3) para todas las situaciones de la tabla

de verdad de la compuerta y se registraron los resultados.

Figura 2. Conexión de la compuerta NOT.

Figura 3. Medición de la salida de las terminales de las compuertas lógicas.

Pág. 4

Una vez concluido el paso anterior, el proceso se repitió para las compuertas:

● 74LS08.

● 74LS32.

Identificación de la zona activa

Se conectó la compuerta lógica 74LS04 como se muestra en la figura 2, en la

plantilla de experimentos, se encendió el generador de funciones de la mesa de

experimentos y se ingresó una señal triangular de 10kHz y cuyos niveles de tensión

están entre 0 y 5V.

Posteriormente se encendió el osciloscopio y se conectó una punta del osciloscopio

a la entrada de la compuerta y otra a la salida de la misma, y se graficaron ambas

ondas, en modo de barrido en tiempo y XY, para poder apreciar el comportamiento

de la puerta y se registraron los resultados.

Posteriormente se repitió el procedimiento anterior utilizando el circuito integrado

74LS14.

Circuito monitor con LED

Se conectaron las compuertas OR, AND e inversora, como se muestra en la figura

4, en la plantilla de experimentos y se dio paso a energizarlas, una vez hecho esto

se obtuvo las tablas de verdad para cada una de ella a partir del comportamiento

del LED y se registraron los resultados (Fig. 5).

Figura 4. Conexión de la compuerta OR para obtener su tabla de verdad.

Pág. 5

Figura 5. Resultados físicos (LED encendido o apagado) al obtener la tabla de

verdad de las compuertas.

Pág. 6

IV. Resultados

Identificación de terminales

Al revisar la hoja de datos de cada compuerta lógica se identificaron las terminales

de cada una (Fig.6 - 9).

Figura 6. Terminales de la compuerta 74LS04 [2]

Figura 7. Terminales de la compuerta 74LS08 [3]

Pág. 7

Figura 8. Terminales de la compuerta 74LS14 [4]

Figura 9. Terminales de la compuerta 74LS32 [5]

Pág. 8

Niveles lógicos TTL

Las mediciones obtenidas con el multímetro en cada una de las compuertas fueron

las siguientes (Tablas I - III):

Tabla I: Mediciones a partir de la tabla de verdad de la compuerta 74LS04.

Vi Vo

GND (0V) 4.474 V

VCC (5V) 0.137 V

Tabla II: Mediciones a partir de la tabla de verdad de la compuerta 74LS08.

Vi (A) Vi (B) Vo

GND (0V) GND (0V) 0.137 V

GND (0V) VCC (5V) 0.137 V

VCC (5V) GND (0V) 0.137 V

VCC (5V) VCC (5V) 4.475 V

Tabla III: Mediciones a partir de la tabla de verdad de la compuerta 74LS32.

Vi (A) Vi (B) Vo

GND (0V) GND (0V) 0.15 V

GND (0V) VCC (5V) 4.48 V

VCC (5V) GND (0V) 4.48 V

VCC (5V) VCC (5V) 4.48 V

Pág. 9

Identificación de la zona activa

En la compuerta 74LS04 se obtuvieron las siguientes gráficas:

Figura 10. Gráfica de la compuerta 74LS04 en modo de barrido en tiempo

Figura 11. Gráfica de la compuerta 74LS04 en modo de barrido XY.

Pág. 10

Figura 12. Gráfica de la compuerta 74LS14 en modo de barrido en tiempo

Figura 13. Gráfica de la compuerta 74LS14 en modo de barrido XY.

Pág. 11

Al analizar las gráficas se puede obtener los siguientes resultados:

Tabla IV. Intervalos activos de la compuerta

Compuerta Intervalos activos de la compuerta

74LS04 Desde 0 V hasta 0.8 V

74LS14 Desde 0 V hasta 1.8 V

También se puede deducir a partir de las hojas de datos de las compuertas y de la

práctica realizada que la compuerta 74LS14 es mucho más precisa que la 74LS04

y que con ellos se podría evitar falsos envíos de datos al momento de recibir una

señal analógica continua en la cual sus cambios son muy variados.

Circuito monitor con LED

A partir de la experimentación y del comportamiento del LED al intercambiar las

entradas en cada una de las compuertas se obtuvieron las siguientes tablas de

verdad:

Tabla V. Tabla de Verdad del inversor.

IN OUT

0 1

1 0

Tabla VI. Tabla de verdad de la compuerta AND.

IN (A) IN (B) OUT

0 0 0

0 1 0

1 0 0

1 1 1

Pág. 12

Tabla VII. Tabla de verdad de la compuerta OR.

IN (A) IN (B) OUT

0 0 0

0 1 1

1 0 1

1 1 1

V. Cuestionario

1. Diferencias eléctricas entre el circuito integrado 74LS04 y 74LS14 [6]

LA compuerta 74LS14 cuenta con Schmitt trigger, el cual la 74LS04 no, para lograr

que los estados lógicos sean completamente 1 o completamente 0 y no se queden

en un estado intermedio, en otras palabras: son más inmunes a señales de ruido

que puedan existir en la entrada.

2. Características principales de las tecnologías TTL y CMOS [7]

TTL (Transistor Transistor Logic): de Texas Instruments más conocida como

SN74XXX., Tecnología digital con las siguientes características:

Su tensión de alimentación característica se halla comprendida entre los 4'75V y los 5'25V.

Como su rango de alimentación es estrecho, los niveles lógicos vienen definidos por el rango de tensión comprendida entre 0'2V y 0'8V para el estado L (Low, bajo, 0) y los 2'4V y Vcc para el estado H (Higth, alto, 1).

La velocidad de transmisión entre los estados lógicos es bueno, en el caso de la TTLS (Long Scale) es de 250Mhz.

Debido a su buena capacidad de transmisión se sacrifica en el gasto energético sacrificando el Fan Out.

Tratando de mejorar sus condiciones en carga y velocidad han aparecido diferentes versiones de TTL como FAST, SL, S, etc. y últimamente los TTL: HC, HCT y HCTLS.

La velocidad de transmisión

Debido a su alto consumo su cargabilidad en Fan Out es de 10 elementos o compuertas.

CMOS: (Metal Oxid Silicon Complementary) Silicio Complementario de Oxido de Metal, Tecnología digital con las siguientes características:

Depende de la frecuencia. "Esta tecnología puede trabajar en un rango de voltaje entre 3V y 15V y un

aún un poco pasado de este rango, solo se recomienda no exceder los 12V

Pág. 13

dándole un tiempo de vida mayor y evitando su prematuro deterioro, debido al amplio abanico de voltajes, los niveles lógicos vienen definidos a su vez por el rango de tensión comprendida aproximadamente entre los 0V y 1/3 de Vcc para el nivel de estado bajo (L) y los 2/3 de Vcc y Vcc para el nivel alto (H).

El caso de tecnología CMOS, dispone de un rango de tensión para su alimentación más amplio que la familia TTL (la cual se encuentra entre 4.75V y 5. 25V), con la ventaja añadida que, su consumo es alrededor de 10 veces menor que el obtenido por la familia TTL, la capacidad de carga en la salida de una puerta CMOS es de unas 400 frente a las 10 que admite la TTL. El rechazo o inmunidad al ruido es el factor que le hace ser más utilizada esta familia en la industria. Todas esta ventajas, frente a una menor velocidad de transmisión en cuyo caso la CMOS se ve comprometida, podemos decir que es muy lenta, en casos extremos puede alcanzar los 50Mhz. frente a los 250Mhz. de la serie TTLS (Long Scale) estándar.

La velocidad es un factor fundamental en la actualidad, es por esto que la tecnología viene buscando una nueva familia lógica capaz de satisfacer las dos características más importantes; el consumo y la velocidad.

3. Forma en que se realizan las compuertas lógicas, a nivel transistor, para las tecnologías TTL y CMOS

Para las tecnologías TTL (Diagramas) [8]:

Figura 14. Diagrama de la compuerta AND.

Pág. 14

Figura 15. Diagrama de la compuerta OR.

Figura 16. Diagrama de la compuerta NOT.

Pág. 15

Para las tecnologías CMOS (Diagramas) [9]:

Figura 17. Diagrama de la compuerta AND.

Figura 18. Diagrama de la compuerta OR.

Pág. 16

Figura 19. Diagrama de la compuerta NOT.

4. Tiempos de retardo típicos que presentan las compuertas utilizadas en la práctica.

Tabla VII. Tabla de verdad de la compuerta OR.

Compuerta Lógica Tiempo de retardo

NOT 10ns [2]

AND 10ns [3]

AND (SCHMITT TRIGGER)

22ns [4]

OR 14ns [5]

Pág. 17

VI. Conclusiones

Al término de la práctica se pudo observar el funcionamiento de las compuertas lógicas AND, OR y NOT en diferentes estados y condiciones, para concluir que en resumen, la compuerta AND debe tener 2 entradas de voltaje para funcionar, así como la compuerta AND con SCHMITT TRIGGER; la OR solo 1 mientras que la NOT, a diferencia de las anteriores, funciona sin alimentar su entrada, ya que si se alimenta deja de enviar una señal de salida con el voltaje de entrada.

VII. Referencias

[1].- aguilarmicros.mex.tl, “Compuertas Lógicas”. Extraído el 20 de mayo del 2014 de:

http://www.aguilarmicros.mex.tl/imagesnew2/0/0/0/0/2/1/4/2/9/6/Comp_L.pdf.

[2].- MOTOROLA, “HEX INVERTER”. Extraído el 20 de mayo del 2014 de:

http://ecee.colorado.edu/~mcclurel/sn74ls04rev5.pdf

[3].-MOTOROLA, “QUAD 2-INPUT AND GATE”. Extraído el 20 de mayo del 2014 de:

http://www.cs.smith.edu/~thiebaut/270/datasheets/sn74ls08rev5.pdf

[4].-MOTOROLA, “SCHMITT TRIGGERS DUAL GATE/HEX INVERTER ”. Extraído el

20 de mayo del 2014 de:

http://pdf.datasheetcatalog.com/datasheet/motorola/SN54LS13.pdf

[5].-MOTOROLA, “QUAD 2-INPUT OR GATE”. Extraído el 20 de mayo del 2014 de:

http://www.cs.smith.edu/~thiebaut/270/datasheets/sn74ls32rev5.pdf

[6].-Proyecto Electronico.com, “Compuertas lógicas YES y NOT”. Extraído el

21 de mayo del 2014 de:

http://www.proyectoelectronico.com/compuertas-logicas/compuertas-yes-

not.html

[7].-INSTITUTO TÉCNICO SUPERIOR DE PEREIR, “Tecnologías TTL y

CMOS”. Extraído el 21 de mayo del 2014 de:

http://digitale.galeon.com/TTlCmos.htm

[8].- ELECTRONICA FACIL,”Compuertas lógicas (con transistores)”. Extraído

el 21 de mayo del 2014 de:

http://electronicafacil-lord.blogspot.mx/2011/06/compuertas-logicas-con-

transistores.html

[9].-All Abour Circuits, “CMOS gate circuitry”. Extraído el 21 de mayo del

2014 de: http://www.allaboutcircuits.com/vol_4/chpt_3/7.html