Chapter 8

2003.11.6

-전계 효과 트랜지스터

전계 효과 트랜지스터 (FET)

증폭기 , 스위치 , 디지털 용용분야에 사용 . 2 단자 사이의 전압이 세번째 단자의 전류흐름을 제어

FET(Field Effect Transistor) :- 금속 - 산화막 반도체 FET(MOSFET: Metal-Oxide-

Semiconductor FET) : 증가형 , 공핍형- 접합 FET(JFET : Junction FET)

)/)1085.8)(9.3(-(

:

:

14 cmF

ε

t

ox

ox

실리콘소자

산화유전율

두께산화막의

금속 - 산화막 반도체 FET(MOSFET) 전류는 반도체 표면과 수직 , 전류의 방향으로 인가되는

정장에 의해서 제어 .

2 단자 MOS 구조 커패시터 구조

금속 - 산화막 반도체 FET(MOSFET)

P 형 기판의 MOS 커패시터

N 형 기판의 MOS 커패시터

금속 - 산화막 반도체 FET(MOSFET)

N- 채널 증가형 MOSFET 소스단자와 드레인 단자로 정의한 2 개의 n- 영역이

존재 . MOSFET 에서 전류는 산화막 - 반도체 인터페이스

근처의 채널 영역으로 정의된 반전층에서의 전하 흐름 .

금속 - 산화막 반도체 FET(MOSFET)

기본 트랜지스터 동작 게이트 전압에 의해 전자반전층 ( 채널 ) 형성 . 소스와 드레인 단자사이에 전류가 발생 . 소스 단자는 채널에서 흐르는 전하를 공급 . 드레인 단자는 채널에서 전하를 당기는 역할 . 전자는 소스에서 드래인으로 이동 . 전류의 양은 반전층에 있는 전하의 양과 관련 . 이것은 인가된 전압과 함수 관계를 갖는다 .

금속 - 산화막 반도체 FET(MOSFET)

+VTH : 양의임계 전압 전압 필요 (n- 채널 증가형 MOSFET)

VGS < VTH : iD = 0 : 드레인 - 기판 pn 접합이 역바이어스

VGS > VTH : iD( 드레인 - 소스 전압만큼 발생 ) 전자 반전 층이 형성 ,

전자는 소스에서 양의 드레인으로 흐른다 .

이상적인 MOSFET 전류 - 전압 특성

금속 - 산화막 반도체 FET(MOSFET) 이상적인 MOSFET 전류 -

전압 특성 전류 - 전압 특성 곡선

VGS > VTH , 작은 VDS : 반전 채널층의 두께가 일정 .

VGS > VTH , VDS 증가 : 드레인 단자 근처에 산화막에

걸리는 전압 강하는 감소 . 반전 전하밀도 감소 , 전도도감

소 . 반전 채널층의 두께가 변함 . VDS 에 대한 iD 의 경사는 감소 .

금속 - 산화막 반도체 FET(MOSFET)

VDS = VDS(sat) : VDS > VDS(sat) : ( 포화영역 ) 채널이 0 이되는 점이

소스단자로 이동 . 전자는 공간 전하 영역으로

주입되어 전계에 의해서 드레인 쪽으로 끌려간다 .

이상적인 MOSFET 전류 - 전압 특성

THGSDS

THDSGS

Vvsatv

Vsatvv

)(

)(

금속 - 산화막 반도체 FET(MOSFET) 비포화 영역에서 이상적인 전류 - 전압 특성식

포화 영역에서 , vGS>VTH 에 대한 이상적 전류 - 전압 특성식

포화 영역에서 이상적인 드레인 전류는 드레인 - 소스 전압과 독립적이므로 소신호 저항은 무한대

변수 kn 을 n- 채널 소자의 전도 변수 (conduction parameter) 라 한다

2)(2 DSDSTHGSnD vvVvki

2)( THGSnD Vvki

DSDSo ivr /

2)(2 THGS

Doxnn Vv

i

L

CWk

길이채널폭채널

이동도전자의반전층에서

값커패시턴스산화막면적당단위

: L

:

:

:

W

)/tε(C

n

oxoxox

금속 - 산화막 반도체 FET(MOSFET) 회로 부호와 의미

수직 실선 : 게이트 전극 . 수직 점선 : 채널 ( 점선은 증가형 ). 게이트 선과 채널 선 사이의 분리 : 산화막을 나타냄 . 화살표 : 기판과 채널 사이의 pn 접합 극성을 나타낸다 . 화살표의 방향 : 트랜지스터의 종류 . 소스 단자에 화살표를 나타낸다 .

[n- 채널 증가형 MOSFET][ 종전 회로 부호화 ] [ 간략화된 부호화 ]

금속 - 산화막 반도체 FET(MOSFET)

n 채널 공핍형 MOSFET 게이트에 0 의 전압이 인가되면 , n- 채널 영역 또는 반전층이 소자 공정 동안

투입된 불순물에 의해서 산화막 아래에 존재 . 전류가 게이트 전압이 0 일때에도 발생될 수 있다 . 공핍형의 의미는 0 의 게이트 전압에서도 채널이 존재하는것을 의미 . 음의 게이트 전압을 인가하면 전류를 막을 수 있다 . 증가형 MOSFET 는 양의 임계전압 , 공핍형 MOSFET 는 음의 임계전압

추가적 MOSFET 구조와 회로부호

[n- 채널 공핍형 MOSFET][ 종전 회로 부호화 ] [ 간략화된 부호화 ]

금속 - 산화막 반도체 FET(MOSFET)

p 채널 MOSFET p- 채널 증가형과 p- 채널 공핍형 . n- 채널 소자와 반대의 구조 . 음의 게이트 - 소스 전압이 인가되어야 채널이 형성 . 전류 방향과 전압 극성이 n- 채널과 반대 . 비포화 영역에서 전류는

포화 영역에서 전류는

p- 채널 소자의 전도 변수

추가적 MOSFET 구조와 회로부호

2)(2 DSSDTHSGpD vvVvki

2)( THSGpD Vvki

2)(2 THSG

Doxpp Vv

i

L

CWk

[p- 채널 공핍형 MOSFET]

[p- 채널 증가형 MOSFET]

금속 - 산화막 반도체 FET(MOSFET) 상보형 (Complementary) MOSFET : CMOS

비선형 전류 - 전압 특성 비이상적 효과 : 유한출력저항 , 몸통효과 , 부임계전도 , 항복효과 , 온도효과

유한 출력 저항 이상적인 경우에 , 포화영역에서 드레인 전류 iD 는 vDS 에 독립적이다 . 실제의 경우 , 포화영역에서 반전전하가 영이되는 채널의 실제 위치가

드레인 단자에서 소스단자로 이동 → 채널 길이가 감소되는 채널 길이 변조 현상이 나타난다 .

/1,0)1(0

) -:( )1()( 2

AADSDSD

DSTHGSnD

VVvvi

vVvki 변수변조길이채널

DQ

A

DQDQo

ThGSQno

I

V

IIr

VVkr

11

12

비선형 전류 - 전압 특성

몸통 효과 소스 - 기판 접합 전압의 변화는 임계 전압의 변화를 나타낸다 . vSB≥0 인 조건 (PN 접합을 유지하기 위한 조건 ) 에 대한 임계

전압은

vTho 는 vSB = 0 에 대한 임계 전압 . r 은 벌크임계 또는 몸체 효과 변수 ( 일반적으로 0.5V1/2) ФF 는 반도체 변수이고 , 0.35V 정도이며 반도체 도핑 함수이다 .

몸통 효과는 임계 전압을 변화시킴으로써 회로 성능의 변화를 가져온다 .

FSBFThoTh vrVV 22

비선형 전류 - 전압 특성

부임계전도 (Subthreshold Conduct)

부임계 전류 : vGS 가 VTh 보다 조금 작은 경우 , 드레인 전류는 0 이 아니다 .

단일소자에서는 무시할 수 있는 값 . 집적회로에서는 전력소모를 무시 할 수 없다 .

2)( THGSnD Vvki

)( THGSnD Vvki

비선형 전류 - 전압 특성

항복 효과 PN 접합의 항복효과와 같다 . 소자의 크기가 작아질 수록 항복 효과는 커진다 . 일반적으로 안전 게이트 전압은 10V 이다 .

온도 효과 임계전압과 전도 변수 k 는 온도의 함수로 나타난다 . 임계전압의 크기는 온도에 따라 감소 → 드레인 전류는

주어진 VGS 에 대해서 온도에 따라 증가 . 하지만 , 전도 함수는 온도가 증가하면 감소한다 . 이 값이

임계전압에 대한 값보다 더 크기 때문에… .. 온도 증가에 따라 주어진 VGS 에 대해서 드레인 전류는 감소 .

JFET(Junction FET)

다른 두 단자 사이의 전류를 조절할 수 있는 다른 한 단자를 가진 3 단자 디바이스 .

드레인 , 소스 , 게이트 . p- 채널 JFET, n- 채널 FET

JFET(Junction FET)

동작 게이트 전류 = 0A, VP : 핀치 오프 전압 IDSS: VGS=0V 이고 VDS>|VP| 인 조건에서 JFET 의 최대드레인 전류 .

JFET(Junction FET)

기호

전달 특성 JFET 의 입출력량 사이에는 선형관계가 존재하지 않는다 . Shockley 방정식으로 정의

2

1

P

GSDSSD V

VII

DSS

DPGS I

IVV 1

)25.0(

2/

3.0

2/

DSSD

PGS

PGS

DSSD

II

VV

VV

II

[n 채널 ] [p 채널 ]

JFET 자기 바이어스 회로

. 0

)(

있다수볼단락회로로는

보면측에서입력단

GG

CDSDR

RAI

IIRIVS

SS RGSRGS VVVV 0

)2/(2

)( DSSDSDSS

SDGS IIRI

RIV

)(

0

DSDDDDS

DDSDDDRRDDDS

DDRDSR

RRIVV

RIRIVVVVV

VVVV

Kirchhoff

SS

SS

적용하면전압법칙을의출력단에서

SDSG RIVVV ,0*