Interfaces in Computing, 1 (1983) 223 - 233 223

M O D U L E D ' A C Q U I S I T I O N A N A L O G I Q U E PARALLl~LE P O U R UN SYSTl~ME M U L T I P R O C E S S E U R

JEAN VIDAL

Laboratoire de Physique Electronique, Universit~ Claude Bernard de Lyon, 43 boulevard du 11 Novembre 1918, 69622 Villeurbanne C~dex (France)

(Re~u le 15 mars 1983)

R6sum6

L'ar t ic le pr6sente une cha lne d 'acquis i t ion analogique conque p o u r adresser un f lux d ' i n fo rma t ions ~lev~ vers un syst~me num~r ique r@art i . Les voles de t ransfer t parall~les et un conver t i sseur original p e r m e t t e n t d 'opt i - miser le dSbit suivant le n o m b r e d 'entr~es et le f o rm a t num~rique . L ' u n des processeurs g~re l 'activit6 de la cha~ne et les acc~s en m~moires individuelles sans rSduire la disponibil i t~ de ses partenaires . Un disposi t i f de ce type , cons t ru i t au labora to i re , f o n c t i o n n e dans une machine de s imulat ion hybr ide avec l 'eff icaci t5 pr~vue.

S u m m a r y

In this paper an analogue data acquis i t ion device, which is mul t ipro- cessor o r ien ted , is descr ibed; using parallel t ransfer s t ruc tures and d i rec t access in private memories , the sys tem involves a specific analogue-to-digital conver te r . The design and opera t ion of the system are op t imized so as to increase the acquis i t ion rate for various numbers of channels and word lengths. One of the processors leads the convers ion and interfaces, w i t h o u t reducing the availabili ty of the o the r processors. The p r o t o t y p e of the device has been working in a hyb r id s imulat ion c o m p u t e r with the pred ic ted eff ic iency.

1. I n t r o d u c t i o n

L 'obse rva t ion et la mesure du c o m p o r t e m e n t d ' un syst~me phys ique ou industr iel est un mai l lon i m p o r t a n t de la cha ine about i ssan t au con t rS le de son ~volut ion. Tandis que les p rocedures de cont rS le sont implantSes sur des calculateurs digi taux, un cer ta in n o m b r e de cap teurs res ten t des t ransduc- teurs 5lectr iques analogiques.

0252-7308/83/$3.00 © Elsevier Sequoia/Printed in The Netherlands

224

La tendance actuelle d~veloppe les unit~s numSriques rSparties off les t~ches de t ra i tement et de contrSle sont distribuSes entre plusieurs proces- seurs. Or, l 'architecture d 'un module d'acquisit ion classique est mal adaptSe si le nombre d'entr~es est impor tant ou si les processeurs sont nombreux; l 'emploi d 'un convertisseur rapide exige alors un multiplexage analogique et une redistribution des valeurs num~riques. Ces operations peuvent r~duire considSrablement le dSbit.

Nous proposons de remettre en cause la structure du module d'acquisi- t ion pour adresser di rectement aux m~moires individuelles les donn~es analogiques qui leur sont affect~es. Articul5 sur un noyau commun original de conversion simultan~e sans multiplexage, le dispositif vise ~ obtenir un d~bit ~lev~ pour un materiel et un cofit restreint.

Le Paragraphe 2 dScrit le noyau de conversion et son optimisation. Darts le Paragraphe 3 sont pr~sent~es les voies de transfert et l 'organisation de la m~moire en acc~s direct. Les logiciels de service et d 'exploi tat ion const i tuent le Paragraphe 4.

2. Conversion analogique digitale simultan~e

L'object i f est d 'obteni r en un seul mouvement la conversion de toutes les entrSes analogiques au format numSrique impos~ et d 'en permet t re la m~morisation directe.

2.1. MSthode de conversion simultanSe par comptage Parmi les proc6dures de Conversion rapides (comparaison parall~le,

approximations successives et comptage simple rampe) la m~thode de comptage est seule capable de tra~ter plusieurs entr~es, sans demander beaucoup de materiel. I1 suffit d '~quiper chaque entree d 'un comparateur et de suspendre le comptage chaque fois que Fun d 'entre eux bascule. La valeur num~rique disponible sur le compteur peut alors ~tre m~moris~e avant la reprise du comptage (Fig. 1). La conversion est termin~e lorsque la rampe at teint son maximum.

Parmi les processeurs du syst~me, un seul (MP) dirige la procedure de conversion, en cooperat ion avec les blocs c~bl~s D1 et D2. Les blocs sont affect~s aux t~ches simples off la rapidit~ de r~action est primordiale; le logiciel intervient en temps r~el pour enchaTner les operations.

Pendant les phases de comptage, l'arrSt est d~termin5 par le bascule- ment d 'un comparateur ou par la saturation d 'un compteur . Les signaux d'arr~t sont produits respectivement par les blocs c~bl~s D2 et D1 seuls compatibles avec une horloge rapide. Le temps demand~ par MP est alors disponible pour identifier la cause de l'arr~t et, suivant les cas pr~vus, valider et relancer le comptage ou r~initialiser les compteurs. Le logiciel supporte en outre les protocoles d 'enclenchement de la procedure. Pendant les phases d'arr~t, les transferts se d~roulent vers le(s) bloc(s) de m~moire s~lectionn~(s) par D2.

Cette association r~alise un bon compromis entre la rapidit~ d'exScu- tion et l '~conomie des moyens.

225

; >:'

j - -

_ _ I '~ 2

_ _ . m . _ _ _ l - 1 _ _

J--1 ,C • J,

CS×n J-i i]____R i,,~,7

Fig. 1. Le bloc D2 surveille les sor t ies des c o m p a r a t e u r s : H, l ' ho r loge ; C, le c o m p t e u r ; CDA, le conver t i s seur a n a l o g i q u e - n u m ~ r i q u e ; cPi, les c o m p a r a t e u r s . T o u t c h a n g e m e n t est rep6r6 par CSXi et signal6 au p rocesseur par K = 1. Le processeur ac t i onne alors les c o m m a n d e s de m ~ m o r i s a t i o n puis re lance les op6 ra t i ons (par RAZ) .

2.2. Proc6dure acc616r~e Le t emps de rOponse du eonver t i sseur CDA et des compara t eu r s l imite

la frOquence d 'hor loge et la durSe du co m p tag e augmen te ave(: le f o rm a t m c o m m e 2"'. On acc61~re la p roc6dure en ut i l isant un comptage grossier entl 'e les n iveaux d 'en t r6e , grfice h deux c o m p t e u r s ind6pendants , sous le cont rSle du processeur MP.

Le c o m p t e u r le plus significatif CH progresse d ' abord , d~ te rminan t une rampe raide. I1 est s topp5 par le bascu lement d ' u n eompara t eu r . Pour r6duir0 les inte~-ventions de MP et la dur6e co r r e spondan t e , on choisi t un comptage m o n o t o n e sur CH, le second c o m p t e u r CL ~tant satur5 (Fig. 2). Remis fi z6ro pour la recherche de la part ie la moins significative de la donn6e, CL p rovoque ou non (Fig. 2(a) ou 2(b)) le r ebascu lement du compara t eu r . En tous cas, MP d6clenche la m6mor i sa t ion de la valeur vraie. Lorsque ( ; t a termin6, la proeSdure repart .

2.3. Structure optimis~e D'apr~s les modal i t6s d~crites, on calcule les dur~es th du eomptage sur

CH et t( du comptage sur CL:

t h = tc2,,,h

ti = tc'?."~12 N

et l ' express ion fi minimiser

T = tc (2"h + 2 mi ÷ N) + twr2 N

226

- - ~ n l f l

F r

I 1 _ _ I

(a) (b)

I I - - n l l

- - 1 0 - - 0 1

nO0

Fig. 2. Dans la proc6dure acc61~r6e, la rampe S n'est pas monotone; un comptage fin sur le "least significant digit" (LSD) succ~de au comptage grossier chaque lois qu'une valeur d'entr~e est d~pass6e. Le processeur envoie les impulsions de m~morisation ADM, la premiere pour le "most significant digit" (MSD), la (les) derni~re(s) pour le LSD.

La dur6e opt imale d~pend de la p6riode de l 'hor loge tc et de la dur~e twr du logiciel de gestion p o u r chaque donn~e. On ob t ien t le m i n i m u m de T en j o u a n t sur le f o r m a t des compteu r s mh et rn 1 suivant le n o m b r e n d 'entr~es analogiques, pris sous la fo rme 2 g. Pour un fo rma t m donn~, le coef f ic ien t de tc est minimal lorsque ses deux termes sont ~gaux. Ceci d6termine les valeurs opt imales :

mh = 1 ( g + m)

ml = 1 ( D 2 - - N )

T = tc2 l+(1/2)(N+m) + twr2 N

La dur6e two2 N, d i rec temen t li@e au t emps du cycle du processeur, est incompressible . Le choix d ' u n e hor loge lente all6ge les cont ra in tes de fonc- t i o n n e m e n t des compara teurs , au b6n6fice de la pr6cision et du cofit. I1 reste compat ib le avec de bonnes pe r fo rmances si le t emps de comptage est de l 'o rdre du t emps de gestion (Tableau 1, p o u r un fo rma t de 12 bits).

TABLEAU 1

Un format de 12 bits (tc --- 5 X 10 -6 s; twr = 0,30 X 10 -3 s)

n N mh/ml T (ms) Comptage (ps) Gestion Ddbit (kBaud)

4 2 7/5 2,48 1,28 1,20 19,4 16 4 8/4 7,36 2,56 4,80 26,1 64 6 9/3 24,3 5,12 19,2 31,6

227

La s t ruc ture n = 16 entr6es, m h = 8, rrt 1 = 4 co r respond aux formats de compteu r s et de m6moires courants . Nous l 'avons re tenue pour r6aliser not re appareil, qui fonc t ionne avec un d6bit pseudo-op t imal entre 4 et 64 canaux d 'entr~e. Les d~bits ob tenus ne d6penden t pas du n o m b r e des processeurs concernSs, ni de la r@ar t i t ion des entr6es (Tableau 2). Apr6s le dSlai T, tou tes les donn6es sont rang6es darts les m6moires individuelles de l 'ensemble num6rique , pour un t r a i t ement parallSle.

TABLEAU 2

Les d~bits obtenus (m h = 8; ml = 4)

n 4 8 ] 2 16 24 32 64 T (ms) 2,80 4,32 5,84 7,36 10,4 13,4 25,6 Ddbit i kBaud) 17,1 22,2 24,7 26,1 27,7 28,6 30,0

2.4. Tests du convert isseur On cont rSle la fid~lit6 et la lin&arit6. L 'apparei l execute p pr~l~vements

successifs des tensions d 'entr~e, fi la cadence maximale. (1) Si les entr~es sont stables, on observe une fidSlit~ satisfaisante (± 0,5

"least significiant b i t " (LSB), ~cart t ype n~gligeable). (2) Pour tester la lin~arit~, on pr618ve les points sur la courbe de

dScharge d ' u n condensa teur , loca lement assimilable fi un segment de droite. La courbe (Fig. 3) est t y p i q u e : entre les points de mesure et la droi te de rSgression l '~cart ne d~passe pas 1 LSB, soit 5 inV.

i x ~6qs:or-ls p JmeP, 5ees

! 5 10 15 num~,POS d echcpt ! 8t~$

Fig. 3. Les 16 6chantillons sont pr~lev6s en quelques milliseeondes pendant la d6eharge d'un condensateur dont la constante de temps est voisine d'une seconde. L'~cart maximal (5 mV) entre les points de mesure et la droite la plus probable est imputable au bruit.

228

3. AccSs en m6moires

3.1. Modalit~s d'entr~e A chacun des canaux d'entr6e, on associe une zone de m6moire oh le

bus compteur peut acc6der di reetement (Fig. 4). Lorsqu 'un comparateur change d'6tat, la logique D2 s61ectionne par

CSX celle des zones associ6es. Le logieiel de conduite du processeur MP fourni t AdE, d6elenche l '6eriture par ADM et reverrouille l'aee6s par RAZ. Si plusieurs comparateurs ont bascul6 ensemble, la mSme proc6dure provoque une 6criture multiple. La ligne K signale l 'oceurrence de tou t basculement post6rieur fi l 'action RAZ (Fig. 5). Elle bloque le comptage et avertit le processeur MP.

3.2. Modalit~s de lecture DSs que la conversion est termin~e (OCP = 0), toutes les donn~es sont

rang~es; il suffit de redistribuer les boitiers m~moires aux processeurs pr~vus pour en permet t re la lecture. La Fig. 6 indique la structure de la zone m6moire associ6e fi une entr6e analogique. Notre r~alisation utilise des bo~tiers fi bus s@ar~s; un multiplexage de l'adresse est suffisant. L'isolateur collecteurs ouverts, actionn~ par OCP, arr&e les signaux intempestifs sur le bus du processeur pendant la conversion.

Cette structure est l~g~re et trSs souple: elle se connecte di rectement aux bus d'adresse et de donn~e du processeur concernS, qui peut recevoir une ou plusieurs entr~es.

Les probl~mes annexes sont r~solus classiquement. Les 12 bits du convertisseur entrent en trois mots parallSles de 4 bits, puis sont lus en deux mots s~rie sur le bus de 8 bits du processeur: le MSD (8 bits) aux adresses paires, le LSD (4 bits significatifs) aux adresses impaires (Fig. 7).

AdE~ , A~

I bl~ I I c°mpkeur" I I L_'__'__'_._'_.~ ,,, ~ . _ ' ~ ~F:'I

i s ~ RAZ I I I I I

e t s~ C S x z

e n ~ c s x n

Fig. 4. P e n d a n t l ' i m pu l s i on ADM, le bus e o m p t e u r ~crit dans le(s) b loc(s) Mi s~lect ion- n~(s) par D2: AdE, l ' adresse de r~cep t ion ; MUX, le mu l t i p l exeu r . Le sys t~me s u p p o r t e une r~par t i t ion l ibre des n b l o c s en t r e les k processeurs ; n e t k son t que lconques .

229

. : \ [ ) k,1

P5 I t-!P

r_,___ J___~ ', I

i

i i

I

I

- - ' - " S K t

f

I t . . . . . . . . . . . . . . . . . . . _ J

' ocPj/ !~'~ I F~

r - . . . . . . . - r

_ _ '~ ¢~ , , - ~ = - j . . - ~ - , - , ,

Fig. 5. L'horloge H est biphas~e. Le verrouillage de K par 02 61imine l'influence des pies de commutation presents sur la rampe S. Suivant les 6tapes, MP aiguille ~1 vers le MSD du c o m p t e u r (~H) o u v e r s l e L S D (q~L).

Notre appareil utilise des boit iers "random access m e m o r y " 4 X 16 et regroupe qua t re entr~es par processeur . Les bo i t ie r s sont ins6r6s darts le plan m6moire de chacun par un dScodage simplifi6, (Tableau 3).

TABLEAU 3

Un d~eodage simplifi~

En tr~e 1 2 3 4

A d r e s s e s E 2 0 - E 3 F E 4 0 - E 5 F E 8 0 - E 9 F F 0 0 - F 1 F

4. Logiciel du syst~me

I1 r @ o n d fi trois fonc t ions : (1) la co n d u i t e du mat6riel d 'acquis i t ion; (2) le t r a i t emen t des donn~es reques; (3) la cohe rence de l 'activit~ coopera- tive. Les p rogrammes sont ex~cutSs en t emps r6el. L 'ob jec t i f est de pr6se~wer au tan t que possible l ' a u t o n o m i e des di f f6rents processeurs eoncern6s.

230

i s x . _ _ J !i L ' . : : _ : -

._A_ DM=° I

o o o ? x

x]

Ao

L_. I

Fig. 6. Pendant l ' impulsion ADM, le bloc Mi re~oit les donn~es. Lorsque ADM = 0, il est r~introduit dans le plan m~moire du processeur d'accueil, dans le champ d~fini par te d~codeur d'adresse D3j. Les donn~es sont disponibles pour les processeurs d~s que la conversion est termin~e (OCP = 0).

. . I [ ~ 1 LSD I

I . ~ ~ I .... ° 1 " ~ I

Fig. 7. Les m~moires en ace,s direct sont au format du convertisseur (12 bits) pendant l 'acquisition. Ensuite, chaque valeur d'entr~e est disponible au format du processeur (8 bits) en deux mots juxtapos6s. Enti~rement c~ibl~e la modification du format est transpa- rente pour le logiciel.

4.1. Le logiciel d'acquisition I m p l a n t ~ sur le p r o c e s s e u r d e c o n d u i t e MP, il e s t t r~s p r o c h e d u m a t &

r ie l (F ig . 8) . Les s o r t i e s de MP i n i t i a l i s e n t e t v a l i d e n t les c o m p t a g e s e t d ~ c l e n c h e n t les m ~ m o r i s a t i o n s , au r y t h m e des b a s c u l e m e n t s success i f s (K = 1) j u s q u ' ~ la s a t u r a t i o n des d e u x c o m p t e u r s (F ig . 8) . Le p r o g r a m m e o c c u p e 80 o c t e t s e t u t i l i s e 16 l ignes d ' e n t r S e s o u so r t i e s .

Les ~ q u a t i o n s l o g i q u e s s o n t les s u i v a n t e s : (a) g e s t i o n des c o m p t e u r s

MSD = 00 : 1

LSD = 0 : 4

LSD = F : 1

M S D t : 2

L S D I : 6

231

~ depcmt

K:O K_I

K:0 [5

IMSDzFF -]

K:I ouO

_ 5 D : P

MSD= FF

Fig. 8. Le processeur MP g~re en t emps r~el le noyau c o m m u n d 'acquis i t ion suivant ce schema de type Grafcet . Les t rans i t ions d '~tat condi t ionne l les sont f ranchies classique- ment . Les autres ne sont f ranchies qu 'apr~s l ' exgcu t ion co mp l e t e de l ' ac t ion associ6e l '~tat p receden t .

(b) memorization

ADM J - - '~ : 3 + 5 + 7

(c) remise ~ z6ro de K

RAZ J - L _ : 1 + 3 + 5 + 7

(d) signal "conversion en cours"

O C P = 1 : 1 + 2 + . . . + 8

OCP = 0 : 9

Avant chaque appel du logiciel d'acquisition, MP dSfinit l'adresse d'arriv~e dans les zones d'acc~s direct. Si la capacit~ d'accueil est insuffisante, MP remplit plusieurs fois les zones d'accgs direct, laissant chaque lois les processeurs recopier les donn~es.

4.2. Traitement des donn4es refues La structure de l'appareil est bien adapt~e ~ la configuration du syst~me

multiprocesseur, lorsqu'on distribue les entr~es pour autoriser les traitements simultanSs. Suivant le degr5 de couplage, une partie plus ou moins grande de l'analyse et de l 'exploitation sont ainsi conduites localement, au b~n~fice du temps de calcul.

Ce mode d'ex~cution est particuli&rement utile pour la conduite des processus en temps r~el, et les automaticiens ont dgvelopp~ des m~thodes et des algorithmes capables d'en tirer parti [1, 2].

Notre appareillage r4pond 5galement aux besoins des calculateurs analogiques r4pdtitifs rapides pour lesquels la chaine d'acquisition est

232

gSnSralement un goulot d'Stranglement. Notre prototype est en service sur un simulateur hybride [3, 4], dont le comportement est analys~ et pilot6 par plusieurs processeurs interactifs.

Le mSme genre de contraintes est subi dans les applications li6es ~ la reconnaissance de la parole [5].

4.3. Coordination de l'activit~ L'objectif n'est pas de d~crire ici la coordination de l'activit6 globale du

systSme multiprocesseur: un grand nombre de dispositifs sont employ~s, soit pour gSrer les calculateurs numSriques r~partis, soit pour automatiser les chMnes de mesure et de contr61e [6]. Nous pr6sentons seulement un protocole ~ respecter pour que les donn~es reques soient bien les donn~es attendues. Dans notre r~alisation, les processeurs communiquent par un bus IEEE 488 sous le contr61e du processeur MP, mais le protocole en question, enti~rement logiciel, peut 5tre adapt5 sur un autre support.

La procedure d'acquisition, qui figure dans le programme principal du syst&me, est traduite explicitement dans les programmes individuels (Fig. 9): (1) dans MP, par une boucle d 'a t tente BA, suivie de l'appel au sous-pro- gramme sp~cialis6; (2) dans les rScepteurs MPi, par une boucle d 'a t tente BAi suivie d 'une instruction inopSrante NOP. On impose les r&gles suivantes.

(i) Aucun processeur n 'a t teint la boucle d'arr~t BAi s'il n'a pas lib~r~ sa zone de m~moire en acc~s direct.

(ii) Tous l e s processeurs franchissent la boucle d'arr~t (BA et BAi) en m~me temps que le dernier arrivS.

Cette procedure, relativement simple, demande peu de temps si le tra- vail des processeurs est bien organis~. Elle est dans notre syst~me l'occasion d'un message d'appareils qui participe ~ la coordination de l'activit~ globale. Sa fiabilit6 en a ~t~ attestSe.

5. Conclusion

La r~alisation d~crite fonctionne depuis plusieurs mois avec les perfor- mances attendues. Capable de trMter des flux importants de donn~es pour

i 1 0 T r

M P -C:: :~ ~ - - fl

Fig. 9. A l ' ins tant 0, MP in te r rompt t o u s l e s MPi d@signant chacun d ' eux pour un (pseudo) message d'appareils. Chacun reprend son p rogramme jusqu'~ sa boucle d 'arr6t (BAi). A l ' ins tant T, t o u s l e s ADM sont libres et l ' acquis i t ion est d@clench~e d~s la fin du (pseudo) message d'appareils . [:Z~, message d ' in ter face; ~ : ] , message d ' appa re i l s ; - -o - - , boucle d ' a t t en te ; [Z:], acquisi t ion.

233

u n c o f i t m o d e s t e , e l l e a p p o r t e u n e r 6 p o n s e i n 6 d i t e a u x b e s o i n s s p 6 c i f i q u e s

d ' u n c e r t a i n h o m b r e d e s y s t ~ m e s d e m e s u r e e t d e c o n t r S l e .

R 6 f 6 r e n c e s

1 G. Cohen , Une a p p r o c h e unif i6e des a | g o r i t h m e s d ' o p t i m i s a t i o n par d 6 c o m p o s i t i o n c o o r d i n a t i o n , dans A, Titl i (6d.), Analyse et Commande des Syst~mes Complexes, Monographie Association Fran~aise pour la Cybern~tique Economique et Technique. Cepadues , Tou louse , 1979 , pp. 145 - 169.

2 F. L h o t t e et J. C. Miel loux, A lgor i thmes de d6cen t ra l i sa t ion et de c o o r d i n a t i o n par r e l axa t ion en c o m m a n d e op t imale , dans A. Titl i (6d.), Analyse et Commande des SystOmes Complexes, Monographie Association Fran~aise pour la Cybern6tique Economique et Technique, Cepadues , Tou louse , 1979, pp. 133 - 143.

3 J. Vidal et S. Allaki, C o n s t r u c t i o n et u t i l i sa t ion d ' u n module ana log ique de s imula t ion, Proc. Int. Conf. on Applied Modelling and -Simulation, Vol. II, Assoc ia t ion for the A d v a n c e m e n t of Model l ing and S imu la t i on T e c h n i q u e s in Enterpr i ses , Lyon , 1981, pp. 72 - 75.

4 J. Vidal et S. Allaki , S imula t ion ana log ique exp6r imen ta l e d ' o n d e s u l t ra sonores en mil ieu solide, Proc. Int. Conf. on Applied Modelling and Simulation, Vol. VII, Associ- a t ion for the A d v a n c e m e n t of Model l ing and S imu la t i on T e c h n i q u e s in Enterpr ises , Lyon , 1982, pp. 67 - 72.

5 M. A n n a r a t o n e et M. Borghesi , High speed, m u l t i w o r d data process ing by means of m i c r op r oces s o r based a rch i t ec tu re , Microprocess. Microprogram., 8 ( 1 9 8 1 ) 15 - 21.

6 R. Patzel t , Digital m e a s u r e m e n t s sys tems, s t andards and fu tu re d e v e l o p m e n | s , E[~RO- MICRO J., 6 ( 1 9 8 0 ) 283 - 287.