modelado, simulaciÓn y fabricaciÓn de un capacitor mos
TRANSCRIPT
INSTITUTO POLITÉCNICO NACIONAL
ESCUELA SUPERIOR DE INGENIERÍA MECÁNICA Y ELÉCTRICA
UNIDAD PROFESIONAL ADOLFO LÓPEZ MATEOS
MODELADO, SIMULACIÓN Y FABRICACIÓN DE UN CAPACITOR MOS
TESIS
QUE PARA OBTENER EL GRADO DE:
INGENIERO EN COMUNICACIONES Y ELECTRÓNICA
PRESENTA:
JOSÉ CARLOS GARCÍA GUTIÉRREZ
ASESORES:
ING. GERARDO SUÁREZ
ING. MIGUEL ANGEL ALEMÁN ARCE
CIUDAD DE MÉXICO, AGOSTO 2016
ÓXIDO DE NÍQUEL
1 Capítulo I ______________________________________________________________ 1
1.1 Resumen _________________________________________________________________ 1
1.2 Objetivo general ___________________________________________________________ 1
1.3 Objetivos particulares _______________________________________________________ 1
1.4 Planteamiento del problema _________________________________________________ 2
1.5 Justificación _______________________________________________________________ 3
1.6 Hipótesis _________________________________________________________________ 4
1.7 Marco teórico _____________________________________________________________ 5
1.7.1 Semiconductores intrínsecos ________________________________________________ 7
1.7.2 Semiconductores extrínsecos _______________________________________________ 7
1.7.3 Ley de Gauss _____________________________________________________________ 8
1.7.3 La ley de Gauss para capacitores con dieléctricos _______________________________ 8
1.7.4 Densidad de energía para capacitores ________________________________________ 10
1.8 Antecedentes _____________________________________________________________ 12
1.8.1 El primer capacitor de la historia ____________________________________________ 12
1.8.2 Generaciones de Capacitores _______________________________________________ 12
1.9 Estado del arte ____________________________________________________________ 13
2 Capítulo II Desarrollo teórico. ____________________________________________ 15
2.1 Capacitor MOS ____________________________________________________________ 15
2.1.1 Regiones de operación de capacitor MOS _____________________________________ 19
2.1.2 Acumulación ____________________________________________________________ 19
2.1.3 Agotamiento ____________________________________________________________ 19
2.1.4 Inversión _______________________________________________________________ 19
2.2 Modelado del comportamiento de un capacitor MOS ____________________________ 20
2.3 Simulación Eléctrica ________________________________________________________ 23
3 Capítulo III Evaluación experimental _______________________________________ 26
3.1 Obtención del Óxido de Níquel _______________________________________________ 26
3.2 Caracterización del material obtenido _________________________________________ 26
3.3 Depósito del material obtenido sobre la oblea de silicio___________________________ 29
3.4 Medición del espesor del material obtenido ____________________________________ 31
3.5 Depósito de metales sobre semiconductor y el material obtenido __________________ 32
3.6 Caracterización eléctrica ____________________________________________________ 34
3.6 RESULTADOS _____________________________________________________________ 36
3.7 CONCLUSIONES ___________________________________________________________ 37
4 Apéndices ____________________________________________________________ 38
4.1 Método de deposición SOL-GEL ______________________________________________ 38
4.2 Ecuación de Bragg _________________________________________________________ 40
4.3 Tecnología planar _________________________________________________________ 42
4.4 Código en MATLAB para curvas de capacitancia _________________________________ 45
4.5 Referencias ______________________________________________________________ 46
Índice de figuras
Figura 1 Capacitor de placas paralelas ................................................................................................ 5
Figura 2 Capacitor de placas paralelas polarizado .............................................................................. 6
Figura 3 Equivalente de capacitor MOS ............................................................................................ 15
Figura 4 Esquema de capacitor MOS ................................................................................................ 16
Figura 5 Regiones de funcionamiento nMOS .................................................................................... 17
Figura 6 Capacitancia – Potencial eléctrico de estructura MOS en MATLAB .................................... 22
Figura 7 Diagrama a bloques en Pspice ............................................................................................ 23
Figura 8 Perfil de simulación en Pspice .......................................................................................... 24
Figura 9 Gráfica de simulación en Pspice .......................................................................................... 25
Figura 10 Caracterización ideal de NiO ............................................................................................ 27
Figura 11 Caracterización real del material obtenido ....................................................................... 27
Figura 12 Equipo de Spin Coating...................................................................................................... 29
Figura 13 Parámetros de Spin Coating .............................................................................................. 30
Figura 14 Proceso de deposición ....................................................................................................... 30
Figura 15 Gráfica de espesor por perfilómetro ................................................................................. 31
Figura 16 Propuesta de agrupamiento de capacitores ..................................................................... 32
Figura 17 Dispositivo final construido ............................................................................................... 33
Figura 18 Caracterización eléctrica del dispositivo obtenido ........................................................... 35
Figura 19 Curva Corriente eléctrica contra potencial eléctrico ........................................................ 35
Figura 20 Esquema de difracción de rayos x ..................................................................................... 40
Figura 21 Difractómetro .................................................................................................................... 40
1
1 Capítulo I
1.1 Resumen
Actualmente la miniaturización de los componentes e incluso dispositivos
electrónicos tiende al orden nanométrico. Para lo cual es necesario el desarrollo
de herramientas, técnicas o instrumentos que permitan la manipulación de los
sistemas y su medición. A este respecto, surgieron las técnicas de
micromaquinado destinadas a la fabricación de los circuitos electrónicos [1]. De
esta manera, la tecnología para fabricar Sistemas Micro Electro-Mecánicos
(MEMS, por sus siglas en inglés), conlleva a utilizar fuentes de almacenamiento
del mismo orden, es decir del orden nanométrico. Estos sistemas tienen una
ventaja física hablando de alimentación eléctrica, ya que sus requerimientos de
corriente son relativamente pequeños. Debido a esto podemos implementar el uso
de súper-capacitores como fuentes de energía en sensores de tamaños de
micrómetros, en trabajos anteriores se ha podido obtener capacitancias del orden
de pico y microfarads en estructuras del orden de micrómetros usando el Óxido de
níquel dopado con Cobalto [2], el presente proyecto ésta enfocado a la realización
del modelado, simulación y fabricación de un micro-súpercapacitor base Óxido de
níquel, cuyo Óxido será producido mediante la ruta química de SOL-GEL como
síntesis para este material.
1.2 Objetivo general
Modelar, simular y fabricar un súper-capacitor MOS usando como dieléctrico
Óxido de níquel.
1.3 Objetivos particulares
Obtención de un modelo matemático de las curvas potencial eléctrico-
capacitancia para un súper-capacitor a base de Óxido de níquel.
Simular el desempeño eléctrico del súper-capacitor MOS en el software
Pspice.
Fabricación del súper-capacitor.
Caracterización eléctrica del súper-capacitor en función del potencial
eléctrico aplicado con el equipo KEITHLEY® modelo 4200-SCS.
Retroalimentación del modelo obtenido en la primera etapa con los valores
medidos experimentalmente.
2
1.4 Planteamiento del problema
En la actualidad la demanda de energía para dispositivos que tienden a la
miniaturización, debido a su aplicación en las áreas biomédica y en la industria
aeroespacial ha crecido de forma exponencial [3]. Estos dispositivos necesitan
etapas de alimentación que satisfagan tanto una alta densidad de energía, como
la miniaturización del mismo.
Actualmente, las etapas de alimentación implementadas en sistemas que tienden
a la miniaturización son invasivas negativamente para el medio ambiente, tanto
más que no cumplen con la necesidad de una alta densidad de energía, ni con un
largo periodo de vida útil, ni procesos de carga lo suficientemente rápidos, por lo
que estudios recientes han arrojado como una buena alternativa el uso de súper-
capacitores como etapa de alimentación en sistemas microelectromecánicos.
Las etapas de alimentación con baterías convencionales tienen una ventaja
notoria, los tiempos de energía disponible son bastante largos respecto a los de un
súper-capacitor, pero la desventaja es que también lo son sus tiempos de recarga;
en cambio, los súper-capacitores tienen un tiempo de recarga muy corto, ventaja
que se explota para utilizarlos como cosechadores de energía.
3
1.5 Justificación
Los sistemas eléctricos como: los cosechadores de energía usados en la
actualidad en el área biomédica, aeroespacial y en general donde sea necesario
un dispositivo de alta densidad de energía, y un tamaño reducido, pueden tener
una etapa de almacenamiento eléctrico usando un súper-capacitor.
A partir del análisis de las características de súper-capacitores MOS como, la alta
densidad de energía, tamaño del orden nanométrico, un periodo largo de vida útil,
un tiempo de carga corto, un almacenador de energía del tipo no invasivo con el
ambiente, e incluso biocompatibilidad, se concluye que un súper-capacitor es ideal
en la sustitución de fuentes de energía comunes como las baterías
convencionales.
El periodo de vida útil de un súper-capacitor es de aproximadamente 20 años a
diferencia de una batería convencional que es de 3 a 5 años.
En la actualidad un problema que se ocasiona al desechar baterías
convencionales es el gran impacto ambiental al contaminar de forma irreversible.
Recientemente se han fabricado súper-capacitores de óxidos metálicos como
materiales dieléctricos, registrando valores de capacitancias específicas de 50
Farads/gramo hasta 500 Farads/gramo.
Debido a lo anterior el presente trabajo trata sobre la modelación de las curvas de
potencial eléctrico-capacitancia en el software MATLAB, la simulación eléctrica en
el software Pspice, y posteriormente la fabricación de un súper-capacitor MOS
(metal óxido semiconductor) de base Óxido de Níquel (NiO), producido por la ruta
SOL-GEL, usado como dieléctrico y Silicio usado como semiconductor, como
ayuda a facilitar el trabajo de desarrolladores de tecnologías micro-
electromecánica que buscan implementar dispositivos de almacenamiento de
energía.
4
1.6 Hipótesis
Un capacitor MOS (Metal óxido semiconductor) a base de Óxido de Níquel es
capaz de actuar como un micro-súper-capacitor debido a que se puede construir
en dimensiones del orden de nanómetros por micrómetros así como obtener altas
densidades de energía.
Un capacitor MOS hecho a base de Óxido de Níquel obtenido por el método de
SOL-GEL es capaz de tener altas densidades de energía en comparación con
capacitores comerciales (capacitores electrolíticos y capacitores cerámicos), y
proporcionar capacitancias específicas de hasta 50 F/g (estructuras del orden de
micrómetros que son capaces de almacenar cargas hasta del orden de
microfarads).
Al aumentar el área efectiva mediante la obtención de nanopartículas en el Óxido
de Níquel se puede ver una notoria mejoría en la capacitancia total de un capacitor
MOS.
Obtener un modelo de un capacitor MOS que alcance una alta repetitividad al
realizar la caracterización eléctrica en el equipo KEITHLEY modelo 4200-SCS.
Generar a partir del modelado en MATLAB un circuito equivalente para su
simulación en el software Pspice y así obtener sus curvas características potencial
eléctrico-capacitancia.
Mediante la caracterización eléctrica con el equipo KEITHLEY modelo 4200-SCS
se puede retroalimentar el modelo determinado teóricamente para obtener una
mayor precisión en la generación de sus curvas características.
5
1.7 Marco teórico
En primer lugar es necesario definir que la principal característica que nos interesa
estudiar de un capacitor es la capacitancia y esta se define como la razón entre la
carga q que el capacitor es capaz almacenar en sus placas y la diferencia de
potencial eléctrico V aplicado entre ellas [4]:
𝐶 =
𝑞
𝑉, [𝐶] =
𝐶𝑜𝑢𝑙𝑜𝑏
𝑉𝑜𝑙𝑡= 𝐹 (𝐹𝑎𝑟𝑎𝑑) Ec. 1.1
El fenómeno físico que hace funcionar al capacitor es el campo eléctrico entre las placas, el cual es creado por la carga eléctrica depositada en las mismas. A su vez, el campo eléctrico genera, en la misma región, un campo escalar de energía potencial eléctrica y esta energía puede ser cuantificada mediante la ecuación.
La ecuación 1.2 cuantifica la energía almacenada de este capacitor [4]
𝑈 =1
2𝑞𝑉 =
𝑞2
2𝐶, [𝑈] = 𝐶𝑜𝑢𝑙𝑜𝑏 ∙ 𝑉𝑜𝑙𝑡 = 𝐽𝑜𝑢𝑙𝑒 Ec. 1.2
Éste es el caso de un capacitor de placas paralelas (una de las geometrías más
simples para un capacitor), las placas son conductores eléctricos de igual área
llamados electrodos y se encuentran separadas por el vacío a una distancia d. (las
cargas no se mueven entre las placas, se mueven por los conectores del circuito)
Figura 1 Capacitor de placas paralelas
6
La capacitancia para un capacitor de placas planas, estrictamente es una
propiedad geométrica del mismo.
𝐶 =𝐴
𝑑𝜖0 Ec. 1.2a
Donde 𝜖0 = 8.85 × 10−12 𝐹/𝑚 es la permitividad eléctrica del vacío. La
permitividad eléctrica se define como una constante física que describe como el
campo eléctrico afecta el espacio y es afectado [4].
De la ecuación anterior podemos observar que para aumentar la capacitancia
debemos aumentar el área de los electrodos o bien disminuir la distancia entre
ellos. Para un área y una separación entre placas constantes, la ecuación 1.2a
indica que existe almacenamiento de energía en el vacío. Si el espacio vacío
entre las placas del capacitor se llena con un material dieléctrico, el material
dieléctrico sirve como un buen aislante entre las placas y ante todo, aumenta
considerablemente la capacitancia del dispositivo por un factor 𝜅 > 1, llamado
“constante dieléctrica”. Este nuevo dispositivo constituye lo que llamamos un
“capacitor cerámico”.
Ahora bien, si se polariza un capacitor con un material dieléctrico entre sus
electrodos, esto es, al aplicarle una diferencia de potencial, se genera una
polarización temporal en el mismo, donde se separan las densidades de cargas
positivas y negativas de las moléculas cerámicas, y se genera un campo eléctrico
contrario al generado por la carga en las placas. Por lo anterior, el campo eléctrico
del cerámico se suma al campo eléctrico del capacitor idealizado en el vacío,
resultando un campo eléctrico menor y un potencial entre las placas menor. Pero
si mantenemos el potencial externo en su valor original, podemos aumentar la
carga en las placas. Como consecuencia, la capacitancia puede ser incrementada
si existe un material entre las placas de un capacitor, como lo muestra la Figura 2
[4].
El hablar de una polarización en un capacitor dieléctrico conlleva una fuente de
potencial eléctrico entre sus electrodos, aquí se muestra como se da una
polarización temporal, las densidades de carga positivas y negativas se separan.
Figura 2 Capacitor de placas paralelas polarizado
7
1.7.1 Semiconductores intrínsecos
Los Semiconductores Intrínsecos son aquellos que presentan una conductividad
nula a bajas temperaturas, pero que pueden ser débilment1e conductores a
temperatura ambiente, debido a que la anchura de la Banda Prohibida no es
elevada, lo que hace que la resistividad del material, con ser alta no sea infinita.
Algunos de los semiconductores intrínsecos, o en estado de máxima pureza más
conocidos son el Silicio (Si), el Germanio (Ge), o el Arseniuro de Galio (AsGa) [5] .
En este tipo de semiconductor existe un equilibrio entre el número de electrones
libres ( n) y el número de huecos libres ( p) [5].
1.7.2 Semiconductores extrínsecos
Los semiconductores extrínsecos, son aquellos en que se ha introducido un
elemento contaminante, llamado impureza, generalmente del grupo III o V de la
tabla periódica de los elementos, que cambia drásticamente las propiedades de
conducción del material intrínseco, reduciendo enormemente la resistividad del
mismo. Se distinguen dos tipos de semiconductores extrínsecos [5]:
1.-TIPO P (n < p)
2.-TIPO N (n > p)
La operación de sustituir algunos átomos del material sustrato como el silicio, por
algún otro elemento de valencia mayor o menor, lo llamaremos “contaminación del
sustrato” y al elemento introducido “contaminante”.
Si el material contaminante es del tipo III (B, Al, Ga, In), los átomos de dicho
material completan solamente tres enlaces covalentes, quedando un enlace
covalente incompleto, que puede ser completado por un electrón de un orbital
vecino de un átomo de Silicio con una pequeña aportación de energía del entorno.
Si esto sucede, se genera un hueco. La consecuencia de impurificar con este tipo
de materiales, llamados aceptadores, es la aparición de un hueco por cada átomo
de impureza introducido en el cristal. El semiconductor tiene entonces un exceso
de huecos (n < p). Se trata de un tipo p [5].
Si la impureza es del grupo V (P, As, Sb) se completarían los cuatro enlaces
covalentes con los cuatro átomos vecinos de Silicio, sobrando un electrón
débilmente ligado, que podría pasar a la Banda de Conducción. Este tipo de
8
material recibe el nombre de donador y al existir un exceso de electrones (n > p) el
semiconductor es del tipo n.
Al aplicarle a un semiconductor una excitación externa, se logra un flujo ordenado
de los electrones y de los huecos. En general son los electrones libres los que
realmente se mueven, pero el sentido de la corriente eléctrica, por convenio, se
toma en sentido contrario [5].
1.7.3 Ley de Gauss
La ley de Gauss enuncia que la carga neta contenida dentro del volumen limitado
por una superficie es igual al flujo de campo eléctrico a través de la superficie
cerrada, como se muestra matemáticamente en la Ecuación 1.3 [4].
Ec. 1.3
1.7.3 La ley de Gauss para capacitores con dieléctricos
Cuando hay un dieléctrico entre dos placas conductoras este permite mayores
cargas para un determinado potencial eléctrico, y la forma de la ley de Gauss para
esta se expresa matemáticamente como en la ecuación 1.4 [4]:
Ec. 1.4
Donde:
K Es la constante dieléctrica característica del material.
9
Esta ecuación es obtenida mediante el siguiente análisis:
Ec. 1.5
0 ´EA q q Ec. 1.6
0 0
´q qE
A A Ec. 1.7
También Ec. 1.8
Con las ecuaciones 1.4, 1.7 y 1.8
0 0 0
´q q q
K A A A Ec. 1.9
´q
q qK
Ec.1.10
Sustituyendo la Ecuación 1.10 en 1.5 se obtiene que:
Ec. 1.11
El concepto anterior de calcular la integral superficial es debido a que se buscará
más adelante aumentar el área efectiva de una superficie para poder aprovechar
la ley de Gauss a fin de aumentar la capacitancia en un capacitor MOS (metal
óxido semiconductor), donde se buscará maximizar el área del óxido.
Al momento de buscar un material lo suficientemente útil como para fabricar un
capacitor es necesario tomar en cuenta la constante dieléctrica del material como
parámetro para hacer una aproximación a la capacitancia que este podrá tener,
para materiales comunes la Tabla 1.1 aproxima sus constantes dieléctricas.
10
Tabla 1.1 Muestra diferentes materiales dieléctricos comunes y sus respectivas
constantes dieléctricas [4].
1.7.4 Densidad de energía para capacitores
Un parámetro importante para conocer las propiedades de un capacitor y saber
dónde es factible su aplicación hablando tanto de capacidades como de tamaño
es la densidad de energía, y está se define como la cantidad de energía
acumulada en un sistema dado o en una región del espacio por unidad de
volumen en un punto, este parámetro se considerara más adelante al comparar el
capacitor fabricado en este trabajo con capacitores de uso comercial.
Para determinar la fórmula para obtener la densidad de energía en un capacitor de
placas paralelas se parte de [4]:
3
U Ju
V m
Ec. 1.12 [4]
Donde:
Es la densidad de energía.
Es la energía almacenada en el capacitor.
Es volumen.
Está dada por:
220 ( )
2
ABACV
U Edd
Ec. 1.13 [4]
11
Donde:
Es la capacitancia
Es la diferencia de potencial eléctrico aplicada al capacitor
Es permitividad eléctrica del vacío
A Es el área de las placas
Es la distancia entre las placas
E Es el campo eléctrico
Reduciendo términos:
Ec. 1.14
Dividiendo ambos términos de la ecuación por el volumen tenemos que [4]:
Ec. 1.15
Lo que se reduce a:
Ec. 1.16
La Ecuación 1.16 es la usada para conocer la densidad de energía almacenada en
un capacitor ideal de placas paralelas.
12
1.8 Antecedentes
1.8.1 El primer capacitor de la historia
El primer capacitor de la historia fue inventado por dos físicos en al año de 1745,
Pieter Van Musschenbroek, y Ewald Georg von Kleist. Este capacitor estaba
constituido por una botella de vidrio llena de agua con un clavo como contacto
hacia el agua. A este experimento se le llamó “Botella de Leyden”, debido a la
universidad donde se creó (Universidad de Leyden).
En 1747 el físico y astrónomo John Bevis eliminó el agua y revistió la botella con dos capas de aluminio, una por la parte interna y otra por la parte externa. Esto hizo que ambas capas quedaran separadas de forma equidistante por el mismo vidrio de la botella actuando a su vez como aislante.
1.8.2 Generaciones de Capacitores
A partir de la invención del primer capacitor se ha tenido un gran avance en la creación y la mejora de estos, se reportan 3 generaciones de capacitores:
1.- Primera generación
Están construidos por dos placas paralelas metálicas y una capa delgada de
material dieléctrico como: papel, parafina, polietileno, ebonita, etc.
Estos pueden almacenar carga del orden de microfarads y en caso de querer
aumentar su capacitancia la única forma es aumentando el área de sus placas.
También sirven como filtros en ciertos casos.
2.- Segunda generación
Los capacitores electrolíticos se encuentran en esta generación, son construidos a
base de aluminio y tantalio, y están constituidos por un material electrolítico entre
dos dieléctricos y un electrodo.
13
3.- Tercera Generación.
En esta generación se introdujo un cambio a los capacitores electrolíticos
comunes y es la una interfaz metal-electrolítica, posteriormente se introdujeron
óxidos metálicos como dieléctricos obteniendo mejores resultados en su
capacitancia, ya que estos tienen una mayor densidad de energía.
El proceso para desarrollar tecnología con materiales semiconductores
extrínsecos llevo a la construcción de capacitores MOS (metal óxido
semiconductor) ya que uno de los dispositivos creados con esta tecnología, el
transistor MOSFET (transistor de efecto de campo metal óxido semiconductor),
presentaba un problema con las capacitancia almacenadas en el.
A principios del año de 1970 se empezaron a desarrollar equipos para la
caracterización eléctrica de dispositivos semiconductores.
Posteriormente a esta etapa se suma la necesidad de la reducción de tamaño de
circuitos electrónicos lo que conlleva una miniaturización de dispositivos, debido a
esto se implementa la nanotecnología para capacitores micro-electromecánicos
que son una pieza importante para desarrollar dispositivos como transistores y con
esto sistemas como microprocesadores.
1.9 Estado del arte
Actualmente ha crecido la demanda de dispositivos electrónicos que funcionen
como etapa de alimentación que satisfagan la necesidad de sistemas cada vez
más pequeños que tienden a usar una alta densidad de energía, en estudios y
trabajos anteriores se han logrado altas capacitancias especificas con diferentes
óxidos metálicos, como lo es Óxido de Níquel, Óxido de Cobalto, y también con
Grafeno, Polianilina, y la composición de óxidos metálicos dopados.
Con anterioridad se han alcanzado las siguientes capacitancias específicas como
por ejemplo:
2014
Capacitancia especifica de 392 F/g para MnO2/ERGO/SS [6]
Capacitancia especifica de 159 F/g para Na2SO4 ERGO/SS [7]
Capacitancia especifica de 171.4 F/g para activación con plasma de oxígeno [8]
14
Capacitancia especifica de 192 F/g para Grafeno de inyección de tinta impreso
flexible [9]
Capacitancia especifica de 83 F/g para Polianilina ordenada [10]
2011
Capacitancia especifica de 349 F/g para hojas de Grafeno altamente corrugados
[11]
2002
Capacitancia especifica de 70 F/g usando el Óxido de Níquel dopado con Co [12]
15
2 Capítulo II Desarrollo teórico.
2.1 Capacitor MOS
La capacitancia total en un capacitor MOS (Metal Óxido Semiconductor) está dada
por:
Ec. 2.1 [13]
Donde:
Es la capacitancia encerrada dentro del óxido
Es la capacitancia encerrada por semiconductor
Un capacitor MOS se modela a partir del hecho de que es un arreglo de
capacitancias en serie: del óxido y del semiconductor tal como se muestra en la
Figura 3 [13]
Figura 3 Equivalente de capacitor MOS
El capacitor MOS está constituido por una estructura de una capa de óxido de
metal, un sustrato semiconductor, y un contacto de metal conocido como
compuerta como se ilustra en la Figura 4. Una segunda capa de metal forma un
contacto metálico en la parte posterior del semiconductor. La estructura que se
16
muestra tiene un sustrato de tipo p. A esto se le conoce como capacitor MOS o
nMOS de tipo n ya que la capa de inversión contiene electrones.
Para analizar los diferentes modos de polarización de un capacitor MOS se deben
considerar tres potenciales de polarización diferentes. Uno por debajo del
potencial de bandas planas , un segundo entre el potencial de bandas planas
y el de umbral, , y, finalmente, uno más grande que es el potencial eléctrico de
umbral. Estas regiones de polarización se llaman acumulación, agotamiento y
modo de inversión de operación [13]. Estos tres modos así como las distribuciones
de carga asociados con cada uno de ellos se muestran en la Figura 5.
Figura 4 Esquema de capacitor MOS
17
La acumulación se produce típicamente para potenciales negativos, donde la
carga negativa en la compuerta atrae agujeros del substrato a la interfaz óxido-
semiconductor. El agotamiento se produce para potenciales positivos. La carga
positiva en la compuerta empuja los agujeros móviles en el sustrato. Por lo tanto,
el semiconductor se agota de cargas móviles en la interfaz y de una carga
negativa, debido a los iones aceptores ionizados, que queda en la región de carga
espacial. El potencial necesario para separar la zona de acumulación y la de
agotamiento se conoce como el potencial de bandas planas FBV . En la zona de
Inversión se produce con potenciales más allá del de umbral. En inversión, existe
una zona de inversión cargada negativamente entre la interface óxido-
semiconductor además de la capa de agotamiento. Esta capa de inversión es
debido a los portadores minoritarios que son atraídos a la interfaz por el potencial
de compuerta positivo [13].
Figura 5 Regiones de funcionamiento nMOS
18
El diagrama de bandas de energía de un capacitor n-MOS en la zona inversión se
muestra en la Figura 5. El óxido se modela como un semiconductor con una banda
prohibida muy grande y bloquea cualquier flujo de portadores entre el
semiconductor y el metal de la compuerta. La banda de flexión en el
semiconductor es consistente con la presencia de una capa de agotamiento. En la
interfaz semiconductor-óxido, el potencial de Fermi está cerca del borde de la
banda de conducción como se espera cuando una alta densidad de electrones
está presente. El semiconductor permanece en equilibrio térmico, incluso cuando
se aplica un voltaje a la compuerta. La presencia de un campo eléctrico no
conduce automáticamente a una condición de no equilibrio.
Las cuatro zonas de operación para un estructura MOS son: banda plana, deserción, inversión y acumulación.
En la zona de banda plana no hay carga presente en el semiconductor de modo
que la banda de energía de silicio es plana. Inicialmente vamos a suponer que
esto ocurre con un potencial cero en la compuerta. En la zona de agotamiento de
superficie se produce cuando los agujeros en el sustrato son empujados lejos por
un potencial de compuerta positivo. Un potencial más positiva también atrae
electrones (los portadores minoritarios) a la superficie, que forman la denominada
capa de inversión. Bajo la polarización de compuerta negativa, uno atrae orificios
desde el sustrato de tipo p a la superficie, produciendo la zona de acumulación
[13].
Diagrama de banda plana
El término banda plana se refiere al hecho que el diagrama de banda de energía
del semiconductor es plana, lo que implica que no existe ninguna carga en el
semiconductor. Teniendo en cuenta que un potencial, , se debe aplicar para
obtener este diagrama.
El potencial de bandas planas se obtiene cuando el potencial de compuerta
aplicado es igual a la función de trabajo entre la compuerta y el semiconductor. Si
hay una carga fija en el óxido y / o en la interfaz óxido-silicio, la expresión para el
potencial de bandas planas debe ser modificado en consecuencia como se
muestra.
19
2.1.1 Regiones de operación de capacitor MOS
2.1.2 Acumulación
La acumulación se produce cuando se aplica un potencial inferior al de bandas
planas. La carga negativa en la compuerta atrae agujeros del substrato a la
interfaz óxido-semiconductor. Sólo se necesita una pequeña cantidad de flexión de
banda para construir la acumulación de carga de modo que casi toda la variación
potencial está en el óxido.
2.1.3 Agotamiento
Se da cuando se aplica un potencial mayor al de bandas planas, una carga
negativa se acumula en el semiconductor. Inicialmente, esta carga es debido al
agotamiento del semiconductor a partir de la interfaz de óxido-semiconductor. La
anchura de la capa de agotamiento aumenta al aumentar el potencial de
compuerta.
2.1.4 Inversión
A medida que el potencial a través de los semiconductores aumenta más allá de
dos veces el potencial de compuerta, otro tipo de carga negativa surge en la
interface óxido-semiconductor: esta carga se debe a los portadores minoritarios,
que forman una llamada capa de inversión.
20
2.2 Modelado del comportamiento de un capacitor MOS
La capacitancia del semiconductor a baja frecuencia , está dada por [13]:
Cs,hf = Us
Ksϵ0
2LDi
[eUF(1 − e−Us) + e−UF(eUs − 1)]
F(Us, UF)
Ec. 2.2
Donde el campo eléctrico de la superficie del semiconductor F (US, UF) se define
por:
F(Us, UF) = √eUF(e−Us + Us − 1) + e−UF(eUs − Us − 1) Ec. 2.3
donde Us y UF son potenciales normalizados definidos por Us = qϕs/kT y UF =
qϕF/kT, donde el potencial de Fermi se define como ϕF = (kT/q)ln(NA/ni). El
símbolo Us representa el signo del potencial de superficie y está dado por:
Us =
|Us|
Us
Ec. 2.4
La longitud de Debye intrínseca LDi está dada por:
LDi = √Ksϵ0kT
2q2ni
Ec. 2.5
La curva para altas frecuencias C-V resulta cuando los portadores minoritarios en
la zona de inversión son incapaces de seguir el potencial eléctrico de corriente
alterna. Los portadores mayoritarios en el borde son capaces de seguir la señal de
CA exponiendo de esta manera átomos dopantes ionizados. La capacitancia del
semiconductor para altas de alta frecuencia en inversión es:
𝐶𝑠,ℎ𝑓 = ��𝑠
𝐾𝑠𝜖0
2𝐿𝐷𝑖
[𝑒𝑈𝐹(1 − 𝑒−𝑈𝑠) + 𝑒−𝑈𝐹(𝑒𝑈𝑠 − 1)/(1 + 𝛿)]
𝐹(𝑈𝑠, 𝑈𝐹)
Ec. 2.6
21
y donde 𝛿 está dada por:
𝛿 =
(𝑒𝑈𝑠 − 𝑈𝑠 − 1)/𝐹(𝑈𝑠, 𝑈𝐹)
∫𝑒𝑈𝐹(1 − 𝑒−𝑈)(𝑒𝑈 − 𝑈 − 1)
2[𝐹(𝑈, 𝑈𝐹)]3 𝑑𝑈𝑈𝑠
0
Ec. 2.7
La capacitancia total entonces será dada por [13]:
𝐶 =
𝐶𝑜𝑥𝐶𝑠
𝐶𝑜𝑥+𝐶𝑠
Ec. 2.8
El voltaje de compuerta está relacionado al voltaje del óxido, al potencial
superficial, y al voltaje de banda plana 𝑉𝐹𝐵 a través de la relación [13]:
𝑉𝐺 = 𝑉𝐹𝐵 + 𝜙𝑠 + 𝑉𝑜𝑥 = 𝑉𝐹𝐵 + 𝜙𝑠 + ��𝑠
𝑘𝑇𝐾𝑠𝑡𝑜𝑥𝐹(𝑈𝑠, 𝑈𝐹)
𝑞𝐾𝑜𝑥𝐿𝐷𝑖
Ec. 2.9
En la Figura 6 se muestra el resultado del modelado para un Capacitor MOS con
un espesor de 100 nm a base de Óxido de Níquel y con dimensiones de 600 m
por lado, formando un cuadrado así como sus regiones de operación
(acumulación, agotamiento e inversión), con un rango de potencial eléctrico de
-0.8 V a 1.2 V alcanzando capacitancias hasta de 1.8 pico Farads.
22
Figura 6 Capacitancia – Potencial eléctrico de estructura MOS en MATLAB
23
2.3 Simulación Eléctrica
Pspice
Pspice por sus siglas en Inglés Simulation Program with Integrated Circuits
Emphasis (Programa de simulación con énfasis en circuitos integrados) es uno de
los programas más poderosos para simular circuitos eléctricos compuestos por
resistencias, capacitores, bobinas, diodos, transistores, circuitos integrados, etc.
Para el fin anterior se necesita llevar a cabo la creación del circuito de forma
gráfica, para este fin está hecho el programa Capture, donde se especifican las
conexiones entre los diferentes componentes, así como sus valores específicos de
características eléctricas [14].
La simulación para el capacitor MOS se llevó a cabo mediante la implementación
de diferentes bloques operadores los cuales cumplen la función de desarrollar
diferentes términos de la ecuación modelada, en la Figura 7 se muestra dicho
bloque.
Fiura 7
Figura 7 Diagrama a bloques en Pspice
24
Con el perfil de simulación de barrido en la fuente de voltaje (para este caso de
-1V hasta 1V) se obtiene el comportamiento descrito por las ecuaciones
modeladas, como se muestra en la Figura 8.
En la Figura 9 se muestra el resultado de la simulación en Pspice (con
capacitancias hasta de 6 nano farads), donde se puede verificar la similitud con
resultado obtenido en la gráfica del modelado en MATLAB.
Figura 8 Perfil de simulación en Pspice
25
Figura 9 Gráfica de simulación en Pspice
26
3 Capítulo III Evaluación experimental Fabricación del capacitor de Óxido de Níquel
La fabricación de este capacitor se lleva a cabo en 3 etapas, las cuales son:
Fabricación del Óxido de Níquel mediante el método de SOL-GEL, depósito del
Óxido de Níquel sobre una oblea de Silicio, y el depósito del metal, en este caso
cromo sobre el Óxido de Níquel.
3.1 Obtención del Óxido de Níquel
Por medio del método conocido como SOL-GEL se obtiene un material sólido, a
partir de moléculas pequeñas, este consiste en 2 partes:
*SOL: Es una suspensión estable de partículas sólidas coloidales en un medio
líquido.
*GEL. Es una red integrada que consta de una interconexión de partículas sólidas
en un medio líquido.
La mezcla es movida al tratamiento térmico gradual de 10 minutos hasta lograr la
completa disolución de la sal metálica.
Se obtiene el Óxido de Níquel (NiO) mediante la reacción química de un SOL y un
GEL.
3.2 Caracterización del material obtenido
Para saber si el material obtenido es en realidad Óxido de Níquel, se logra
mediante el proceso de difracción de rayos X, en el cual se debe cumplir la
ecuación de Bragg.
Resultados de la difracción de rayos X
El resultado de la difracción de rayos x, se interpreta al saber las intensidades del
haz difractado comparadas con sus respectivos ángulos tomando en cuenta
estudios anteriores para saber si coinciden, en la Figura 11 se muestra un estudio
de difracción de rayos x, en el cual se debe cumplir la máxima intensidad en
27
2 30 aproximadamente para el caso del Óxido de Níquel (valor reportado en la
literatura).
Figura 10 Caracterización ideal de NiO
Figura 11 Caracterización real del material obtenido
28
De la gráfica anterior se puede ver en color rojo la concentración de Óxido de
Níquel y aire, en color azul la concentración de Óxido de Níquel y en gris la
concentración de Níquel metálico, lo que nos indica que el material obtenido no es
Óxido de Níquel puro, sino una combinación de Óxido de Níquel y Níquel metálico,
sin embargo se continua con el proceso propuesto para crear el dispositivo para
confirmar si el Óxido de Níquel según su concentración pudiese llegar a funcionar
como dieléctrico (esto se llevará a cabo con el caracterizador eléctrico, el cual
aplica diferentes potenciales eléctricos y mide la corriente que pasa por el
dispositivo [15] ).
29
3.3 Depósito del material obtenido sobre la oblea de silicio
Este proceso se lleva a cabo mediante Spin Coating la cual es una técnica
utilizada para realizar depósitos de placas delgadas sobre obleas de sustrato,
consta de una superficie giratoria donde se hace girar a ciertas revoluciones por
minuto una sustancia no uniforme para depositarla sobre un cuerpo rígido, en este
caso sobre una oblea de silicio, en la Figura 12 se muestra un equipo de Spin
Coating.
Figura 12 Equipo de Spin Coating
30
En la Figura 13 se muestra los parámetros de funcionamiento de un equipo Spin
Coating, como velocidad en revoluciones por minuto, tiempo de trabajo.
La Figura 14 muestra como es el proceso de trabajo del Spin Coating y como se
deposita un material sobre una superficie, ya que se busca la mayor uniformidad
del material depositado (en este caso Óxido de Níquel).
Figura 13 Parámetros de Spin Coating
Figura 14 Proceso de deposición
31
En este proceso se busca obtener el menor tamaño de partículas posible, así
como el mayor número de partículas posible de esta forma se estará aumentando
el área efectiva, con el propósito que de aumentar la capacitancia como lo anuncia
la ley de Gauss la capacitancia es proporcional al área efectiva del material al que
se esté polarizando, en este caso el Óxido de Níquel.
3.4 Medición del espesor del material obtenido
Mediante el uso del perfilómetro se obtuvo la siguiente gráfica tomada desde
diferentes puntos para comprobar el espesor del material obtenido, donde se
muestra el espesor en micrómetros y la longitud en milímetros.
Figura 15 Gráfica de espesor por perfilómetro
32
3.5 Depósito de metales sobre semiconductor y el material obtenido
En relación con el depósito de metal se determinó colocar Aluminio sobre la oblea
de Silicio para formar el contacto Bulk y sobre el Óxido de Níquel se colocó cromo
para formar la compuerta, en este caso cromo.
Para tener la repetitividad que permita evaluar la caracterización eléctrica se
propusieron las siguientes superficies que mediante el proceso de fotolitografía se
delimitaran:
a)600 *600m m
b)500 *500m m
c) 400 *400m m
d)300 *300m m
e) 200 *200m m
f)100 *100m m
Figura 16 Propuesta de agrupamiento de capacitores
33
Finalmente, la construcción del capacitor quedó como se muestra en la Figura 17,
se modificó la geometría propuesta (cuadrados) debido a factores externos a este
tema.
Las circunferencias del capacitor obtenido tienen 0.5 cm de diámetro y un área de
0.193 cm2.
Figura 17 Dispositivo final construido
34
3.6 Caracterización eléctrica
Los resultados que mostraban las gráficas de modelado en MATLAB y de
simulación en Pspice nos indicaban capacitancias del orden de los nanofarads
(10-9 F) en un intervalo de potenciales eléctricos de -1.0 V a 1.2 V. De manera que
la caracterización eléctrica se dirigió a la obtención de los valores de capacitancia
aplicando potenciales eléctricos en el rango de la modelación y simulación.
El caracterizador eléctrico proporcionó el resultado que se muestra en la Figura
18. El intervalo de potenciales eléctricos se aplicó de -1V a 4V, los valores de
capacitancia se encuentran en el orden de los picofarads, que no fue lo que se
esperaba. Además el comportamiento en la región de inversión no fue coincidente.
Por tal motivo, se procedió a efectuar otra caracterización, en esta ocasión de
corriente contra potencial eléctrico. Esto con el fin de comprobar con base a
nuestras referencias bibliográficas que posiblemente el producto obtenido
correspondía a un diodo [4].
En la figura 19 se presenta la gráfica obtenida para la caracterización corriente
contra potencial eléctrico, con base en nuestras referencias bibliográficas, un
diodo Schottky [4] presenta una curva característica corriente contra potencial
eléctrico similar a la que se obtuvo.
35
Figura 19 Curva Corriente eléctrica contra potencial eléctrico
Figura 18 Caracterización eléctrica del dispositivo obtenido
36
3.6 RESULTADOS
Se llevó a cabo la obtención del Óxido de Níquel mediante la técnica de SOL-GEL,
se caracterizó con la técnica de difracción de rayos X, el material se depositó en la
oblea, se realizó la medida del espesor con el uso del perfilómetro, posteriormente
se depositaron los metales para formar el Bulk y la compuerta, en esto último bajo
el proceso de fotolitografía.
Mediante el estudio de rayos x se interpretó que el material sintetizado tiene
mezcla de Níquel metálico y de Óxido de Níquel, y que al ser colocado en la oblea
continúo teniendo una mayor presencia de Níquel metálico, lo cual generó un
dispositivo eléctrico diferente al esperado.
La prueba con el caracterizador eléctrico determinó a través de la curva corriente
eléctrica - potencial eléctrico que este dispositivo resultaba ser un diodo.
37
3.7 CONCLUSIONES
Se obtuvo un modelo matemático de las curvas ideales capacitancia contra
potencial eléctrico para un capacitor de Óxido de Níquel y se graficó en MATLAB,
se logró simular el desempeño eléctrico del capacitor en el software Pspice, que
resultó ser semejante a la curva de modelaje.
Se llevó a cabo la fabricación del dispositivo Micro Electro Mecánico (MEM’s) con
la obtención del material dieléctrico a partir de la técnica SOL-GEL.
Con base en los resultados arrojados por el caracterizador eléctrico para la curva
corriente contra potencial eléctrico, se puede ver que el comportamiento sigue la
forma de un diodo, un comportamiento de este tipo puede ser explicado a partir
del hecho que una estructura metal - semiconductor forma un diodo, este diodo se
conoce como diodo Schottky. El motivo de esta situación se derivó de una mayor
presencia de Níquel metálico sobre el Óxido de Níquel como se explica en los
resultados.
La retro alimentación del modelo obtenido del capacitor MOS no se puede llevar
a cabo porque no se obtuvo el dispositivo deseado.
En trabajos próximos se pondrá atención a la técnica SOL-GEL para la obtención
del Óxido de Níquel.
38
4 Apéndices
4.1 Método de deposición SOL-GEL
Este método sirve para la obtención de nano-partículas de materiales como es el
caso de Óxido de Níquel; y consta de varios procesos: mezclado, gelificación,
envejecimiento, secado y sinterizado.
Mezclado: proceso que consiste en diseñar el monómero adecuado que
polimerizará para formar las estructuras M-O-M. Los alcóxidos metálicos M(OR)n
donde M es el metal y R un radical alquilo. Los más utilizados para la preparación
de geles basados en sílice son tetrametoxisilano - Si(OCH3)4 - y tetraetoxisilano -
Si(OC2H5)4.
Gelificación: en el proceso de gelificación se busca que se produzcan partículas
colídales que se enlacen unas con otras para formar así una estructura
tridimensional, y esto se logra mediante la policondensación del alcóxido de sílice.
En este proceso el catalizador juega un papel muy importante debido a la carga
iónica de las partículas de sílice, con una influencia directa en la velocidad de
policondensación.
Envejecimiento - el proceso consta de 3 pasos: continuación de la polimerización,
sinéresis y maduración.
1.- Polimerización de los grupos hidroxilo que no habían reaccionado lo cual aumenta la conectividad de la red; este proceso sucede a la vez que un cierto encogimiento.
2.- Sinéresis es el encogimiento espontáneo e irreversible de la red gelificada, es el resultado de la expulsión del líquido de los poros. El líquido fluye a través de los poros de acuerdo con la ley de Darcy, que establece que el flujo J es proporcional
al gradiente de la presión del líquido (PL) tal como lo describe matemáticamente la ecuación 1.
L
L
DJ P
n
Ec. 1
39
Donde:
LP Es la viscosidad del líquido
D es la permeabilidad del líquido
Este proceso depende mucho del catalizador correspondiendo el mínimo al punto isoeléctrico (pH=1.7 para la sílice) cuando las partículas no están cargadas.
3.- Maduración: se refiere al proceso de disolución y reprecipitación debido a las diferencias de solubilidad que hay entre superficies con distintas curvaturas. Este proceso no produce encogimiento alguno de la red pero influye en el fortalecimiento del gel, y depende de factores que afectan a la solubilidad, como la temperatura, el pH, la concentración y el tipo de disolvente.
Secado: es el proceso de la eliminación del líquido para obtener una red
tridimensional que forma el sólido, en esta etapa se busca evitar las fracturas por
la diferencia de presión capilar. La solución directa para evitar dichas fracturas es
hacer que el líquido se evapore a una velocidad muy reducida. Esta técnica,
aunque es efectiva, no es práctica debido a los tiempos de secado excesivamente
largos que se necesitan, lleva semanas, incluso meses formar un gel seco
monolítico (xerogel). Un camino alternativo para acelerar el secado es añadir
aditivos químicos controladores del secado (DCCAs, drying control chemical
additives), que modifican la tensión superficial del líquido intersticial, permitiendo la
eliminación rápida de los residuos no deseados. DCCAs se incorporan a la mezcla
inicial antes de la gelificación, y tras un tratamiento calorífico, se obtiene un
xerogel sin fracturas. La Formamida es uno de los DCCAs más utilizados para el
secado de los geles de sílice.
Sinterizado: es el proceso de densificación de la red conducido por la energía
interfacial. La red sólida se mueve por flujo viscoso o por difusión para eliminar la
porosidad. En geles con gran superficie porosa, la fuerza que gobierna este
proceso es suficientemente grande como para producir el sinterizado a
temperaturas excepcionalmente bajas, donde los procesos de transporte son
relativamente lentos.
40
4.2 Ecuación de Bragg
La ecuación de Bragg describe las direcciones en las que ocurre la difracción de
rayos X que incide sobre una superficie, la cual produce interferencias, en la
Figura 20 en la parte izquierda se muestra interferencia constructiva, y en la parte
derecha interferencia destructiva.
En la Figura 21 se muestra un difractómetro, que es un equipo capaz de realizar el
análisis de estructura de cristal, reflectometría, mapeo de espacio recíproco,
difracción de Rayos X.
Figura 20 Esquema de difracción de rayos x
Figura 21 Difractómetro
41
La difracción se da cuando un objeto o partícula interfiere en la trayectoria de un
haz de luz, en este caso rayos X, esto hace que al incidir en una partícula emita
radiación electromagnética secundaria y siendo que son de la misma frecuencia
puede generar tanto interferencia constructiva así como interferencia destructiva.
Cuando los rayos X alcanzan un átomo interactúan con sus electrones exteriores.
Estos reemiten la radiación electromagnética incidente en diferentes direcciones y
con la misma frecuencia (en realidad debido a varios efectos hay pequeños
cambios en su frecuencia). Este fenómeno se conoce como dispersión de
Rayleigh (o dispersión elástica). Los rayos X reemitidos desde átomos cercanos
interfieren entre sí constructiva o destructivamente.
La interferencia debida a la difracción de rayos X es constructiva cuando la
diferencia de fase entre las ondas emitidas por diferentes átomos es múltiplo de
2 , la interferencia constructiva se enuncia matemáticamente con la ecuación 2.
2 ( )n d sen Ec. 2
Donde:
n Es un número entero.
λ Es la longitud de onda de los rayos X.
d Es la distancia entre los planos de la red cristalina.
θ Es el ángulo entre los rayos incidentes y los planos de dispersión.
42
4.3 Tecnología planar
El capacitor MOS fabricado y estudiado en este trabajo, está construido a través de las técnicas de la tecnología planar.
Se denomina tecnología planar al método por el cual los circuitos son fabricados sobre un único plano, un circuito integrado está formado por un monocristal de silicio con una superficie normalmente entre 1 y 10 mm por lado, que contiene elementos activos y pasivos. Los procesos para la fabricación de estos circuitos son: preparación de la oblea, crecimiento epitaxial, difusión de impurezas, implantación de iones, crecimiento del Óxido, fotolitografía, grabado químico y metalización. Un circuito integrado monolítico se denomina así ya que se construye en una única superficie de cristal de silicio.
La tecnología de los circuitos integrados presenta las siguientes ventajas respecto a las técnicas convencionales:
* Bajo costo.
* Tamaño reducido.
*Gran confiabilidad, todos los componentes se fabrican simultáneamente sin soldar y se reducen las fallas tanto eléctricas como mecánicas.
*Mejores prestaciones debido a su bajo costo, se pueden emplear circuitos más complejos para conseguir mejores características de funcionamiento.
*Igualdad de características, debido a que los transistores se fabrican simultáneamente y por el mismo proceso, los parámetros correspondientes así como la variación de características con la temperatura tienen prácticamente los mismos valores.
Proceso planar
La fabricación de circuitos integrados bipolares y MOS de la tecnología planar
comprende varios procesos:
*Crecimiento del Cristal del Sustrato
*Crecimiento Epitaxial
*Oxidación
*Fotolitografía y Grabado Químico
43
*Difusión
*Implantación de Iones
*Metalización
Crecimiento del cristal del sustrato - producción de la oblea
Un fino cristal de silicio se sujeta a una varilla y se introduce en un crisol con silicio fundido al que se han añadido impurezas aceptadoras. Se retira lentamente en condiciones muy controladas.
Crecimiento epitaxial
El proceso epitaxial se emplea para hacer crecer una capa de silicio como ampliación de la existente en la oblea del mismo material. Este crecimiento se lleva a cabo en un horno especial llamado reactor donde se introducen las obleas de silicio calentándolas hasta 1000ºC.
Oxidación
La oxidación térmica del silicio se lleva a cabo en presencia de vapor de agua. La
reacción química es:
2 2 22 2Si H O Sio H
Fotolitografía
Durante el proceso fotolitográfico se recubre la oblea con una película uniforme de
una emulsión fotosensible. Se dibuja una representación amplia en blanco y negro
de las zonas que han de quedar abiertas y cerradas, reduciéndose
fotográficamente. El negativo ya reducido a la dimensión adecuada se coloca a
manera de mascara sobre la emulsión. Sometiendo la emulsión a los rayos
ultravioleta. A través de la máscara se polimeriza la fotorresina bajo las zonas
transparentes de la máscara. Se retira luego dicha mascara y se revela la oblea
mediante un producto químico como el tricloroetileno que disuelve las partes no
expuestas o polimerizadas de la emulsión.
44
Difusión
La introducción de impurezas con concentraciones controladas se lleva a cabo en
un horno de difusión a unos 1000 ºC durante 1 o 2 horas. Un horno de difusión
aloja normalmente 20 obleas en un soporte de cuarzo dentro de un tubo también
de cuarzo. La temperatura debe regularse cuidadosamente de forma que sea
uniforme en toda la zona. Las fuentes de impurezas pueden ser gases, líquidos o
sólidos puestos en contacto con las superficies de silicio en el interior del horno.
Implantación de Iones
La implantación de iones es un segundo procedimiento para introducir impurezas.
Un haz de iones de Boro para el tipo p y Fósforo para el tipo n. La profundidad de
penetración se determina por la energía de aceleración y por la concentración de
iones dopantes. Este procedimiento se emplea frecuentemente donde se
requieran capas finas de silicio dopado como es en la región de emisor de un BJT,
el canal en un MOSFET y la región de puerta de un JFET. En estas zonas finas la
implantación de iones permite controlar mejor la concentración de dopado que el
procedimiento de difusión.
Metalización
La metalización se emplea para formar las interconexiones entre los componentes
de un chip. Estas conexiones se forman depositando una tenue capa de aluminio
sobre toda la superficie del chip. La deposición se consigue por evaporación en
alto vacío en el interior de un recipiente. Se calienta el aluminio hasta que se
vaporice. Las moléculas gaseosas formadas irradian uniformemente en todas
direcciones y cubren completamente la superficie de la oblea. Las trayectorias de
las conexiones se definen con una máscara eliminando por corrosión el aluminio
sobrante.
45
4.4 Código en MATLAB para curvas de capacitancia clear all; close all; clc; q=1.6e-19; %carga del electron [C] ni=1.45e10; %concentracion intrinseca de portadores [cm-3] ks=12; %constante dielectrica del substrato kox=11.9; %constante dielectrica del NiO e0=8.86e-14; %permitividad del vacio [F/Cm] k=1.38e-23; %constante de boltzman [eV] T=300; %temperatura ambiente [°K] ND=1.3e15; %densidad de donadores [cm-3] tox=5.55e-7; %espesor de la pelicula del Óxido [cm] ldi=sqrt((ks*e0*k*T)/(2*(q^2)*ni)); %longitud intrinseca de debye fermi=(k*T/q)*log(ND/ni); %potencial de fermi uf=(fermi*q)/(k*T); %potencial de fermi normalizado cox=(kox*e0)/tox; Vfb=0; %voltaje de banda plana no existe debido a que se esta aplicando una tensión ac us=-11:0.49:33; %potencial de superficie (barrido) usnorm=(abs(us))./(us); Fus=sqrt((exp(uf).*(exp(-us)+us-1))+(exp(-uf).*(exp(us)-us-1))); fis=(us*k*T)./(q); Vg1=((k*T*ks*tox*Fus)./(q*kox*ldi)); Vg2=Vg1.*usnorm; Vg=fis+Vg2; %%%%%%%%%calculo de la integral para la formula de alta frecuencia%%%%%%%%%%% syms x; g=(exp(uf)*(1-exp(-x))*(exp(x)-x-1))/(2*((exp(uf)*(exp(-x)+x-1)+(exp(-uf))*(exp(x)-x-1))^1.5)); f=sym(g); F=int(f,0,length(us)/2); F=double(F); delta1=(exp(us)-us-1)./Fus; delta=delta1./F; Cshf1=(exp(uf)*(1-exp(-us))+exp(-uf)*(exp(us)-1))./(1+delta); Cshf2=Cshf1./Fus; Cshf3=(usnorm*ks*e0)./(2*ldi); Cshf=Cshf3.*Cshf2; Cthf=((cox*Cshf)./(cox+Cshf)).*(1); Cslf1=(exp(uf)*(1-exp(-us))+exp(-uf)*(exp(us)-1))./Fus; Cslf=Cslf1.*Cshf3; Ctlf=((cox*Cslf)./(cox+Cslf)).*(1); plot(Vg,Ctlf,'b', Vg,Cthf,'r'); xlabel('Voltaje de compuerta Vg [V]'); ylabel('Capacitancia [F]'); title('Curvas de capacitancia en estructura MOS'); grid on,box on; text(.75,4.8e-7,'Capacitancia baja frecuencia'); text(.75,0.3e-7,'Capacitancia alta frecuencia');
46
4.5 Referencias
[1] Overview of Energy Harvesting Systems; Engineering Institute, Engineering Sciences& Applications Los Alamos National Laboratory.
[2] Nickel Oxide as an Electrode Material for Supercapacitors, J. Mater. Sci. Technol., Vol. 18 No.4, 2002
[3] MEMS for automotive tire pressure monitoring systems; M. LÖHNDORF and T. LANGE, Infineon, Technologies AG, Germany; 2013
[4] Electromagnetic Fields Roald K. Wangsness John Wiley & sons; pp 28-50, 102.
[5] Boylestad Robert L., L. Nashelsky (2009),”Electrónica: Teoría de circuitos y dispositivos electrónicos”, Pearson Education, Décima edición, pp.2-41
[6] Shahram Ghasemi; Faculty of Chemistry; MnO 2 nanoparticles decorated on
electrophoretically deposited graphene nanosheets for high performance supercapacitor.
[7] Pushkar Jain: Rensselaer Polytechnic Institute; Thin-film capacitors for packaged
electronics; 2004; pp 4-5
[8] Rakesh Kumar Gupta; South Dakota State University; Carbon materials from high ash
biochar for supercapacitor and improvement of capacitance with HNO3 surface oxidation.
J Power Sources
[9] Matthew H. Ervin; U.S. Army Research Laboratory (SER-L); Carbon Nanotube and
Graphene-Based Supercapacitors: Rationale, Status, and Prospects.
[10] Li Li; Texas Tech University; Synthesized polyaniline nanoparticles/graphene hybrid
with wet chemical method to achieve high specific capacitance as supercapacitors
electrode.
[11] Jun Yan; Key Laboratory of Superlight Materials and Surface Technology;
Supercapacitors Based on Graphene-Supported Iron Nanosheets as Negative Electrode
Materials
[12] Kui Liang; J. Mater; Vol. 18; 2002; pp 383-384
[13] D.K. Schroder; Semiconductor Material and Device Characterization, 2nd edition. (New York, Wiley, 1998) pp 43, 44, 69-82
[14] Pspice, Reference Guide, Copyright © 1985-2000 Cadence Design Systems.
[15] C-V Characterization of MOS Capacitors Using the Model 4200-SCS Semiconductor Characterization System, Application Note Series, number 2896.