mantik devrelerİ - saitdemir.net · programlanabilir mantık devreleri kbuzem karabük...

KBUZEM Karabük Üniversitesi Uzaktan Eğitim Uygulama ve Araştırma Merkezi

BLM 221 MANTIK DEVRELERİ

Prof Dr Mehmet AKBABA

[email protected]

8. HAFTA

Temel Kavramlar

KBUZEM Karabük Üniversitesi

Uzaktan Eğitim Uygulama ve Araştırma Merkezi 2

• MULTIPLEXERS (VERİ SEÇİCİLER),

• ÜÇ DURUMLU BUFFERS,

• DECODERS (KOD ÇÖZÜCÜLER)

• BELLEK ELEMANLARI

8.2. Multiplexers (Veri Seçiciler)



Multiplexers veri seçicilerdir ve MUX olarak kısaltılırlar. Fig. 8.1’de 2-girişli 1-çıkışlı (2x1) MUX gösterilmektedir.

A=0 Z=I0 A=1 Z=I1

Z=A’ I0 + A I1

Burada, A seçme veya kontrol girişidir ve I0 ve I1 ise seçilen verilerdir. Şayet A=0 ise I0 seçilecektir ve şayet A=1 ise I1 seçilecektir.

Bezer mantık çok girişli verilerin MUX’larına da uygulanabilir. 2n veri arasında seçim yapmak için n-adet kontrol veya seçme girişine ihtiyaç duyulur.

Multiplexers (Veri Seçiciler)



Figure 8-1: 2x1 Multiplexer (Veri Seçici) ve Analog anahtar




Şekil 8.2: 4x1, 8x1 ve 2x1 Multiplexers (Veri Seçiciler)

4 x 1 MUX Z= A’ B’ IO + A’ B I1 + A B I3

Prof. M. AKBABA Digital LOGIC DESIGN 6

Şekil. 8.2a : 4 to 1 MULTIPLEXER

4-de-1 Multiplexer (Mux) in çıkış denklemi:

Z= A’ B’ IO + A’ B I1 +AB’ I2+ A B I3




Aynı şekilde 8’e 1 MUXin çıkış denklemi aşağıdaki gibi olur:

Z= A’B’C’IO + A’B’CI1 + A’BC’I2 + A’BCI3 + AB’C’I4 + AB’CI5 + ABC’I6 + ABCI7

n-kontrol girişli ve 2n veri girişli bir MUX’un çıkışı için genel eşitlik;

Z = mkIk

2n-1

k=0

mk : n-değişkenin mintermi Ik : veri girişinin karşılığı

Prof. M. AKBABA Digital LOGIC DESIGN 8

2-ye-1 Multiplexerin açık devresi

6/14/2016 9 Digital Logic Prof. M. Akbaba

A B Z

0 0 IO

0 1 I1

1 0 I2

1 1 I3

4-e-1 MUX in açık devresi

6/14/2016 Digital Logic Prof. M. Akbaba 10

Aşağıdaki lojik fonksiyonu (denklemi) 4-e-1 multiplexer

kullanarak ve en az lojik kapı kullanarak gerçekleştirin. A

ve B yi kontrol girişleri olarak seç.

F(A,B,C,D)=A’BC+C’D+A’B

Çözüm:

F=A’B(1+C)+C’D(A+A’)(B+B’)

F=A’B+C’D(AB+AB’+A’B+A’B’)

F=A’B+C’D(AB+AB’+A’B’).

Devre aşağıda verilmiştir:

Örnek 1


F=A’B+C’D(AB+AB’+A’B’).

(A’B: m1, AB: m3, AB’: m2, A’B’: m0)

6/14/2016 Prof. M. Akbaba Digital Logic 12

Karno haritasından yine aynı sonuçlar elde edilir.

I0=C’D, I1=1, I2=C’D, I3=C’D


ÖRNEK 2:

Aşağıdaki lojik fonksiyonu 4-e-1 multiplexer ve en az

sayıda diğer kapılar kullanarak gerçekleştiriniz. A ve C

girişleri kontrol girişi olarak seçilecektir.

F(A,B,C,D)=A’B’C’D’+ A’B’C’D+ A’BCD+ ABCD+

ABCD’+ AB’C’D+ ABC’D

Çözüm:

A ve C yi control girişi olarak alıp yukarıdaki fonksiyonu

Karno haritasına taşıyıp I0, I1, I2 ve I3 girişlerini bulalım.


I0=B’, I1=BD, I2=D, I3=B

Yine K-haritası kullanırsak aşağıdaki sonucu

buluruz.


Elde edilen Multiplexer Devresi




Şekil 8-3: 8x1 MUX için Lojik Devre




Şekil 8-4: Veri seçmek için kullanılan dörtlü Multiplexer




Şekil 8-5: Giriş ve Çıkış yollarıyla dörtlü Multiplexer



8.3 Üç Durumlu Buffer (Three state buffers)

Şekil 8-6: Buffer ilaveli Gate Devresi



Üç Durumlu Buffer (Three state buffers)

Şekil 8-7: Üç durumlu Buffer




Şekil 8-8: Üç durumlu Buffer’a ait dört çeşidi

(a) (b) (c) (d)




Şekil 8-9: Üç durumlu Buffer kullanan veri seçiciler




A

C

B

F

S1

D

S2

S2

S1 X 0 1 Z

X X X X X

0 X 0 X 0

1 X X 1 1

Z X 0 1 Z

Şek. 8.10 İki adet üç durumlu Buffer devresi




Şekil 8.11: Bir işlem için dört kaynaklı 4-bit Toplayıcı




Şekil 8-12: İki yönlü Giriş/Çıkış Pin’li entegre devre

İki yönlü Giriş-Çıkış Pin



8.4 Kod Çözücüler ve Kodlayıcılar (Decoders and Encoders)

Şekil 8-13: 3 giriş 8 çıkışlı Kod Çözücüler



Kod Çözücüler ve Kodlayıcılar (Decoders and Encoders)

a b c Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

0 0 0 1 0 0 0 0 0 0 0

0 0 1 0 1 0 0 0 0 0 0

0 1 0 0 0 1 0 0 0 0 0

0 1 1 0 0 0 1 0 0 0 0

1 0 0 0 0 0 0 1 0 0 0

1 0 1 0 0 0 0 0 1 0 0

1 1 0 0 0 0 0 0 0 1 0

1 1 1 0 0 0 0 0 0 0 1

Şekil 8.13 (devam): 3 x 8 kod çözücüler için doğruluk tablosu




Şekil 8-14a: 4 girişli 10 çıkışlı Kod çözücü




Şekil 8-14b: 4 girişli 10 çıkışlı Kod çözücü

b) Blok Diyagram

6/14/2016 Prof. M. AKBABA Digital LOGIC DESIGN 30

Terslenmemiş Kod Çözücü

(Non inverted output Decoder)

Çıktılar (Output) minterm cinsindendir. yi=mi

Bu durumda VEYA kapısı çıktı olarak mintermlerin toplamı

şeklinde fonksiyon oluşturmak için kullanılabilir.

(Çarpımların Toplamı Şeklinde Yazılan (SoP form))

Eğer fonksiyon maxtermler (Toplamların Çarpımı (PoS))

cinsinden verilirse, Terslenmemiş Kod Çözücü ile

tasarımda, çıkış kapıları NOR olmak zorundadır.

(m1+m2+…….+mn)’=M1M2…….Mn

6/14/2016 Prof. M. AKBABA Digital LOGIC DESIGN 31

Terslenmiş Çıktı Kod Çözücü

(Inverted output Decoder)

Çıktılar maxterm cinsindendir. yi=m’=Mi

Bu durumda VE kapısı çıktı olarak maxtermlerin çarpımı

şeklinde fonksiyon oluşturmak için kullanılabilir.

(Fonksiyonlar toplamların çarpımı (PoS) şeklinde verilir.)

f=M1M2M3

Eğer fonksiyon mintermler cinsinden verilirse,

Terslenmiş çıktı (Active Low) Kod Çözücü ile tasarımda,

çıkış kapıları NAND kapıları ile yapılmalıdır.

(M1M2……Mn)’=m1+m2……+mn

Örnek: f1=m1+m2+m4 f2=m4+m7+m9\

f1=(m1’ m2’ m4’)’ =m1+m2+m4 f2=(m4’ m7’ m9’)’=m4+m7+m9




Şekil 8-14c: 4 girişli 10 çıkışlı Kod çözücü




Şekil 8-15: Kod Çözücü kullanarak Çoklu Çıkış Devresinin Gerçekleştirilmesi




Şekil 8-16: 8 girişli 3 çıkışlı Öncelikli Kodlayıcı

y0 y1 y2 y3 y4 y5 y6 y7 a b c d

0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 X 1 0 0 0 0 0 0 0 0 1 1 X X 1 0 0 0 0 0 0 1 0 1 X X X 1 0 0 0 0 0 1 1 1 X X X X 1 0 0 0 1 0 0 1 X X X X X 1 0 0 1 0 1 1 X X X X X X 1 0 1 1 0 1 X X X X X X X 1 1 1 1 1



8.5 Sadece Okunabilir Bellek (Read-Only Memories-ROM)

Şekil 8-17: 8-Kelime x 4-Bit’lik ROM

(a) Blok diyagram



Sadece Okunabilir Bellek (Read-Only Memories-ROM)

Şekil 8-18: n-girişli ve m-çıkışlı ROM (sadece okunabilir bellek)




(8.5)




Şekil 8-19: Temel ROM Yapısı




Şekil 8-20: 8-Kelime x 4-Bit ROM




Şekil 8-21: F0 için OR (VEYA) Kapısı eşdeğeri




Şekil 8-22: Onaltılı (Hexadecimal)’dan ASCII’ye Kod Dönüştürücü




Şekil 8-22: Hexadecimal’den ASCII’ye Kod Dönüştürücü




Şekil 8-23: Kod Dönüştürücü ile ROM Gerçekleştirmesi

8.6 Programlanabilir Mantık Devreleri



Şekil 8-24: Programlanabilir Lojik Dizi Yapısı

Programlanabilir Mantık Devreleri



Şekil 8-25: Üç Girişli PLA, Beş Çarpma Terimi ve Dört Çıkış

PLA: Programmable Logic Array




Şekil 8-26: Şekil 8-25’in AND-OR Dizi Eşdeğeri




Tablo 8.1 Şekil 8.25 için PLA Tablosu

Kaynakça

• 1.Hüseyin EKİZ, Mantık Devreleri, Değişim Yayınları, 4. Baskı, 2005

• 2.Thomas L. Floyd, Digital Fundamentals, Prentice-Hall Inc. New Jersey, 2006

• 3.M. Morris Mano, Michael D. Ciletti, Digital Design, Prentice-Hall, Inc.,New Jersey, 1997

• 4.Hüseyin Demirel, Dijital Elektronik, Birsen Yayınevi, İstanbul, 2012



Teşekkür Ederim

Sağlıklı ve mutlu bir hafta geçirmeniz temennisiyle, iyi

çalışmalar dilerim…



mantik devrelerİ - saitdemir.net · programlanabilir mantık devreleri kbuzem karabük...

Documents